ym第2章邏輯門電路1TTL

1、1第第2章章 集成邏輯門電路集成邏輯門電路本章主要內(nèi)容本章主要內(nèi)容介紹基本門電路的概念介紹基本門電路的概念將討論數(shù)字集成電路的幾種主要類型將討論數(shù)字集成電路的幾種主要類型,重點(diǎn)重點(diǎn)是雙極型是雙極型TTL集成門電路集成門電路MOS型數(shù)字集成電路型數(shù)字集成電路TTL電路和電路和MOS電路的特點(diǎn)比較電路的特點(diǎn)比較2第第2章章 集成邏輯門電路集成邏輯門電路集成邏輯門電路，是把門電路的所有元器集成邏輯門電路，是把門電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的。構(gòu)成的。它屬于小規(guī)模集成電路它屬于小規(guī)模集成電路(SSI)，它是組成一，它是組成一個(gè)較大數(shù)字系統(tǒng)的

2、基本單元。個(gè)較大數(shù)字系統(tǒng)的基本單元。3第第2章章 集成邏輯門電路集成邏輯門電路集成度集成度小規(guī)模小規(guī)模(Small Scale Integrated Circuit ,SSI)是由十幾個(gè)門電路構(gòu)成的。是由十幾個(gè)門電路構(gòu)成的。中規(guī)模中規(guī)模(Medium Scale Integrated Circuit, MSI)是由上百個(gè)門電路構(gòu)成的。是由上百個(gè)門電路構(gòu)成的。大規(guī)模大規(guī)模(Large Scale Integrated Circuit ,LSI)是由幾百個(gè)至幾千個(gè)門電路構(gòu)成的。是由幾百個(gè)至幾千個(gè)門電路構(gòu)成的。超大規(guī)模超大規(guī)模(Very Large Scale Integrated Circuit

3、,VLSI)是由一萬個(gè)以上門電路構(gòu)成是由一萬個(gè)以上門電路構(gòu)成的。的。4第第2章章 集成邏輯門電路集成邏輯門電路應(yīng)用應(yīng)用目前，廣泛使用的邏輯門有目前，廣泛使用的邏輯門有TTL (Transistor-Transistor Logic)和和CMOS兩個(gè)兩個(gè)系列。系列。TTL門電路屬雙極型數(shù)字集成電路，其輸入門電路屬雙極型數(shù)字集成電路，其輸入級和輸出級都是三極管結(jié)構(gòu)，故稱級和輸出級都是三極管結(jié)構(gòu)，故稱TTL。CMOS門電路是由門電路是由NMOS管和管和PMOS管組成管組成的互補(bǔ)的互補(bǔ)MOS集成電路，屬單極型數(shù)字集成集成電路，屬單極型數(shù)字集成電路。電路。5第第2章章 集成邏輯門電路集成邏輯門電路我國我

4、國TTL系列數(shù)字集成電路型號與國際型系列數(shù)字集成電路型號與國際型號對應(yīng)列入表號對應(yīng)列入表2-1中中 標(biāo)準(zhǔn)標(biāo)準(zhǔn)(通用系列通用系列)高速系列高速系列肖特基系列肖特基系列低功耗肖特基系列低功耗肖特基系列 54/7454/74H54/74S54/74LSCT1000CT2000CT3000CT4000TTL系列系列分類名稱分類名稱國際型號國際型號國產(chǎn)型號國產(chǎn)型號系列系列62.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)與邏輯功能的電路，稱為與門。 VA=VB=3V。由于。由于R接接 到電源到電源+12V上，故上，故DA、DB均導(dǎo)通，均導(dǎo)通，VF= 3+0.7

5、V=3.7V3VABVCCRCF12VDADB3.9k0.3V3.0V0.3V3.2V72.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)與邏輯功能的電路，稱為與門。 VA=3V，VB=0V，由于，由于DB優(yōu)先導(dǎo)通，優(yōu)先導(dǎo)通，VF=0.7V，因，因而而DA截止，通常將截止，通常將DB導(dǎo)通，導(dǎo)通，使使VF=0+0.7V=0.7V0V稱為箝位。稱為箝位。ABVCCRCF12VDADB3.9k0.3V3.0V0.3V3.2V82.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)與邏輯功能的電路，稱為與門。 VA=0V，

6、VB=3V，由于由于DA導(dǎo)通，導(dǎo)通，VF=0+0.7V=0.7V0V，DB截止。截止。ABVCCRCF12VDADB3.9k0.3V3.0V0.3V3.2V92.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)與邏輯功能的電路，稱為與門。 VA=VB=0V，VF=0.7V，此時(shí)，此時(shí)DA、DB均導(dǎo)通。均導(dǎo)通。 VF=0+0.7V=0.7V0VABVCCRCF12VDADB3.9k0.3V3.2V0.3V3.0V102.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)與邏輯功能的電路，稱為與門。 (1)VA=VB=0

7、V VF0V(2) VA=0V, VB=3V，VF0V(3) VA=3V, VB=0V， VF0V(4)VA=VB=3V VF3V0.3V3.0V0.3V3.2VABVCCRCF12VDADB3.9k112.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)與邏輯功能的電路，稱為與門。 0003 0 0 0 3 3 0 3 3輸出輸出VF(V)輸入輸入 VF(V) VF(V) 電位關(guān)系電位關(guān)系0.3V3.0V0.3V3.2VABVCCRCF12VDADB3.9k122.1 基本邏輯門電路基本邏輯門電路二極管與門二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。實(shí)現(xiàn)

8、與邏輯功能的電路，稱為與門。 A B0 00 11 01 1F0001真值表真值表&FAB&FAB&FAB0.3V3.0V0.3V3.2VABVCCRCF12VDADB3.9k132.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能的電路，稱為或門。 VA=VB=3V，由于，由于R接到電源接到電源-VEE（-12V）上，）上，故故DA、DB均導(dǎo)通。均導(dǎo)通。VF因因此為此為VA-VD=2.3V 3V 。AB-VEERCF12VDADB3.9k142.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能

9、的電路，稱為或門。 VA=0V，VB=3V，此，此時(shí)時(shí)DB導(dǎo)通，將導(dǎo)通，將VF鉗位在鉗位在2.3V，DA加反向電壓截止。加反向電壓截止。因此因此VF=VB-VD=2.3V3V 。AB-VEERCF12VDADB3.9k152.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能的電路，稱為或門。 VA=3V，VB=0V，此，此時(shí)時(shí)DA導(dǎo)通，導(dǎo)通，DB截止，截止，VF=VA-VD=2.3V 3V 。AB-VEERCF12VDADB3.9k162.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能的電路，稱為或門。 VA=VB=

10、0V，DA、DB均導(dǎo)通，均導(dǎo)通，VF=0-VD=-0.7V 0V 。 AB-VEERCF12VDADB3.9k172.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能的電路，稱為或門。 (1)VA=VB=0V:VF0V(2) VA=0V, VB=3V: VF3V(3) VA=3V, VB=0V: VF3V (4)VA=VB=3V: VF3VAB-VEERCF12VDADB3.9k182.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能的電路，稱為或門。 0333 0 0 0 3 3 0 3 3輸出輸出VF(V)輸入輸入

11、 VA(V) VB(V) 電位關(guān)系電位關(guān)系A(chǔ)B-VEERCF12VDADB3.9k192.1 基本邏輯門電路基本邏輯門電路或門或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。實(shí)現(xiàn)邏輯或功能的電路，稱為或門。 A B0 00 11 01 1F0111真值表真值表AB-VEERCF12VDADB3.9k1FAB1FAB202.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門數(shù)字電路中，二極管，數(shù)字電路中，二極管，三極管均工作在開關(guān)狀三極管均工作在開關(guān)狀態(tài)。三極管工作在飽和態(tài)。三極管工作在飽和態(tài)和截止態(tài)。態(tài)和截止態(tài)。AVIR1R2RCVC

12、CFVOT-VEE1.5k18k1kVQDQ=30212.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門飽和時(shí)，其集電極輸出為飽和時(shí)，其集電極輸出為低電平（低電平（VO=Vces）；）；截止時(shí)，其集電極輸出高截止時(shí)，其集電極輸出高電平（無箝位時(shí)，電平（無箝位時(shí)，VO=VCC，有箝位電路時(shí)，有箝位電路時(shí)，VO高電平將高電平將使使DQ導(dǎo)通，由于導(dǎo)通，由于VQ=2.5V，故故VO=2.5V+0.7V=3.2V）。）。 AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30222.1 基本邏輯門電路基本邏輯門

13、電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門VI=0.3V時(shí)，一般硅管死時(shí)，一般硅管死區(qū)電壓為區(qū)電壓為0.5V，故，故T可能截可能截止，只考慮到止，只考慮到VEE時(shí)時(shí)只考慮到只考慮到VI時(shí)時(shí) AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30VkkkVV923. 05 . 1185 . 112B- - + +- - VkkkVV277.05 .118183 .0B + + 232.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門總的總的VB=-0.6

14、46V，T截止，截止，VO為高電平。為高電平。由于此時(shí)鉗位二極由于此時(shí)鉗位二極管管 DQ導(dǎo) 通 ， 故導(dǎo) 通 ， 故VO=VQ+VDQ=3.2V 3V。 AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30242.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門VkkVVkVB646. 012354.11125 . 1183 . 01218-+或：或：AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30VIVEER1R2be0.3V12VVB252.1 基本邏輯門電路基本邏輯門電路

15、非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門CCESCCBSBRVVII-當(dāng)當(dāng)VI=3.2V時(shí)，輸入時(shí)，輸入高電平，高電平，T應(yīng)飽和，即應(yīng)飽和，即 AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30262.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門在本例中在本例中 mARVVICCESCCCS7 .1113 . 012-mAIICSBS39. 0307 .11AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30272.1 基本邏

16、輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門BSRRBImAIII - - - - - - - - - 96. 0706. 0667. 118)12(7 . 05 . 17 . 02 . 321實(shí)際上實(shí)際上AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30VIVEER1R2be3.2V12VVBVBEIR1IR1282.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門IBIBS，三極管飽和。，三極管飽和。輸出為低電平輸出為低電平VO

17、=Vces=0.3V0V采用正邏輯，可列出采用正邏輯，可列出非門的真值表。非門的真值表。AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30292.1 基本邏輯門電路基本邏輯門電路非門非門(反相器反相器) 實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)現(xiàn)邏輯非門功能的電路，稱作非門3003VF (V)VI (V) 電位關(guān)系電位關(guān)系1001FA真值表真值表AVIR1R2RCVCCFVOT-VEE1.5k18k1kVQDQ=30302.1 基本邏輯門電路基本邏輯門電路4.與非門電路與非門電路R1R2RCVCCFT-VEEABR312.1 基本邏輯門電路基本邏輯門電路5.或非門電路或非門電路

18、R1R2RCVCCFT-VEEABR322.2 TTL集成邏輯門電路集成邏輯門電路 TTL與非門的工與非門的工作原理作原理 TTL與非門的典與非門的典型電路型電路TTL與非門的典與非門的典型電路如圖型電路如圖2-6所示，所示，它分成輸入級、中它分成輸入級、中間級和輸出級三個(gè)間級和輸出級三個(gè)部分。部分。輸入級輸入級中間級中間級輸出級輸出級33 TTL與非門的典型電路與非門的典型電路輸入級由多發(fā)射極輸入級由多發(fā)射極晶體管晶體管T1和電阻和電阻R1組成，通過組成，通過T1的各的各個(gè)發(fā)射極實(shí)現(xiàn)與邏個(gè)發(fā)射極實(shí)現(xiàn)與邏輯功能。輯功能。多發(fā)射極晶體管多發(fā)射極晶體管 T1 的等效電路的等效電路34 TTL與非門

19、的典型電路與非門的典型電路中間級由中間級由T2、R2、R3組成。組成。其主要作用是從其主要作用是從T2管的集電極管的集電極c2和發(fā)和發(fā)射極射極e2同時(shí)輸出兩同時(shí)輸出兩個(gè)相位相反的信號，個(gè)相位相反的信號，分別驅(qū)動分別驅(qū)動T3和和T5管，管，來保證來保證T4和和T5管有管有一個(gè)導(dǎo)通時(shí)，另一一個(gè)導(dǎo)通時(shí)，另一個(gè)就截止。個(gè)就截止。35 TTL與非門的典型電路與非門的典型電路輸出級由輸出級由R4、R5、T3、T4、T5組成，組成，T5是反相是反相器，器，T3、T4組成復(fù)合管組成復(fù)合管構(gòu)成一個(gè)射隨器，作為構(gòu)成一個(gè)射隨器，作為T5管的有源負(fù)載，并與管的有源負(fù)載，并與T5組成推拉式電路，使組成推拉式電路，使輸出

20、無論是高電平或是輸出無論是高電平或是低電平，輸出電阻都很低電平，輸出電阻都很小，提高了帶負(fù)載能力小，提高了帶負(fù)載能力。36工作原理工作原理則則VB1=VIL+VBE1 =0.3+0.7=1VVB2 =VC1=VCES1+VIL =0.1+0.3=0.4V0.3V3.6V3.6VDA導(dǎo)通導(dǎo)通！設(shè)設(shè)A=0 B=1 C=1 (VIL=0.3V) ，1V0.4V所以：所以：T2 、T5 截止截止T3 、T4 導(dǎo)通導(dǎo)通VF = 5UBE3UBE4 50.70.7 = 3.6V拉電流拉電流F = 137工作原理工作原理設(shè)設(shè)A = B = C =1，即，即VA=VB=VC=VIH=3.6V，3.6V3.6V

21、3.6V2.1VT1管的基極電位升管的基極電位升高，使高，使T1管的集電結(jié)、管的集電結(jié)、T2和和T5的發(fā)射結(jié)正向的發(fā)射結(jié)正向偏置而導(dǎo)通，偏置而導(dǎo)通，T1管的管的基極電位基極電位VB1被箝位被箝位在在2.1V。1.4V故故T1管處于倒置工管處于倒置工作狀態(tài)（發(fā)射結(jié)和作狀態(tài)（發(fā)射結(jié)和集電結(jié)反向運(yùn)用狀集電結(jié)反向運(yùn)用狀態(tài)，發(fā)射結(jié)反向偏態(tài)，發(fā)射結(jié)反向偏置、集電結(jié)正向偏置、集電結(jié)正向偏置）。置）。T3 導(dǎo)通導(dǎo)通 ，T4 截止截止 VF = 0.3V ， F = 0VF =0.3V灌電流灌電流38結(jié)論：結(jié)論：電路只要輸入有一個(gè)為低電路只要輸入有一個(gè)為低電平時(shí)，輸出就為高電平；電平時(shí)，輸出就為高電平；只有輸入

22、全為高電平時(shí)，只有輸入全為高電平時(shí)，輸出才為低電平。該門為輸出才為低電平。該門為與非門。即與非門。即1.輸入不全為輸入不全為1時(shí)，輸出為時(shí)，輸出為12.輸入全為輸入全為1時(shí)，輸出為時(shí)，輸出為0真值表為：真值表為：111111100 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1FA B C真值表真值表ABCF 392.TTL與非門的電壓傳輸特性及與非門的電壓傳輸特性及 抗干擾能力抗干擾能力電壓傳輸特性電壓傳輸特性電壓傳輸特性是描述輸出電壓電壓傳輸特性是描述輸出電壓vO與輸入電壓與輸入電壓vI之間對應(yīng)關(guān)系的曲線，如圖之間對應(yīng)關(guān)系的曲線，如圖2-7所示。所示。3.63

23、2100.511.522.533.5ABCDE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V)40 TTL與非門的電壓傳輸特性與非門的電壓傳輸特性AB段（截止區(qū)）：段（截止區(qū)）：vI0.6V，輸出電壓，輸出電壓vO不隨輸入電壓不隨輸入電壓vI變化，變化，保持在高電平保持在高電平VH。VC10.7V，T2和和T5管管截止，截止，T3、T4管導(dǎo)通管導(dǎo)通，輸出為高電平，輸出為高電平，VOH=3.6V。由于這段由于這段T2和和T5管截管截止，故稱截止區(qū)。止，故稱截止區(qū)。3.632100.511.522.533.5ABCE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V)D41 TTL與非門的

24、電壓傳輸特性與非門的電壓傳輸特性BC段段(線性區(qū)線性區(qū))：0.6VvI1.3V，0.7VVC11.4V。這時(shí)這時(shí)T2管開始導(dǎo)通并管開始導(dǎo)通并處于放大狀態(tài)，處于放大狀態(tài)，T2管管的集電極電壓的集電極電壓VC2和輸和輸出電壓出電壓vO隨輸入電壓隨輸入電壓vI的增大而線性降低，的增大而線性降低，故該段稱為線性區(qū)。故該段稱為線性區(qū)。由于由于T5管的基極電位還低于管的基極電位還低于0.7V，故，故T5管仍截止。管仍截止。T3、T4管還是處于導(dǎo)通狀態(tài)。管還是處于導(dǎo)通狀態(tài)。3.632100.511.522.533.5ABCE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V)D42 TTL與非門的電壓傳輸

25、特性與非門的電壓傳輸特性CD段段(過渡區(qū)過渡區(qū))：1.3VvI1.4V，T5管管開始導(dǎo)通，開始導(dǎo)通，T2、T3、T4管也都處于導(dǎo)通狀管也都處于導(dǎo)通狀態(tài)，態(tài)，T4、T5管有一小管有一小段時(shí)間同時(shí)導(dǎo)通，故段時(shí)間同時(shí)導(dǎo)通，故有很大電流流過有很大電流流過R4電電阻，阻，T2管提供管提供T5管很管很大的基極電流大的基極電流;T2、T5管趨于飽和導(dǎo)通，管趨于飽和導(dǎo)通，T4管趨于截止，輸出電管趨于截止，輸出電壓壓vO急劇下降到低電平急劇下降到低電平vO=0.3V。由于由于vI的微小變化而引起輸出電壓的微小變化而引起輸出電壓vO的急劇下降，的急劇下降，故此段稱為過渡區(qū)或轉(zhuǎn)折區(qū)。故此段稱為過渡區(qū)或轉(zhuǎn)折區(qū)。3.6

26、32100.511.522.533.5ABCE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V)D43 TTL與非門的電壓傳輸特性與非門的電壓傳輸特性CD段段(過渡區(qū)過渡區(qū))：CD段中點(diǎn)對應(yīng)的輸入段中點(diǎn)對應(yīng)的輸入電壓，既是電壓，既是T5管截止管截止和導(dǎo)通的分界線，又和導(dǎo)通的分界線，又是輸出高、低電平的是輸出高、低電平的分界線，故此電壓稱分界線，故此電壓稱閾值電壓閾值電壓VT（門檻電（門檻電壓），壓），VT=1.4V。VT是決定與非門狀態(tài)的重要參數(shù)。當(dāng)是決定與非門狀態(tài)的重要參數(shù)。當(dāng)vIVT時(shí)，時(shí)，與非門截止，輸出高電平。與非門截止，輸出高電平。當(dāng)當(dāng)vIVT時(shí)，與非門飽和導(dǎo)通，輸出低電平。時(shí)，

27、與非門飽和導(dǎo)通，輸出低電平。VT3.632100.511.522.533.5ABCE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V)D44 TTL與非門的電壓傳輸特性與非門的電壓傳輸特性DE段（飽和區(qū)）：段（飽和區(qū)）：vI1.4V以后，以后，T1管處管處于倒置工作狀態(tài)，于倒置工作狀態(tài)，VB1被箝位在被箝位在2.1V，T2、T5管進(jìn)入飽和導(dǎo)通狀管進(jìn)入飽和導(dǎo)通狀態(tài)，態(tài)，T3管微導(dǎo)通，管微導(dǎo)通，T4管截止。管截止。由于由于T2、T5管飽和導(dǎo)管飽和導(dǎo)通，故稱該段為飽和通，故稱該段為飽和區(qū)。區(qū)。3.632100.511.522.533.5ABCE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V

28、)D453.632100.511.522.533.5ABCE圖圖2-7電壓傳輸特性電壓傳輸特性vO(V)vI(V)D抗干擾能力抗干擾能力(輸入噪聲容限輸入噪聲容限)關(guān)門電平關(guān)門電平VOFF：輸出為：輸出為標(biāo)準(zhǔn)高電平標(biāo)準(zhǔn)高電平VSH時(shí)所允時(shí)所允許的最大輸入低電平值。許的最大輸入低電平值。通常通常VOFF=0.8V。開門電平開門電平VON：輸出為：輸出為標(biāo)準(zhǔn)低電平標(biāo)準(zhǔn)低電平VSL時(shí)所允時(shí)所允許的最小輸入高電平值。許的最小輸入高電平值。通常通常VON=1.8V。 VNL抗干擾能力（輸入噪聲容限）：不破壞與抗干擾能力（輸入噪聲容限）：不破壞與非門輸出邏輯狀態(tài)所允許的最大干擾電壓。非門輸出邏輯狀態(tài)所允許

29、的最大干擾電壓。VNH輸入低電輸入低電平的抗干平的抗干擾能力擾能力 輸入高電平的輸入高電平的抗干擾能力抗干擾能力 VNL=VOFF-VILmaxVNH=VIHmin-VON46TTL與非門的輸入特性、輸出與非門的輸入特性、輸出特性和帶負(fù)載能力特性和帶負(fù)載能力 了解輸入輸出特性，可正確處理了解輸入輸出特性，可正確處理TTL與非與非門之間和其它電路之間的連接問題。只要門之間和其它電路之間的連接問題。只要輸入端、輸出端的電路結(jié)構(gòu)形式和參數(shù)與輸入端、輸出端的電路結(jié)構(gòu)形式和參數(shù)與TTL與非門相同，輸入、輸出特性對其它與非門相同，輸入、輸出特性對其它TTL電路也適用。電路也適用。47TTL與非門的輸入特性

30、與非門的輸入特性 輸入特性是描述輸入電流與輸入電壓之間的關(guān)系輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線，如圖曲線，如圖2-8所示的特性曲線。規(guī)定輸入電流流所示的特性曲線。規(guī)定輸入電流流入輸入端為正，而從輸入端流出為負(fù)。入輸入端為正，而從輸入端流出為負(fù)。T1T2R1R3b1b2c1e1iIvI3k+VCC(a)測試圖測試圖0.511.522.53121.40iI(A)-iI(mA)vI(V)(b)輸入特性48TTL與非門的輸入特性與非門的輸入特性 當(dāng)當(dāng)vI小于小于0.6V時(shí)時(shí)T2是截止的，是截止的，T1基極電流均經(jīng)其基極電流均經(jīng)其發(fā)射極流出（因集電極的負(fù)載電阻很大，發(fā)射極流出（因集電極的負(fù)載

31、電阻很大，IC1可以可以忽略不計(jì)），這時(shí)電流大小可以近似計(jì)算為忽略不計(jì)），這時(shí)電流大小可以近似計(jì)算為iI=-(VCC-VBE1-vI)/R1。T1T2R1R3b1b2c1e1iIvI3k+VCC(a)測試圖測試圖0.511.522.53121.40iI(A)-iI(mA)vI(V)(b)輸入特性49TTL與非門的輸入特性與非門的輸入特性 當(dāng)當(dāng)vI=0時(shí)，相當(dāng)于輸入端接地，故將此時(shí)的輸入時(shí)，相當(dāng)于輸入端接地，故將此時(shí)的輸入電流稱為輸入短路電流電流稱為輸入短路電流IIS，IIS=(VCC-VBE1)/R1=(5-0.7)/31.4mA。T1T2R1R3b1b2c1e1iIvI3k+VCC(a)測試

32、圖測試圖0.511.522.53121.40iI(A)-iI(mA)vI(V)(b)輸入特性50TTL與非門的輸入特性與非門的輸入特性 當(dāng)當(dāng)vI等于等于0.6V時(shí)時(shí)T2管開始導(dǎo)通，管開始導(dǎo)通，T2管導(dǎo)通以后管導(dǎo)通以后IB1一部分就要流入一部分就要流入T2管的基極，管的基極，iI的絕對值隨之略有的絕對值隨之略有減?。粶p??；vI繼續(xù)增加，繼續(xù)增加，IB2要繼續(xù)增大，而要繼續(xù)增大，而iI的絕對值的絕對值繼續(xù)減小。繼續(xù)減小。 0.6V0.511.522.53121.40iI(A)-iI(mA)vI(V)(b)輸入特性T1T2R1R3b1b2c1e1iIvI3k+VCC(a)測試圖測試圖51TTL與非門

33、的輸入特性與非門的輸入特性 當(dāng)當(dāng)vI增加到增加到1.3V以后，以后，T5管開始導(dǎo)通，管開始導(dǎo)通，VB1被箝位被箝位在在2.1V左右；此后，左右；此后，iI的絕對值隨的絕對值隨vI的增大而迅速的增大而迅速減小。減小。 T1T2R1R3b1b2c1e1iIvI3k+VCC(a)測試圖測試圖0.511.522.53121.40iI(A)-iI(mA)vI(V)(b)輸入特性52TTL與非門的輸入特性與非門的輸入特性 IB1絕大部分經(jīng)絕大部分經(jīng)T1集電結(jié)流入集電結(jié)流入T2的基極。當(dāng)?shù)幕鶚O。當(dāng)vI大于大于1.4V以后，以后，T1就進(jìn)入倒置工作狀態(tài)，就進(jìn)入倒置工作狀態(tài)，iI的方向由負(fù)的方向由負(fù)變?yōu)檎?，就?/p>

34、說變?yōu)檎?，就是說iI由由e1端流入輸入端，此時(shí)的輸入端流入輸入端，此時(shí)的輸入電流稱為輸入漏電流電流稱為輸入漏電流IIH，其值約為，其值約為10A。IIH0.511.522.53121.40iI(A)-iI(mA)vI(V)(b)輸入特性T1T2R1R3b1b2c1e1iIvI3k+VCC(a)測試圖測試圖53TTL與非門的輸入特性與非門的輸入特性 在實(shí)際應(yīng)用中，有時(shí)與非門的輸入端需要經(jīng)外在實(shí)際應(yīng)用中，有時(shí)與非門的輸入端需要經(jīng)外接電阻接電阻RI接地。如圖接地。如圖2-9(a)圖所示。此時(shí)就有圖所示。此時(shí)就有電流電流II流過流過RI，并在其上產(chǎn)生電壓降，并在其上產(chǎn)生電壓降vI。T1T2R1R3RI

35、vI+VCC(a)測試圖測試圖54TTL與非門的輸入特性與非門的輸入特性 當(dāng)輸入端所接電阻當(dāng)輸入端所接電阻RI=0時(shí)，即輸入端接地時(shí)，輸時(shí)，即輸入端接地時(shí)，輸出為高電平；而出為高電平；而RI=時(shí)，輸入電流沒有通路，與時(shí)，輸入電流沒有通路，與輸入端加高電平等效，此時(shí)輸出為低電平。輸入端加高電平等效，此時(shí)輸出為低電平。T1T2R1R3RIvI+VCC(a)測試圖測試圖55TTL與非門的輸入特性與非門的輸入特性 即即RI比較小時(shí)，與非門截止，輸出高電平；比較小時(shí)，與非門截止，輸出高電平；RI較較大時(shí)，與非門飽和，輸出為低電平；大時(shí)，與非門飽和，輸出為低電平；RI不大不小不大不小時(shí)，與非門工作在線性區(qū)

36、或轉(zhuǎn)折區(qū)。時(shí)，與非門工作在線性區(qū)或轉(zhuǎn)折區(qū)。T1T2R1R3RIvI+VCC(a)測試圖測試圖56TTL與非門的輸入特性與非門的輸入特性 TTL門輸入端所接電阻的大小會影響輸出狀態(tài)。門輸入端所接電阻的大小會影響輸出狀態(tài)。vI和和RI之間的關(guān)系曲線叫做輸入端負(fù)載特性。之間的關(guān)系曲線叫做輸入端負(fù)載特性。T1T2R1R3RIvI+VCC(a)測試圖測試圖012345RI(k)vI(V)1.4(b) 特性曲線特性曲線57TTL與非門的輸入特性與非門的輸入特性 發(fā)射結(jié)導(dǎo)通時(shí)發(fā)射結(jié)導(dǎo)通時(shí) T1T2R1R3RIvI+VCC(a)測試圖測試圖012345RI(k)vI(V)1.4(b) 特性曲線特性曲線)(BE

37、1CC1IIIVVRRRv-+58TTL與非門的輸入特性與非門的輸入特性 在在RIR1條件下，條件下，vI幾乎和幾乎和RI成正比，成正比，vI隨隨RI增增加而增加。如圖加而增加。如圖2-9(b)所示。所示。RI ，vI=1.4V，T5管導(dǎo)通，管導(dǎo)通，VB1被箝位在被箝位在2.1V。RI，vI=1.4V。則公式不再適用。則公式不再適用。 T1T2R1R3RIvI+VCC(a)測試圖測試圖012345RI(k)vI(V)1.4(b) 特性曲線特性曲線)(BE1CC1IIIVVRRRv-+59TTL與非門的輸入特性與非門的輸入特性 關(guān)門電阻關(guān)門電阻ROFF：保證：保證TTL與非門關(guān)閉，輸出為標(biāo)與非門

38、關(guān)閉，輸出為標(biāo)準(zhǔn)高電平時(shí)，所允許的準(zhǔn)高電平時(shí)，所允許的RI最大值。一般最大值。一般ROFF=0.8k。 RIROFF時(shí)，與非門輸出高電平；時(shí)，與非門輸出高電平； T1T2R1R3RIvI+VCC(a)測試圖測試圖012345RI(k)vI(V)1.4(b) 特性曲線特性曲線60TTL與非門的輸入特性與非門的輸入特性 開門電阻開門電阻RON：保證：保證TTL與非門導(dǎo)通，輸出為標(biāo)與非門導(dǎo)通，輸出為標(biāo)準(zhǔn)低電平時(shí)，所允許的準(zhǔn)低電平時(shí)，所允許的RI最小值。一般最小值。一般RON=2k。T1T2R1R3RIvI+VCC(a)測試圖測試圖012345RI(k)vI(V)1.4(b) 特性曲線特性曲線RIRO

39、N時(shí)，與非門輸出低電平。時(shí)，與非門輸出低電平。 61TTL與非門的輸入特性與非門的輸入特性 輸入負(fù)載特性是輸入負(fù)載特性是TTL與非門特有的，不能與非門特有的，不能用于用于ECL和和CMOS門。門。TTL門的四種系列的門的四種系列的ROFF和和RON的值也不全的值也不全一樣。一樣。T1000、T2000、T3000系列相差不系列相差不多，輸入電阻多，輸入電阻1k左右。但是左右。但是T4000系列差系列差別很大，輸入電阻增加到別很大，輸入電阻增加到8k左右，與非左右，與非門才從輸出高電平變成低電平。門才從輸出高電平變成低電平。62TTL與非門的輸入特性與非門的輸入特性 與非門多余端的處理：輸入信號

40、數(shù)目少于與非門多余端的處理：輸入信號數(shù)目少于與非門輸入端個(gè)數(shù)，出現(xiàn)多余端。與非門與非門輸入端個(gè)數(shù)，出現(xiàn)多余端。與非門輸入端懸空相當(dāng)于接高電平。在實(shí)際使用輸入端懸空相當(dāng)于接高電平。在實(shí)際使用時(shí)，多余端不采用懸空的方法，以防干擾時(shí)，多余端不采用懸空的方法，以防干擾信號從懸空的輸入端引入。通常把多余輸信號從懸空的輸入端引入。通常把多余輸入端接電源的正端或固定高電平，或者并入端接電源的正端或固定高電平，或者并聯(lián)使用聯(lián)使用.63TTL與非門的輸出特性與非門的輸出特性 TTL與非門實(shí)際工作時(shí)，輸出端總要接負(fù)與非門實(shí)際工作時(shí)，輸出端總要接負(fù)載，產(chǎn)生負(fù)載電流，此電流也在影響輸出載，產(chǎn)生負(fù)載電流，此電流也在影響

41、輸出電壓的大小。電壓的大小。輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。輸出電壓有高電平、低電平為輸出特性。輸出電壓有高電平、低電平兩種狀態(tài)，所以有兩種輸出特性。兩種狀態(tài)，所以有兩種輸出特性。 64TTL與非門的輸出特性與非門的輸出特性 當(dāng)與非門輸入全為高電平時(shí)，當(dāng)與非門輸入全為高電平時(shí)，輸出為低電平。輸出為低電平。T1管倒置工作，管倒置工作，T2、T5管飽和導(dǎo)通，管飽和導(dǎo)通，T3管微導(dǎo)管微導(dǎo)通，通，T4管截止。管截止。這時(shí)輸出級等效電路如圖這時(shí)輸出級等效電路如圖2-10(a)所示，即為一個(gè)三極管，其基所示，即為一個(gè)三極管，其基極電流很大，負(fù)載電流方向是

42、極電流很大，負(fù)載電流方向是流入三極管流入三極管T5的集電極，故稱的集電極，故稱為灌電流負(fù)載。為灌電流負(fù)載。 輸出為低電平時(shí)的輸出特性輸出為低電平時(shí)的輸出特性 T5VCCiLIB5VOLRL(a) 輸出級等效電路輸出級等效電路65當(dāng)當(dāng)iL增加到大于某值后，增加到大于某值后，T5管退管退出飽和進(jìn)入放大，出飽和進(jìn)入放大，vO迅速上升，迅速上升，破壞了輸出為低電平的邏輯關(guān)系，破壞了輸出為低電平的邏輯關(guān)系，因此對灌電流值要有限制。因此對灌電流值要有限制。 輸出為低電平時(shí)的輸出特性輸出為低電平時(shí)的輸出特性 T5飽和，其導(dǎo)通電阻飽和，其導(dǎo)通電阻rce很小很小（十幾歐姆），所以（十幾歐姆），所以iL增加時(shí)增加

43、時(shí)vO僅稍有增加，輸出低電平僅稍有增加，輸出低電平VOL。其輸出特性是一個(gè)三極管在基極其輸出特性是一個(gè)三極管在基極電流為某一值時(shí)共射極接法的輸電流為某一值時(shí)共射極接法的輸出特性曲線如圖出特性曲線如圖2-10(b)所示。所示。T5VCCiLIB5VOLRL(a) 輸出級等效電路輸出級等效電路01020304050iL(mA )vOL(V)1(b)輸出特性曲線輸出特性曲線266TTL與非門的輸出特性與非門的輸出特性 輸出為高電平時(shí)的輸出特性輸出為高電平時(shí)的輸出特性 當(dāng)與非門輸入端其中有一當(dāng)與非門輸入端其中有一端為低電平時(shí)，輸出為高端為低電平時(shí)，輸出為高電平。電平。T1管處于飽和狀態(tài)，管處于飽和狀態(tài)

44、，T2、T5管截止，管截止，T3、T4管管導(dǎo)通。這時(shí)輸出級等效電導(dǎo)通。這時(shí)輸出級等效電路如圖路如圖2-11(a)所示，負(fù)載所示，負(fù)載電流方向是由輸出端流向電流方向是由輸出端流向負(fù)載，故稱為拉電流負(fù)載。負(fù)載，故稱為拉電流負(fù)載。 R2R4R5RLiLvOVCCT3T4(a) 輸出級等效電路輸出級等效電路67在在iL較小時(shí)，較小時(shí)，T3處于飽和邊緣，處于飽和邊緣，T4管放大，管放大，T3、T4組成的復(fù)合組成的復(fù)合管有一定的放大作用，管有一定的放大作用，輸出電阻很小，輸出電阻很小，TTL與非與非門的輸出電壓門的輸出電壓vO 隨隨iL變化不變化不大，故輸出高電平大，故輸出高電平VOH。當(dāng)當(dāng)iL增加到大于

45、某值后，增加到大于某值后，R4上壓降增大，上壓降增大，VC3下降，使下降，使T3進(jìn)入深飽和，進(jìn)入深飽和， 復(fù)合管跟隨器處于飽和狀態(tài)，復(fù)合管跟隨器處于飽和狀態(tài)，失去跟隨作用，輸出電阻為失去跟隨作用，輸出電阻為Ri， 為了保證為了保證vO為標(biāo)準(zhǔn)高電平。為標(biāo)準(zhǔn)高電平。對拉灌電流值要有限制。對拉灌電流值要有限制。 輸出電壓輸出電壓vO隨負(fù)載電流的增隨負(fù)載電流的增加而迅速下降，加而迅速下降，vOVCC-VCES3-VBE4-iLR4。 TTL與非門的輸出特性與非門的輸出特性 輸出為高電平時(shí)的輸出特性輸出為高電平時(shí)的輸出特性 輸出特性曲線如圖輸出特性曲線如圖2-11(b)所示。所示。010203040iL

46、(mA)vOH(V)1(b) 輸出特性曲線輸出特性曲線233.6R2R4R5RLiLvOVCCT3T4(a)輸出級等效電路輸出級等效電路68帶負(fù)載能力帶負(fù)載能力TTL與非門的輸出端接上負(fù)載后，負(fù)載有灌電流與非門的輸出端接上負(fù)載后，負(fù)載有灌電流負(fù)載和拉電流負(fù)載。圖負(fù)載和拉電流負(fù)載。圖2-12分別表示灌電流負(fù)載分別表示灌電流負(fù)載和拉電流負(fù)載。和拉電流負(fù)載。 拉電流負(fù)載增加會使與非門拉電流負(fù)載增加會使與非門的輸出高電平下降；的輸出高電平下降；灌電流負(fù)載增加會使與非門的灌電流負(fù)載增加會使與非門的輸出低電平上升。輸出低電平上升。IIHIIHIL+VCC+VCC+VCCR3R4R1R1R5T4T3T1T1

47、(a) 拉電流負(fù)載拉電流負(fù)載IISIISIL+VCC+VCC+VCCR4R1R1T5T4T1T1(b) 灌電流負(fù)載灌電流負(fù)載69帶負(fù)載能力帶負(fù)載能力電路輸出高、低電平時(shí)有輸出電阻，所以輸電路輸出高、低電平時(shí)有輸出電阻，所以輸出的高、低電平隨負(fù)載電流改變，變化小，出的高、低電平隨負(fù)載電流改變，變化小，說明門的帶負(fù)載能力強(qiáng)。說明門的帶負(fù)載能力強(qiáng)。用輸出電平變化不超過某一規(guī)定值（高電平用輸出電平變化不超過某一規(guī)定值（高電平不低于高電平下限值不低于高電平下限值VOHmin，低電平不高于，低電平不高于低電平的上限值低電平的上限值VOLmax）時(shí)的最大負(fù)載電流，）時(shí)的最大負(fù)載電流，來定量描述門電路的帶負(fù)載

48、能力大小。來定量描述門電路的帶負(fù)載能力大小。70帶負(fù)載能力帶負(fù)載能力負(fù)載電流大，帶負(fù)載能力強(qiáng)；反之，帶負(fù)載負(fù)載電流大，帶負(fù)載能力強(qiáng)；反之，帶負(fù)載能力弱。能力弱。一個(gè)門的輸出電平有高電平、低電平之分，一個(gè)門的輸出電平有高電平、低電平之分，因此，說這個(gè)門的帶負(fù)載能力，必須綜合考因此，說這個(gè)門的帶負(fù)載能力，必須綜合考慮輸出高電平時(shí)的帶負(fù)載能力和輸出低電平慮輸出高電平時(shí)的帶負(fù)載能力和輸出低電平時(shí)的帶負(fù)載能力。時(shí)的帶負(fù)載能力。71帶負(fù)載能力帶負(fù)載能力扇出系數(shù)：門電路驅(qū)動同類門的最大數(shù)目。扇出系數(shù)：門電路驅(qū)動同類門的最大數(shù)目。輸出高電平時(shí)的扇出系數(shù)輸出高電平時(shí)的扇出系數(shù) 輸出低電平時(shí)的扇出系數(shù)輸出低電平時(shí)

49、的扇出系數(shù) 一個(gè)門的扇出系數(shù)只能是一個(gè)。若一個(gè)門的扇出系數(shù)只能是一個(gè)。若NOH和和NOL不不一樣大時(shí)，應(yīng)取一樣大時(shí)，應(yīng)取NOH和和NOL中小的一個(gè)。中小的一個(gè)。 IHmaxOHmaxOHIINILmaxOLmaxOLIIN72而電阻、二極管、三極管等元器件寄生電容的存而電阻、二極管、三極管等元器件寄生電容的存在，還會使輸出電壓波形的上升沿和下降沿變得不在，還會使輸出電壓波形的上升沿和下降沿變得不那么陡。那么陡。TTL與非門的動態(tài)特性與非門的動態(tài)特性 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間 二極管、三極管存在開關(guān)時(shí)間，由二極管和三極二極管、三極管存在開關(guān)時(shí)間，由二極管和三極管構(gòu)成的管構(gòu)成的TTL電路的

50、狀態(tài)轉(zhuǎn)換需要一定的時(shí)間，即電路的狀態(tài)轉(zhuǎn)換需要一定的時(shí)間，即輸出不能立即響應(yīng)輸入信號的變化，而有一定的延輸出不能立即響應(yīng)輸入信號的變化，而有一定的延遲。如圖遲。如圖2-13所示。所示。導(dǎo)通傳輸導(dǎo)通傳輸延遲時(shí)間延遲時(shí)間 截止傳輸截止傳輸延遲時(shí)間延遲時(shí)間 傳輸延遲時(shí)間小，傳輸延遲時(shí)間小，表明門的工作速度表明門的工作速度可以高，反之，門可以高，反之，門的工作速度必須降的工作速度必須降低。低。tPHLtPLHvIvOVm1/2Vm1/2Vm圖圖 2- 13TTL 與非門的傳輸時(shí)間與非門的傳輸時(shí)間平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間 2PLHPHLpdttt+73TTL與非門的動態(tài)特性與非門的動態(tài)特性 動態(tài)尖

51、峰電流動態(tài)尖峰電流 靜態(tài)時(shí)靜態(tài)時(shí)TTL與非門電路的電源電流比較小，在與非門電路的電源電流比較小，在10mA左右。在動態(tài)情況下，由于左右。在動態(tài)情況下，由于T5工作在深飽工作在深飽和狀態(tài)，和狀態(tài)，T4必定在必定在T5截止之前就導(dǎo)通了。這樣就截止之前就導(dǎo)通了。這樣就出現(xiàn)了瞬間出現(xiàn)了瞬間T4和和T5都導(dǎo)通的狀態(tài)。這一瞬間電源都導(dǎo)通的狀態(tài)。這一瞬間電源電流比靜態(tài)時(shí)的電源電流大，但持續(xù)時(shí)間較短，電流比靜態(tài)時(shí)的電源電流大，但持續(xù)時(shí)間較短，故稱之為尖峰電流或浪涌電流。輸出由高電平變故稱之為尖峰電流或浪涌電流。輸出由高電平變?yōu)榈碗娖綍r(shí)，也會出現(xiàn)為低電平時(shí)，也會出現(xiàn)T4、T5都導(dǎo)通，導(dǎo)致都導(dǎo)通，導(dǎo)致ICC出現(xiàn)尖

52、峰。出現(xiàn)尖峰。74TTL與非門的動態(tài)特性與非門的動態(tài)特性 動態(tài)尖峰電流動態(tài)尖峰電流 如圖如圖2-14所示。所示。在工作頻率較高在工作頻率較高時(shí)，尖峰電流對電時(shí)，尖峰電流對電源平均電流影響不源平均電流影響不可忽略。它使電源可忽略。它使電源的平均電流增大，的平均電流增大，這就要求加大電源這就要求加大電源的容量。的容量。 電源的尖峰電流電源的尖峰電流在電路內(nèi)部流通時(shí)，在電路內(nèi)部流通時(shí)，會在電源線和地線會在電源線和地線上產(chǎn)生電壓降，形上產(chǎn)生電壓降，形成一個(gè)干擾源，為成一個(gè)干擾源，為此，要采取合理的此，要采取合理的接地和去耦措施，接地和去耦措施，使之在允許范圍內(nèi)。使之在允許范圍內(nèi)。 vOicctt00圖

53、圖2-14電源電流波形電源電流波形752.3 其他類型的其他類型的TTL門電路門電路 TTL門電路除了與非門外，還有其它邏輯功門電路除了與非門外，還有其它邏輯功能的門電路，如與門、或門、或非門、與或能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開路門和三非門、異或門、同或門、集電極開路門和三態(tài)門等，還有與擴(kuò)展器、或擴(kuò)展器和與或擴(kuò)態(tài)門等，還有與擴(kuò)展器、或擴(kuò)展器和與或擴(kuò)展器等。展器等。主要介紹集電極開路門和三態(tài)門。主要介紹集電極開路門和三態(tài)門。76集電極開路門集電極開路門(OC門門)線與線與 ：把幾個(gè)邏輯門把幾個(gè)邏輯門的輸出端直接連在一的輸出端直接連在一起實(shí)現(xiàn)邏輯與。起實(shí)現(xiàn)邏輯

54、與。 TTL與非門直接線與與非門直接線與出現(xiàn)的問題：出現(xiàn)的問題：F1=1，F(xiàn)2=0就會在電就會在電源和地之間形成一個(gè)低源和地之間形成一個(gè)低阻通路，破壞了邏輯關(guān)阻通路，破壞了邏輯關(guān)系，而且還會把截止門系，而且還會把截止門中的導(dǎo)通管中的導(dǎo)通管T4燒壞。燒壞。 VCCR2R3T2T5F2門門VCCR2R4T3T4F1門門77集電極開路門集電極開路門(OC門門)集電極開路門集電極開路門(OC門門)電路結(jié)構(gòu)：把電路結(jié)構(gòu)：把TTL與非門電路的推拉輸出級改與非門電路的推拉輸出級改為三極管集電極開路輸出為三極管集電極開路輸出,稱為集電極開路稱為集電極開路(Open Collector)門電路。門電路。RL上上

55、拉拉電電阻阻VCCABb1b3b5c1c2e2c5b4e3c3c4T1T2T3T4T5R1R2R4R3VOFR5VCCABT1T2T5R1R2R378集電極開路門集電極開路門(OC門門)集電極開路門集電極開路門(OC門門)邏輯符號如圖邏輯符號如圖(b)所示。所示。 邏輯功能：邏輯功能：幾個(gè)幾個(gè)OC門的門的輸出端直接并輸出端直接并聯(lián)后可共用一聯(lián)后可共用一個(gè)集電極負(fù)載個(gè)集電極負(fù)載電阻電阻RL和電源和電源VCC。 只要恰當(dāng)?shù)剡x只要恰當(dāng)?shù)剡x擇電源電壓和擇電源電壓和負(fù)載電阻，就負(fù)載電阻，就可以保證輸出可以保證輸出電平的高、低電平的高、低要求，而又有要求，而又有效地防止輸出效地防止輸出管電流過大。管電流過

56、大。 ABF ABT1T2T5R1R2RLR3VCCVOF(a)邏輯圖邏輯圖ABF(b)邏輯符號邏輯符號AB&ABF(b)邏輯符號邏輯符號AB&F F79集電極開路門集電極開路門(OC門門)集電極負(fù)載電阻集電極負(fù)載電阻RL的選擇的選擇利用利用OC門可以實(shí)現(xiàn)線與功能。門可以實(shí)現(xiàn)線與功能。當(dāng)有當(dāng)有m個(gè)個(gè)OC門直接并聯(lián)，并帶有門直接并聯(lián)，并帶有n個(gè)與非個(gè)與非門作負(fù)載時(shí)，只要公共外接負(fù)載電阻門作負(fù)載時(shí)，只要公共外接負(fù)載電阻RL選選擇適當(dāng)，就可以保證輸出高電平不低于規(guī)擇適當(dāng)，就可以保證輸出高電平不低于規(guī)定的定的VOHmin值；又可以保證輸出低電平不高值；又可以保證輸出低電平不高于規(guī)定的于

57、規(guī)定的VOLmax。而且也不會在電源和地之。而且也不會在電源和地之間形成低阻通路。間形成低阻通路。 80集電極開路門集電極開路門(OC門門)集電極負(fù)載電阻集電極負(fù)載電阻RL的選擇的選擇若若m個(gè)個(gè)OC與非門的輸出都為高電平直接并聯(lián)，則與非門的輸出都為高電平直接并聯(lián)，則線與結(jié)果為高電平，如圖線與結(jié)果為高電平，如圖2-17所示。所示。為保證并聯(lián)輸出高電為保證并聯(lián)輸出高電平不低于規(guī)定的平不低于規(guī)定的VOHmin值，則要求值，則要求RL取值不取值不能太大，才能保證能太大，才能保證VCC-IRLRLVOHmin。OC門門個(gè)數(shù)個(gè)數(shù) TTL與非門輸入與非門輸入端的個(gè)數(shù)端的個(gè)數(shù) OC門輸出管截門輸出管截止時(shí)的漏

58、電流止時(shí)的漏電流 負(fù)載門每個(gè)輸入端負(fù)載門每個(gè)輸入端為高電平時(shí)的輸入為高電平時(shí)的輸入漏電流漏電流 IRL=mIOH+pIIH VCC-(mIOH+pIIH)RLVOHmin RL最大值最大值RLmax為：為： VCC-IRLRLVOHminIHOHOHminCCLmaxpImIVVR+-IOHVILIOHVILIOHVILmRLIIHIIHIIHpVOHIRL+VCC圖圖 2-17 輸出為高電平時(shí)的情況輸出為高電平時(shí)的情況&81IOLVILVILVILmRLIISIISIISnVOLIRL+VCC圖圖 2-18 輸出為低電平時(shí)的情況輸出為低電平時(shí)的情況&集電極開路門集電極開路門(

59、OC門門)當(dāng)當(dāng)OC門線與輸出為低電平時(shí)，從最不利情門線與輸出為低電平時(shí)，從最不利情況考慮，設(shè)只有一個(gè)況考慮，設(shè)只有一個(gè)OC門處于導(dǎo)通狀態(tài)，門處于導(dǎo)通狀態(tài)，而其它的而其它的OC門均截止，如圖門均截止，如圖2-18所示。所示。 注：無論一個(gè)門有注：無論一個(gè)門有幾個(gè)輸入端接在幾個(gè)輸入端接在VOL上，上，IIS都是同樣大。都是同樣大。 VCC-IRLRLVOLmaxVCC-(IOL-nIIS)RLVOLmaxRL最小值最小值RLmin為：為： RL不能太小，應(yīng)保證不能太小，應(yīng)保證在所有的負(fù)載電流全部在所有的負(fù)載電流全部流入唯一導(dǎo)通的流入唯一導(dǎo)通的OC門時(shí)，門時(shí)，線與輸出低電平仍能低線與輸出低電平仍能低于規(guī)定的于規(guī)定的VOLmax值，即值，即VCC-IRLRLVOLmax。 OC門導(dǎo)通時(shí)的門導(dǎo)通時(shí)的最大負(fù)載電流最大負(fù)載電流 TTL與非門輸與非門輸入短路電流入短路電流 IRL=IOL-nIIS RLminRLRLmax ISOLOLmaxCCLminnIIVVR-82集電極開路門集電極開路門(OC門門)OC門的應(yīng)用：門的應(yīng)用：實(shí)現(xiàn)與或非邏輯實(shí)現(xiàn)與或非邏輯(線與線與)將幾個(gè)將幾個(gè)OC門的輸出直接并聯(lián)在