門(mén)電路數(shù)字電路PPT課件

1、1第二節(jié) 半導(dǎo)體二極管和三極管的開(kāi)關(guān)特性一、二極管的開(kāi)關(guān)特性1.開(kāi)關(guān)電路舉例2.靜態(tài)特性伏安特性等效電路 在數(shù)字電路中重點(diǎn)在判斷二極管開(kāi)關(guān)狀態(tài)，因此必須把特性曲線簡(jiǎn)化。（見(jiàn)右側(cè)電路圖）有三種簡(jiǎn)化方法：輸入信號(hào)慢變化時(shí)的特性。VCCOIi21TVSiIe第1頁(yè)/共66頁(yè)2第一種第三種+- 0.5V第二種VON 0.7V第2頁(yè)/共66頁(yè)3itt3.動(dòng)態(tài)特性 當(dāng)外加電壓突然由正向變?yōu)榉聪驎r(shí)，二極管會(huì)短時(shí)間導(dǎo)通。tre這段時(shí)間用tre表示，稱為反向恢復(fù)時(shí)間。輸入信號(hào)快變化時(shí)的特性。DRLi 它是由于二極管正向?qū)〞r(shí)PN結(jié)兩側(cè)的多數(shù)載流子擴(kuò)散到對(duì)方形成電荷存儲(chǔ)引起的。第3頁(yè)/共66頁(yè)4二、半導(dǎo)體三極管的

2、開(kāi)關(guān)特性（一）雙極型三極管的開(kāi)關(guān)特性1.靜態(tài)特性可用輸入輸出特性來(lái)描述?；鹃_(kāi)關(guān)電路如圖：可用圖解法分析電路：輸入特性BEBEBiBi輸出特性BiCiCiCECEBiCiIO第4頁(yè)/共66頁(yè)5 條條 件件 特特 點(diǎn)點(diǎn)BE結(jié)結(jié) BC結(jié)結(jié)截止截止導(dǎo)導(dǎo)通通放大放大飽和飽和BE VON (0.7V)Ib iBS,三極管深飽和，=VCE(sat) 0V。iB =i1 i2第16頁(yè)/共66頁(yè)17第四節(jié) TTL門(mén)電路一、TTL反相器的電路結(jié)構(gòu)和工作原理1961年美國(guó)德克薩斯儀器公司首先制成集成電路。英文Integrated Circuit,簡(jiǎn)稱IC。 集成電路的優(yōu)點(diǎn)：體積小、重量輕、可靠性高，功耗低。目前單

3、個(gè)集成電路上已能作出數(shù)千萬(wàn)個(gè)三極管，而其面積只有數(shù)十平方毫米。按集成度分類：小規(guī)模集成電路SSI: Small Scale Integration;中規(guī)模集成電路MSI: Medium Scale Integration;大規(guī)模集成電路LSI: Large Scale Integration;超大規(guī)模集成電路VLSI: Very Large Scale Integration,按制造工藝分類：雙極型集成電路；單極型集成電路；我們介紹TTL電路。我們介紹MOS電路。TTL (Transistor-Transistor Logic):三極管三極管邏輯電路。第17頁(yè)/共66頁(yè)181.電路結(jié)構(gòu)（以74

4、系列非門(mén)為例）2.工作原理輸入級(jí)中間級(jí)輸出級(jí)推拉式（push-pull）、圖騰柱（totem-pole）輸出電路VCC=5V,VIH=3.4V,VIL=0.2VT1導(dǎo)通，深飽和T2,T5截止。因?yàn)門(mén)5有漏電流，可等效為大電阻。T4導(dǎo)通，忽略R2壓降，可求出=3.6V=VOHO =VIH:II =VIL:0.90.30.71.42.14.1?3.40.2T1的BE結(jié)截止、BC結(jié)導(dǎo)通；T2、T5導(dǎo)通。T4截止，因此T5飽和。T2: ICS=4V/1.6K=2.5mA; iB=2.9v/4k=0.72mA =20 所以，T2飽和。O=0.2V1.0第18頁(yè)/共66頁(yè)19二、TTL反相器的靜態(tài)特性（一

5、） 電壓傳輸特性CD段中點(diǎn)的輸入電壓稱為閾值電壓，用VTH 表示。B點(diǎn)： =0.6V，AB段稱為截止區(qū)；IC點(diǎn)： =1.3V，BC段稱為線性區(qū)；ID點(diǎn)： =1.4V，CD段稱為轉(zhuǎn)折區(qū)；IDE段稱為飽和區(qū)；AB段BC段CD段輸出高電平T2通、T5=未通T5通，且逐漸飽和DE段輸出低電平第19頁(yè)/共66頁(yè)20輸入端噪聲容限高電平噪聲容限： 低電平噪聲容限：對(duì)于74系列門(mén)電路，VNH、VNL都不小于0.4V。VOH(min)VOL(max)VIL(max)VIH(min)2.4V0.4V0.8V2.0V(min)(min)IHOHNHVVV(max)(max)OLILNLVVV設(shè)定VOH(min)求

6、出VIL(max)設(shè)定VOL(max)求出VIH(min)第20頁(yè)/共66頁(yè)21（二） 輸入特性IIL稱為輸入低電平電流。IIS稱為輸入短路電流 =0V的輸入電流。IIIH稱為輸入漏電流。 輸入電壓為負(fù)時(shí)，基本是保護(hù)二極管的伏安特性。IIH輸入為0.2V時(shí)輸入為3.4V時(shí)輸入為其他電壓時(shí)IILIIS 輸入電壓小于0.6V時(shí)，計(jì)算IIL的公式仍然成立(把VIL換為 ），是一直線方程。Iii返回OC第21頁(yè)/共66頁(yè)22（三）輸入端負(fù)載特性當(dāng) 小于0.6V時(shí)I當(dāng) =1.4V時(shí)，T2、T5均已導(dǎo)通，T1基極電位被鉗在2.1V而 不再隨RP增加，因 此 也不再隨RP增加。II當(dāng)RP較小時(shí)，這是直線方程

7、返回25第22頁(yè)/共66頁(yè)23例：計(jì)算圖中電阻RP取值范圍。已知：VOH=3.4V,VOL=0.2V, VIH(min)=2.0V, VIL(max)=0.8V，IIH0.04mA。解：當(dāng) =VOH時(shí)，要求 VIH(min)2I1OVOH-IIHRP VIH(min)2I=VOL+ RP(VCC - VBE VOL)/(R1+RP)當(dāng) =VOL時(shí)，要求 VIL(max)2I1OVIL(max)RP 0.69KRP 35KI對(duì)于74系列，當(dāng)RP=2K 時(shí)， 就達(dá)到1.4V。綜合兩種情況RP應(yīng)按此式選取式2.4.6牢記：RP大于2K歐姆時(shí)，輸入等效為高電平；小于0.7K歐姆時(shí)，輸入等效為低電平。第

8、23頁(yè)/共66頁(yè)24（四）輸出特性1.高電平輸出特性 T4飽和前，VOH基本不隨iL變，T4飽和后，VOH將隨負(fù)載電流增加線性下降，其斜率基本由R4決定。2.低電平輸出特性 受功耗限制，74系列門(mén)輸出高電平時(shí)最大負(fù)載電流不超過(guò)0.4mA。T5飽和，c-e間等效電阻不超過(guò)10歐姆，因此直線斜率很小。rce第24頁(yè)/共66頁(yè)25例：計(jì)算G1能驅(qū)動(dòng)的同類門(mén)的個(gè)數(shù)。設(shè)G1滿足：VOH=3.2V, VOL=0.2V。16解：N1=16/1 =16G1輸出低電平G1輸出高電平 G1輸出高電平時(shí)，最大允許輸出電流為0.4mA； 每個(gè)負(fù)載門(mén)輸入電流為IIH,不超過(guò)0.04mA;故：N2= 0.4/0.04 =

9、10綜合N1,N2,應(yīng)取N=10N稱為門(mén)的扇出系數(shù)。每個(gè)負(fù)載門(mén)電流G1門(mén)電流0.2V第25頁(yè)/共66頁(yè)26三、TTL反相器的動(dòng)態(tài)特性1.傳輸延遲時(shí)間 延遲作用是由晶體管的延遲時(shí)間，電阻以及寄生電容等因素引起的。 tPLH往往比tPHL大。 經(jīng)常用平均傳輸延遲時(shí)間tPD來(lái)表示：tPD =(tPLH +tPHL)/22.交流噪聲容限 干擾信號(hào)作用時(shí)間短到與tPD相近時(shí)的噪聲容限。 此時(shí)，tW越小，允許的干擾信號(hào)幅值越大。第26頁(yè)/共66頁(yè)273.電源動(dòng)態(tài)尖峰電流靜態(tài)電流：ICCL=iB1+iC2=(5-2.1)/4+(5-1)/1.6=3.2mAICCH =iB1=(5-0.9)/4=1mA 在動(dòng)

10、態(tài)情況下，會(huì)出現(xiàn)T4和T5同時(shí)導(dǎo)通的情況，特別是輸出由低電平跳變?yōu)楦唠娖綍r(shí)。使電源電流出現(xiàn)尖峰脈沖。此電流最大可達(dá)30多mA.電源尖峰電流的不利影響：1.使電源平均電流增加；2.通過(guò)電源線和地線產(chǎn)生內(nèi)部噪聲。第27頁(yè)/共66頁(yè)28四、其他類型的TTL門(mén)電路（一）其他邏輯功能的門(mén)電路1.與非門(mén) T1為多發(fā)射極管?？傻刃閮蓚€(gè)三極管。其工作原理可從兩方面分析：(2) 輸入有低時(shí)，輸出高電平。 此時(shí)A,B兩端并聯(lián)，T1成為一個(gè)三極管，結(jié)論成立。(1) 輸入全高時(shí)，輸出低電平。 設(shè)A端輸入0.2V，則TI基極電位為0.9V,此時(shí)無(wú)論B端狀態(tài)如何，都不會(huì)影響T1基極電位。因此輸出為高電平。0.2V0.9

11、V 如果輸入全懸空，輸出為低電平。因此輸入懸空等效為輸入高電平。返回34第28頁(yè)/共66頁(yè)292.或非門(mén) 或非門(mén)的原理可從兩方面分析：(1)輸入全低，輸出為高 A端為低電平，使T2截止； B端為低電平，使 截止； 2T從而使T5截止，輸出為高電平。(2)輸入有高，輸出為低 若A端為高電平，使T2導(dǎo)通，此時(shí)無(wú)論 為何狀態(tài)，都不會(huì)使T2截止。因此T5一定導(dǎo)通，使輸出為低電平。2T第29頁(yè)/共66頁(yè)303.與或非門(mén) 在或非門(mén)的基礎(chǔ)上，增加與輸入端，從而實(shí)現(xiàn)與或非邏輯。Y= AB + CD第30頁(yè)/共66頁(yè)314.異或門(mén) 紅框中的電路控制T7的狀態(tài)。因此，當(dāng)T7截止時(shí)，電路就是以A,B為輸入的與非門(mén)。

12、 A,B兩輸入端的高電平分別通過(guò)T5和T4使T7截止。 說(shuō)明輸入A,B有高電平，就按與非門(mén)分析；當(dāng)A,B全低時(shí)，T4,T5全截止，使T7導(dǎo)通，輸出低電平。0011110111100100ABBABA 從右表可得出該電路為異或門(mén)。第31頁(yè)/共66頁(yè)32（二）集電極開(kāi)路門(mén)（電路）(OC)Open Collector Gate 目的：將門(mén)的輸出端并聯(lián)，實(shí)現(xiàn)線與：Z= AB CD 普通TTL門(mén)輸出端并聯(lián)時(shí)，將產(chǎn)生過(guò)大的輸出電流導(dǎo)致器件損壞。(此電流可達(dá)30多毫安。）電路原理：RL邏輯符號(hào)使用時(shí)需外接電阻RL。當(dāng)輸入有低電平使T5截止時(shí)，只有很小的漏電流流入門(mén)里的T5的集電極。可認(rèn)為此時(shí)門(mén)的輸出端處于高

13、阻狀態(tài)。電阻可接到其他電源，用 表示。如SN7407可接30V電壓CCV 很容易驗(yàn)證這是一個(gè)二輸入端與非門(mén)。返回RL計(jì)算返回36第32頁(yè)/共66頁(yè)33負(fù)載電阻RL的計(jì)算圖中電阻RL以下連線稱為總線。 這是用集電極開(kāi)路門(mén)連成總線結(jié)構(gòu)的典型電路。其中負(fù)載電阻RL只需用一個(gè)即可。總線電位用 表示。o分 =VOH和 VOL兩種情況討論：oo總線。其電位 ，矩形框表示線與o當(dāng) VOH時(shí)oIOHIOHIOHIIHIIHIIHIRLIRL= nIOH+mIIHminOHLRLCCOVRIVIHOHOHCCLmInIVVRmin用上式求出RL的最大值。輸入特性O(shè)C門(mén)第33頁(yè)/共66頁(yè)34當(dāng) 總線為低電平VOL

14、時(shí)：IR LILVOLmIILIL= IRL+ ILMmIILLOLCCRLRVVImaxILLMOLCCLImIVVRmax由上式求出RL的最小值。 RL在求出的范圍內(nèi)取值。取值偏大會(huì)降低工作速度；取值偏小會(huì)增加電源功耗。 為提高速度，就必須保持輸出高電平時(shí)的低內(nèi)阻特性。從而引出三態(tài)輸出門(mén)(TS)。只有一個(gè)門(mén)輸出低電平是最不利情況。輸入端34第34頁(yè)/共66頁(yè)35（三）三態(tài)輸出門(mén)電路（TS）Three-State Output GateEN為使能端，高電平有效。EN為高電平時(shí):若A,B都為高電平： 二極管D截止，對(duì)電路無(wú)影響，輸出為低電平；若A,B中有低電平： T2,T5截止，二極管D導(dǎo)通,

15、T4基極電位被鉗在4.3V，T4導(dǎo)通，輸出高電平，但電位為2.9V。3.6V4.3V2.9VEN為低電平時(shí): T5截止；T4基極電位被鉗在1V,因此，T4截止。從而輸出端出現(xiàn)高阻狀態(tài)。如EN端只有一個(gè)非門(mén)，則為低電平有效。0.3V第35頁(yè)/共66頁(yè)36在總線傳輸方面的應(yīng)用如圖。接成總線方式時(shí)，在n個(gè)EN端中，每次最多只能有一個(gè)有效。雙向總線第36頁(yè)/共66頁(yè)37多余輸入端如何處理：以與非門(mén)為例，欲實(shí)現(xiàn)Y=AB=A 方法有2方法1：應(yīng)使B=1，途徑：1.接高電平；2.接VCC；3.懸空；4.接大電阻，大于2K歐姆；5.與A端并聯(lián)。若為或非門(mén)，情況則不同。方法2：B=A第37頁(yè)/共66頁(yè)38四、T

16、TL電路的改進(jìn)系列（一）74H系列 除了74系列外，TTL電路還有74H、74S、74LS、74AS和74ALS等系列。又稱為高速系列。 各改進(jìn)系列都圍繞提高速度和降低功耗兩點(diǎn)進(jìn)行。減小電阻值可提高速度，但是會(huì)明顯增加功耗。 可見(jiàn)其各電阻值明顯小于74系列。加上采用了復(fù)合管T3、T4，因此速度明顯提高。但功耗增大更明顯?？蓞⒖急?.4.1。第38頁(yè)/共66頁(yè)39（二）74S系列又稱為肖特基系列。與74H系列比，有兩點(diǎn)改進(jìn)：1.使用肖特基勢(shì)壘二極管 (Schottkey Barrer Diode)簡(jiǎn)稱SBD;2.采用有源泄放電路。SBD特點(diǎn)：導(dǎo)通壓降0.40.5V；無(wú)電荷存儲(chǔ)；工藝與TTL兼容。

17、 使用SBD后，三極管不會(huì)進(jìn)入深飽和狀態(tài)，從而提高速度；第39頁(yè)/共66頁(yè)40有源泄放電路 T6和RB,RC構(gòu)成有源泄放電路。其作用有二：提高速度；改善電壓傳輸特性。 當(dāng)T2,T5由截止轉(zhuǎn)入導(dǎo)通時(shí)，T5早于T6導(dǎo)通，加速T5導(dǎo)通；縮短tPHL。 當(dāng)T2,T5由導(dǎo)通轉(zhuǎn)入截止時(shí)，處于飽和的T6為T(mén)5基極提供反向泄放電流，加速T5截止?？s短tPLH。有源泄放電路還改善了電壓傳輸特性，因?yàn)橛辛薚6后，T2不再先于T5導(dǎo)通。 由于T5 淺飽和，使輸出低電平偏高，最大可達(dá)0.5V。第40頁(yè)/共66頁(yè)41（三）74LS系列特點(diǎn)：增加電阻值以減小功耗；使用SBD以提高速度；采用有源泄放電路以提高速度；將T1改

18、為SBD與門(mén)以提高速度；增加D3,D4以提高速度。缺點(diǎn)： 傳輸特性曲線轉(zhuǎn)折區(qū)左移使閾值電壓VTH降為1.1V左右； 與74S系列類似， 輸出低電平偏高，最大可達(dá)0.5V。第41頁(yè)/共66頁(yè)42第六節(jié) CMOS門(mén)電路一、反相器（非門(mén)）（一）工作原理N溝道管開(kāi)啟電壓VGS(th)N記為VTN;P溝道管開(kāi)啟電壓VGS(th)P記為VTP;要求滿足VDD VTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時(shí)；（2）輸入為高電平VDD時(shí)；T1截止；T2導(dǎo)通。iD = 0， =0V;O輸入與輸出間是邏輯非關(guān)系。Complementary-Symmetry MOS .互補(bǔ)對(duì)稱式MO

19、S電路。要求兩管特性完全一樣T2截止；T1導(dǎo)通。iD = 0， =VDD;O第42頁(yè)/共66頁(yè)43 特點(diǎn)：靜態(tài)功耗近似為0；電源電壓可在很寬的范圍內(nèi)選取。 在正常工作狀態(tài)，T1與T2輪流導(dǎo)通，即所謂互補(bǔ)狀態(tài)。CC4000系列CMOS電路的VDD可在318V之間選取。第43頁(yè)/共66頁(yè)44（二）靜態(tài)特性1.電壓傳輸特性VVT2截止，T1導(dǎo)通T1截止，T2導(dǎo)通T1，T2都導(dǎo)通閾值電壓轉(zhuǎn)折區(qū)變化率大，特性更接近理想開(kāi)關(guān)。 閾值電壓為VDD 的一半，特性對(duì)稱，因而輸入端噪聲容限較大。CC4000系列CMOS電路的噪聲容限為：（允許輸出電壓變化百分之十）VNH=VNL=30%VDD特點(diǎn)：第44頁(yè)/共66

20、頁(yè)452.電流傳輸特性A當(dāng)T1,T2都導(dǎo)通時(shí)，iD不為0；輸入電壓為VDD/2時(shí)，iD較大，因此不應(yīng)使其長(zhǎng)期工作在BC段。 在動(dòng)態(tài)情況下，電路的狀態(tài)會(huì)通過(guò)BC段，使動(dòng)態(tài)功耗不為0；而且輸入信號(hào)頻率越高，動(dòng)態(tài)功耗也越大；若有負(fù)載電容，動(dòng)態(tài)功耗也會(huì)增加，這也成為限制電路扇出系數(shù)的主要因素。第45頁(yè)/共66頁(yè)463.輸入特性 由于MOS管柵極絕緣，輸入電流恒為0，但CMOS門(mén)輸入端接有保護(hù)電路，從而輸入電流不為0。AiII 由曲線可看出，輸入電壓在0VDD間變化時(shí)，輸入電流為0；當(dāng)輸入電壓大于VDD時(shí)，二極管D1導(dǎo)通；當(dāng)輸入電壓小于0V時(shí)，二極管D2導(dǎo)通。二極管D2和電阻RS串聯(lián)電路的特性二極管D1

21、的特性第46頁(yè)/共66頁(yè)474 .輸出特性(1) 輸出低電平DSDi0VDD增加相當(dāng)于T2的VGS增加 T2工作在可變電阻區(qū)，有較小的導(dǎo)通電阻，當(dāng)負(fù)載電流增加時(shí)，該電阻上的壓降將緩慢增加。 對(duì)于CC4000系列門(mén)電路，當(dāng)VDD=5V時(shí)，IOL的最大值為0.51mA；而在74HC系列中，該值為4mA。第47頁(yè)/共66頁(yè)48(2) 輸出高電平DSDSDi00IOHVDDVOHVOH= + VDDDS 與輸出低電平類似，此時(shí)T1工作在可變電阻區(qū)；當(dāng)負(fù)載電流增加時(shí)，T1的VDS加，導(dǎo)致輸出下降。 此時(shí)，IOH的最大值，與輸出低電平時(shí)相同。第48頁(yè)/共66頁(yè)49（三）動(dòng)態(tài)特性1.傳輸延遲時(shí)間(1) MO

22、S管在開(kāi)關(guān)過(guò)程中無(wú)電荷存儲(chǔ)，有利于縮短延遲時(shí)間； (2) MOS管的導(dǎo)通電阻比TTL電路大的多，所以其內(nèi)部電容和負(fù)載電容對(duì)傳輸延遲時(shí)間的影響非常顯著。導(dǎo)通電阻受VDD影響，所以，VDD也影響傳輸延遲時(shí)間； (3)C MOS門(mén)的輸入電容比TTL電路大的多，因此負(fù)載個(gè)數(shù)越多，延遲時(shí)間越大；CMOS門(mén)的扇出系數(shù)就是受傳輸延遲時(shí)間和下面要介紹的動(dòng)態(tài)功耗等動(dòng)態(tài)特性限制的。第49頁(yè)/共66頁(yè)502. 交流噪聲容限3.動(dòng)態(tài)功耗 與TTL電路類似，當(dāng)噪聲電壓作用時(shí)間tW小于電路的傳輸延遲時(shí)間時(shí)，輸入噪聲容限VNA將隨tW縮小而明顯增大。 傳輸延遲時(shí)間與電源電壓和負(fù)載電容有關(guān)，因此VDD和CL都對(duì)交流噪聲容限有

23、影響。 動(dòng)態(tài)情況下，T1,T2會(huì)短時(shí)同時(shí)導(dǎo)通，產(chǎn)生附加功耗，其值隨輸入信號(hào)頻率增加而增加。定量估算可得動(dòng)態(tài)功耗PC的公式：PC=CLfV2DD負(fù)載電容經(jīng)T1、T2充、放電，也會(huì)產(chǎn)生功耗。第50頁(yè)/共66頁(yè)51二、其他類型的CMOS門(mén)電路1.與非門(mén)特點(diǎn)：N溝道管串聯(lián)、P溝道管并聯(lián)； 設(shè)：MOS管的導(dǎo)通電阻為RON、門(mén)電路的輸出電阻為RO。輸出電阻隨輸入狀態(tài)變化。使用帶緩沖級(jí)的門(mén)電路可以克服上述缺點(diǎn)。2.或非門(mén)特點(diǎn)：P溝道管串聯(lián)、N溝道管并聯(lián)；2RON RON/211RON R0N01RON RON10RON/2 2R0N00RO（與非) RO（或非）BA輸出高電平偏低輸出低電平偏高此外，輸入狀態(tài)

24、還會(huì)影響這兩個(gè)門(mén)的電壓傳輸特性。（一）其他邏輯功能的CMOS門(mén)電路第51頁(yè)/共66頁(yè)52（二）帶緩沖級(jí)的CMOS門(mén)電路1.與非門(mén)：Y= AB = A + B = A + B 2.或非門(mén)Y = A + B = A B = A B特點(diǎn)：輸出電阻恒為RON；輸出電平和電壓傳輸特性都不受輸入狀態(tài)影響。第52頁(yè)/共66頁(yè)53（三）漏極開(kāi)路門(mén)電路（OD） 普通CMOS門(mén)不能接成線與形式。 OD門(mén)輸出端只是一個(gè)N溝道管，因此可以按OC門(mén)的辦法連成總線形式。特點(diǎn)：VDD1和VDD2可取不同值； 允許灌入電流較大。如： CC40107在VOLRTG 則OIC=0時(shí)，傳輸門(mén)截止；C=1,傳輸門(mén)導(dǎo)通。IOIOC第5

25、4頁(yè)/共66頁(yè)55VGS(th)PVGS(th)NVDD0VIN溝道管導(dǎo)通P溝道管導(dǎo)通分析原理。先分析只有一個(gè)管時(shí)的情況：?jiǎn)喂芄ぷ鞯娜秉c(diǎn)是：1.有死區(qū)；2.導(dǎo)通電阻隨輸入電壓變化很大。采用雙管可克服這些缺點(diǎn)。第55頁(yè)/共66頁(yè)562.模擬開(kāi)關(guān)將電壓傳輸系數(shù)定義如下：KTG= =OITGLLRRR 采用改進(jìn)電路的CMOS四模擬開(kāi)關(guān)CC4066在VDD=15V時(shí)，RTG值不大于240。而且在 變化時(shí)，RTG基本保持不變。I 目前，某些精密CMOS模擬開(kāi)關(guān)的導(dǎo)通電阻已降低到20 以下。OI第56頁(yè)/共66頁(yè)57（五）三態(tài)輸出的CMOS門(mén)電路第57頁(yè)/共66頁(yè)58三、改進(jìn)的CMOS門(mén)電路1.高速CMOS電路 CMOS電路的優(yōu)點(diǎn)是低功耗、高抗干擾能力。缺點(diǎn)是速度低。改進(jìn)后的CMOS電路的速度已達(dá)到TTL電路的水平。 右圖說(shuō)明MOS管的寄生電容情