第二章集成邏輯門電路(2)

1、第二章第二章集成邏輯門電路集成邏輯門電路（續(xù)（續(xù)1） 2.2 集成邏輯門集成邏輯門 最早的邏輯門是用二極管、三極管以及最早的邏輯門是用二極管、三極管以及MOS管分立器件構(gòu)成，但早已成為歷史。管分立器件構(gòu)成，但早已成為歷史。 把若干個(gè)有源器件和無源器件及其連線，按把若干個(gè)有源器件和無源器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體基片上，照一定的功能要求，制做在同一塊半導(dǎo)體基片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，能或數(shù)字功能， 則稱為邏輯集成電路或數(shù)字集成則稱為邏輯集成電路或數(shù)字集成電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門

2、。電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門。 集成邏輯門，按照其組成的有源器件的不同集成邏輯門，按照其組成的有源器件的不同可分為兩大類：可分為兩大類： 一類是雙極性晶體管邏輯門；一類是雙極性晶體管邏輯門；另一類是單極性絕緣柵場(chǎng)效應(yīng)管邏輯門，簡(jiǎn)稱另一類是單極性絕緣柵場(chǎng)效應(yīng)管邏輯門，簡(jiǎn)稱MOS門。門。 雙極性晶體管邏輯門主要有雙極性晶體管邏輯門主要有TTL門門(晶體管晶體管-晶體管邏輯門晶體管邏輯門)、ECL門門(射極耦合邏輯門射極耦合邏輯門)和和I2L門門(集成注入邏輯門集成注入邏輯門)等。等。 單極性單極性MOS門主要有門主要有PMOS門門(P溝道增強(qiáng)型溝道增強(qiáng)型MOS管構(gòu)成的邏輯門管構(gòu)成的邏輯

3、門)、NMOS門門(N溝道增強(qiáng)型溝道增強(qiáng)型MOS管構(gòu)成的邏輯門管構(gòu)成的邏輯門)和和CMOS門門(利用利用PMOS管管和和NMOS管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又叫做互補(bǔ)叫做互補(bǔ)MOS門門)。 2.2.1 TTL集成邏輯門電路集成邏輯門電路TTL類型電路的輸入端和輸出端均為三極管結(jié)類型電路的輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱為晶體管構(gòu)，所以稱為晶體管-晶體管邏輯晶體管邏輯(Transistor-Transistor Logic)電路，簡(jiǎn)稱電路，簡(jiǎn)稱TTL電路，它是一種電路，它是一種應(yīng)用非常廣泛的雙極型電路。應(yīng)用非常廣泛的雙極型電路。 國(guó)際上國(guó)際上TTL電路有

4、四電路有四個(gè)系列：個(gè)系列：54/74標(biāo)準(zhǔn)通用系列；標(biāo)準(zhǔn)通用系列；54H/74H高速系列；高速系列；54S/74S 肖特基系列；肖特基系列；54LS/74LS 低功耗肖特基低功耗肖特基系列。系列。 54系列和系列和74系列的主要區(qū)別在于工作環(huán)境系列的主要區(qū)別在于工作環(huán)境溫度范圍的不同和電源允許的變化范圍不同。溫度范圍的不同和電源允許的變化范圍不同。 1、TTL與非門電路結(jié)構(gòu)和工作原理與非門電路結(jié)構(gòu)和工作原理 (1) 電路結(jié)構(gòu)電路結(jié)構(gòu) 圖圖2.2.1(a)是典型的是典型的TTL(54/74系列系列)與非門電與非門電路。路。 它在結(jié)構(gòu)上可分為輸入級(jí)、中間級(jí)和輸出級(jí)它在結(jié)構(gòu)上可分為輸入級(jí)、中間級(jí)和輸出

5、級(jí)三個(gè)部分。三個(gè)部分。 圖圖2.2.1 典型的典型的TTL與非門與非門(a) 電路原理圖；電路原理圖； (b) 多射極晶體管的等效電路多射極晶體管的等效電路圖 2 13 典型的TTL與非門電路 (a) 電路原理圖； (b) 多射極晶體管的等效電路 (a) 輸入級(jí)。由多發(fā)射極管輸入級(jí)。由多發(fā)射極管V1和電阻和電阻R1組成，組成，其作用是對(duì)輸入變量其作用是對(duì)輸入變量A、B、C實(shí)現(xiàn)邏輯與，所以實(shí)現(xiàn)邏輯與，所以它相當(dāng)一個(gè)與門。它相當(dāng)一個(gè)與門。 多發(fā)射極管多發(fā)射極管V1的等效電路如圖的等效電路如圖(b)所示。設(shè)二所示。設(shè)二極管極管VD1VD4 的正向管壓降為的正向管壓降為0.7 V，當(dāng)輸入信號(hào)，當(dāng)輸入信

6、號(hào)A、B、C中有一個(gè)或一個(gè)以上為低電平中有一個(gè)或一個(gè)以上為低電平(0.3V)時(shí)，時(shí)，Ub=1V，Uc=0.3V； 當(dāng)當(dāng)A、B、C全部為高電平全部為高電平(3.6V)時(shí)，時(shí)，Ub=4.3V，Uc=3.6V。 可見，僅當(dāng)所有輸入都為高時(shí)，輸出才為高，可見，僅當(dāng)所有輸入都為高時(shí)，輸出才為高，只要有一個(gè)輸入為低，輸出便是低，所以起到了只要有一個(gè)輸入為低，輸出便是低，所以起到了與門的作用。與門的作用。 中間級(jí)。由中間級(jí)。由V2、R2、R3組成，在組成，在V2的集的集電極與發(fā)射極分別可以得到兩個(gè)相位相反的電壓，電極與發(fā)射極分別可以得到兩個(gè)相位相反的電壓，以滿足輸出級(jí)的需要。以滿足輸出級(jí)的需要。 輸出級(jí)。由

7、輸出級(jí)。由V3、V4、V5和和R4、R5組成，這組成，這種電路形式稱為推拉式電路，它不僅輸出阻抗低，種電路形式稱為推拉式電路，它不僅輸出阻抗低，帶負(fù)載能力強(qiáng)，帶負(fù)載能力強(qiáng)， 而且可以提高工作速度。而且可以提高工作速度。 (2) 工作原理工作原理 (a) 輸入端至少有一個(gè)為低電平輸入端至少有一個(gè)為低電平(UIL=0.3V)。 當(dāng)輸入端至少有一個(gè)接低電平當(dāng)輸入端至少有一個(gè)接低電平UIL(0.3V)時(shí)，時(shí)，接低電平的發(fā)射結(jié)正向?qū)?，則接低電平的發(fā)射結(jié)正向?qū)ǎ瑒tV1的基極電位的基極電位UB1=UBE1+UIL=0.7+0.3=1V。為使。為使V1的集電結(jié)及的集電結(jié)及V2和和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，的發(fā)

8、射結(jié)同時(shí)導(dǎo)通，UB1至少應(yīng)當(dāng)?shù)扔谥辽賾?yīng)當(dāng)?shù)扔?.1V(UB1=UBC1+UBE2+UBE5)。 現(xiàn)在現(xiàn)在UB1=1V，所以，所以，V2和和V5必然截止。由必然截止。由于于V2截止，故截止，故IC20，R2中的電流也很小，中的電流也很小， 因而因而R2上的電壓很小。因此有：上的電壓很小。因此有： 該電壓使該電壓使V3和和V4的發(fā)射結(jié)處于良好的正向的發(fā)射結(jié)處于良好的正向?qū)顟B(tài)，導(dǎo)通狀態(tài)，V5處于截止?fàn)顟B(tài)，此時(shí)輸出電壓等于處于截止?fàn)顟B(tài)，此時(shí)輸出電壓等于高電平高電平(3.6 V)。V 522 RCCCUUU UO=UOH=UC2-UBE3-UBE4=5-0.7-0.7=3.6V此值未計(jì)入此值未計(jì)入R

9、2上的壓降，所以實(shí)際的上的壓降，所以實(shí)際的UOH小于小于3.6V。 當(dāng)當(dāng)UO=UOH時(shí)，稱與非門處于關(guān)閉狀態(tài)。時(shí)，稱與非門處于關(guān)閉狀態(tài)。 電路處于關(guān)閉狀態(tài)，由于電路處于關(guān)閉狀態(tài)，由于V5截止，當(dāng)該門截止，當(dāng)該門電路接入負(fù)載后，有電流從電路接入負(fù)載后，有電流從VCC經(jīng)經(jīng)R5流入每個(gè)負(fù)流入每個(gè)負(fù)載，這種電流稱為載，這種電流稱為拉電流拉電流。 (b) 輸入端全部接高電平輸入端全部接高電平(UIH=3.6V)。V1的基的基極電位極電位UB1最高不會(huì)超過最高不會(huì)超過2.1V。因?yàn)楫?dāng)。因?yàn)楫?dāng)UB12.1V時(shí)，時(shí)，V1的集電結(jié)及的集電結(jié)及V2和和V5的發(fā)射結(jié)會(huì)同時(shí)導(dǎo)通，把的發(fā)射結(jié)會(huì)同時(shí)導(dǎo)通，把UB1鉗在鉗在

10、UB1=UBC1+UBE2+UBE5=0.7+0.7+0.7= 2.1V。所。所以，當(dāng)各個(gè)輸入端都接高電平以，當(dāng)各個(gè)輸入端都接高電平UIH(3.6V)時(shí)，時(shí)，V1的的所有發(fā)射結(jié)均反偏截止。這時(shí)所有發(fā)射結(jié)均反偏截止。這時(shí)+UCC通過通過R1使使V1的的集電結(jié)及集電結(jié)及V2和和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，從而使的發(fā)射結(jié)同時(shí)導(dǎo)通，從而使V2和和V5處于飽和狀態(tài)。此時(shí)處于飽和狀態(tài)。此時(shí)V2的集電極電位：的集電極電位：UC2=UCES2+UBE50.3+0.7=1V V1的集電結(jié)正偏，的集電結(jié)正偏，V1管的基極電流管的基極電流Ib1流向集流向集電極并注入電極并注入V2的基極，其大小為：的基極，其大小為： UC

11、2加到加到V3的基極，由于的基極，由于R4的存在，可以使的存在，可以使V3導(dǎo)通。所以，導(dǎo)通。所以，V4的基極電位和射極電位分別為：的基極電位和射極電位分別為： UB4=UE3UC2-UBE3=1-0.7=0.3V UE4=UCES50.3V可見，可見，V4的發(fā)射結(jié)偏壓的發(fā)射結(jié)偏壓UBE4=UB4-UE4=0.3-0.3= 0V，所以，所以，V4處于截止?fàn)顟B(tài)。處于截止?fàn)顟B(tài)。 mARUEIbcb131 . 25111 在在V4截止、截止、V5飽和的情況下，輸出電壓飽和的情況下，輸出電壓UO為：為： UO=UOL=UCES50.3V UO=UOL時(shí)，稱與非門處于開門狀態(tài)。時(shí)，稱與非門處于開門狀態(tài)。

12、電路處于開態(tài)，由于電路處于開態(tài)，由于V5飽和，當(dāng)該門電路飽和，當(dāng)該門電路接入負(fù)載后，有電流經(jīng)負(fù)載灌入，這種電流稱為接入負(fù)載后，有電流經(jīng)負(fù)載灌入，這種電流稱為灌電流灌電流。 綜上所述，當(dāng)輸入端至少有一端接低電平綜上所述，當(dāng)輸入端至少有一端接低電平(0.3 V)時(shí)，時(shí)， 輸出為高電平輸出為高電平(3.6 V)；當(dāng)輸入端全；當(dāng)輸入端全部接高電平部接高電平(3.6 V)時(shí)，時(shí)， 輸出為低電平輸出為低電平(0.3 V)。由此可見，該電路的輸出和輸入之間滿足由此可見，該電路的輸出和輸入之間滿足“與與非非”邏輯關(guān)系：邏輯關(guān)系：各晶體管的工作情況見下表各晶體管的工作情況見下表2.2.1所示。所示。 _CBAF

13、 輸輸 入入 V1V2V3V4V5輸輸 出出 與非門狀與非門狀態(tài)態(tài) 全部為高電位全部為高電位 倒置工倒置工作作 飽和飽和 導(dǎo)通導(dǎo)通 截止截止 飽飽和和 低電位低電位UOL 開門開門 至少有一個(gè)為至少有一個(gè)為低電位低電位 深飽和深飽和 截止截止 微飽微飽和和 導(dǎo)通導(dǎo)通 截截止止 高電位高電位UOH 關(guān)門關(guān)門 表表 2.2.1 TTL與非門各晶體管工作狀態(tài)與非門各晶體管工作狀態(tài) (c) 輸入端全部懸空。輸入端全部懸空時(shí)，輸入端全部懸空。輸入端全部懸空時(shí)，V1管的發(fā)射結(jié)全部截止。管的發(fā)射結(jié)全部截止。+UCC通過通過R1使使V1的集電結(jié)的集電結(jié)及及V2和和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，使的發(fā)射結(jié)同時(shí)導(dǎo)通，使V

14、2和和V5處于飽和處于飽和狀態(tài)，則狀態(tài)，則UB3=UC2=UCES+UBE5=0.3+0.7=1V。由于。由于R4的作用，的作用，V3導(dǎo)通，故導(dǎo)通，故UBE3=0.7V。此時(shí)。此時(shí)V2的發(fā)射的發(fā)射結(jié)電壓為：結(jié)電壓為： UBE4=UB4-UE4=UE3-UCES5=UB3-UBE3-UCES5 1-0.7-0.3=0 V所以所以V4處于截止?fàn)顟B(tài)。處于截止?fàn)顟B(tài)。 可見，該電路在輸入端全部懸空時(shí)，可見，該電路在輸入端全部懸空時(shí)，V4截止，截止，V5飽和。故其輸出電壓飽和。故其輸出電壓UO為：為： UO=UCES50.3V 輸入端全部懸空和輸入端全部接高電平時(shí)，輸入端全部懸空和輸入端全部接高電平時(shí)，該

15、電路的工作狀態(tài)完全相同。所以，該電路的工作狀態(tài)完全相同。所以，TTL電路的某電路的某輸入端懸空，可以等效地看作該端接入了邏輯高輸入端懸空，可以等效地看作該端接入了邏輯高電平。實(shí)際電路中，懸空容易引入干擾，故對(duì)不電平。實(shí)際電路中，懸空容易引入干擾，故對(duì)不用的輸入端一般不懸空，用的輸入端一般不懸空， 應(yīng)作相應(yīng)的處理。應(yīng)作相應(yīng)的處理。 TTL與非門具有較高的開關(guān)速度，主要原因與非門具有較高的開關(guān)速度，主要原因有兩點(diǎn)：有兩點(diǎn)： (a)輸入級(jí)采用了多射極管，縮短了輸入級(jí)采用了多射極管，縮短了V2和和V5的的開關(guān)時(shí)間。當(dāng)輸入端全部為高電位時(shí)，開關(guān)時(shí)間。當(dāng)輸入端全部為高電位時(shí)，V1處于倒處于倒置工作狀態(tài)，此

16、時(shí)置工作狀態(tài)，此時(shí)V1向向V2提供了較大的基極電流，提供了較大的基極電流，使使V2、V5迅速導(dǎo)通飽和；迅速導(dǎo)通飽和； 當(dāng)某一輸入端突然從高電位變到低電位時(shí)，當(dāng)某一輸入端突然從高電位變到低電位時(shí)，Ib1轉(zhuǎn)而流向轉(zhuǎn)而流向V1低電位輸入端，即為低電位輸入端，即為V1正向工作的正向工作的基流，該瞬間將產(chǎn)生一股很大的集電極電流基流，該瞬間將產(chǎn)生一股很大的集電極電流Ic1，正好為正好為V2和和V5提供了很大的反向基極電流，使提供了很大的反向基極電流，使V2和和V5基區(qū)的存儲(chǔ)電荷迅速消散，因而加快了基區(qū)的存儲(chǔ)電荷迅速消散，因而加快了V2和和V5的截止過程，提高了開關(guān)速度。的截止過程，提高了開關(guān)速度。 (b)

17、輸出級(jí)采用了推拉式結(jié)構(gòu)，提高了帶負(fù)載輸出級(jí)采用了推拉式結(jié)構(gòu)，提高了帶負(fù)載能力。當(dāng)與非門輸出高電平時(shí)，能力。當(dāng)與非門輸出高電平時(shí)，V5截止，截止，V3和和V4導(dǎo)通，組成射極跟隨器，其輸出阻抗很低，有較導(dǎo)通，組成射極跟隨器，其輸出阻抗很低，有較強(qiáng)的驅(qū)動(dòng)能力，可向負(fù)載提供較大的驅(qū)動(dòng)電流；強(qiáng)的驅(qū)動(dòng)能力，可向負(fù)載提供較大的驅(qū)動(dòng)電流；當(dāng)與非門輸出低電平時(shí)，當(dāng)與非門輸出低電平時(shí)，V4截止，截止，V5處于深飽和處于深飽和狀態(tài)，輸出阻抗也很低，可以接收較大的灌電流，狀態(tài)，輸出阻抗也很低，可以接收較大的灌電流，因此也有較強(qiáng)的帶負(fù)載能力。因此也有較強(qiáng)的帶負(fù)載能力。 推拉式輸出級(jí)還能驅(qū)動(dòng)較大的電容負(fù)載而不推拉式輸出級(jí)

18、還能驅(qū)動(dòng)較大的電容負(fù)載而不致影響其開關(guān)速度。因?yàn)橥评捷敵黾?jí)無論輸出致影響其開關(guān)速度。因?yàn)橥评捷敵黾?jí)無論輸出高電平或低電平時(shí)其輸出阻抗都很低，當(dāng)輸出端高電平或低電平時(shí)其輸出阻抗都很低，當(dāng)輸出端接有電容負(fù)載時(shí)，對(duì)負(fù)載電容的充放電時(shí)間常數(shù)接有電容負(fù)載時(shí)，對(duì)負(fù)載電容的充放電時(shí)間常數(shù)都比較小，因而輸出波形可獲得較好的上升沿和都比較小，因而輸出波形可獲得較好的上升沿和下降沿。下降沿。 2、TTL與非門主要外部特性與參數(shù)與非門主要外部特性與參數(shù)為了更好地使用為了更好地使用TTL門電路，門電路， 非常有必要了非常有必要了解其外部特性和參數(shù)。解其外部特性和參數(shù)。 TTL的主要外部特性有電的主要外部特性有電壓

19、傳輸特性、輸入特性、輸出特性以及動(dòng)態(tài)特性壓傳輸特性、輸入特性、輸出特性以及動(dòng)態(tài)特性等。等。 (1) 電壓傳輸特性電壓傳輸特性電壓傳輸特性是指輸出電壓電壓傳輸特性是指輸出電壓vO跟隨輸入電壓跟隨輸入電壓vI變化而變化的曲線。變化而變化的曲線。 圖圖2.2.2給出了給出了TTL與非門的與非門的傳輸特性曲線。傳輸特性曲線。 圖圖2.2.2 TTL門電路電壓傳輸特性門電路電壓傳輸特性由圖可見，該特性曲線分為由圖可見，該特性曲線分為AB、BC、CD和和DE四段。四段。 AB段段(截止區(qū)截止區(qū))：當(dāng)：當(dāng)UI0.6V時(shí)，時(shí)，V1工作在深飽工作在深飽和狀態(tài)，和狀態(tài)，Uces10.1V，Ube20.7V，故，故

20、V2、 V5截截止，止，V3、V4均導(dǎo)通，均導(dǎo)通， 輸出高電平輸出高電平UOH=3.6V。 BC段段(線性區(qū)線性區(qū))：當(dāng)：當(dāng)0.6VUI1.3V時(shí)，時(shí)，0.7VUb21.4V，V2開始導(dǎo)通，開始導(dǎo)通，V5尚未導(dǎo)通。此尚未導(dǎo)通。此時(shí)時(shí)V2處于放大狀態(tài)，其集電極電壓處于放大狀態(tài)，其集電極電壓Uc2隨著隨著UI的增的增加而下降，并通過加而下降，并通過V3、V4射極跟隨器使輸出電壓射極跟隨器使輸出電壓UO也下降也下降 ，下降斜率近似等于，下降斜率近似等于-R2/R3。 CD段段(轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū))：1.3VUI1.4V，當(dāng)，當(dāng)UI略大略大于于1.3V時(shí)，時(shí)，V5開始導(dǎo)通，此時(shí)開始導(dǎo)通，此時(shí)V2發(fā)射極到地的

21、等發(fā)射極到地的等效電阻為效電阻為R3Rbe5，比，比V5截止時(shí)的截止時(shí)的R3小得多，因而小得多，因而V2放大倍數(shù)增加，近似為放大倍數(shù)增加，近似為-R2/(R3Rbe5)， 因此因此Uc2迅速下降，輸出電壓迅速下降，輸出電壓UO也迅速下降，最后也迅速下降，最后V3、V4截止，截止， V5進(jìn)入飽和狀態(tài)。進(jìn)入飽和狀態(tài)。 DE段段(飽和區(qū)飽和區(qū))：當(dāng)：當(dāng)UI1.4V時(shí)，隨著時(shí)，隨著UI增加增加V1進(jìn)入倒置工作狀態(tài)，進(jìn)入倒置工作狀態(tài)，V3導(dǎo)通，導(dǎo)通，V4截止，截止，V2、V5飽飽和，因而輸出低電平和，因而輸出低電平UOL=0.3V。 從電壓傳輸特性可以得出以下幾個(gè)重要參數(shù)：從電壓傳輸特性可以得出以下幾個(gè)

22、重要參數(shù)： (a) 輸出高電平輸出高電平UOH和輸出低電平和輸出低電平UOL。 與非門至少一個(gè)輸入端接低電平時(shí)的輸出電與非門至少一個(gè)輸入端接低電平時(shí)的輸出電壓叫輸出高電平，記作壓叫輸出高電平，記作UOH。不同型號(hào)的。不同型號(hào)的TTL與非與非門，其內(nèi)部結(jié)構(gòu)有所不同，故其門，其內(nèi)部結(jié)構(gòu)有所不同，故其UOH也不一樣。也不一樣。 即使同一個(gè)與非門，其即使同一個(gè)與非門，其UOH也隨負(fù)載的變化表現(xiàn)出也隨負(fù)載的變化表現(xiàn)出不同的數(shù)值。不同的數(shù)值。 但是只要在但是只要在2.43.6V之間即認(rèn)為合之間即認(rèn)為合格。格。UOH的標(biāo)準(zhǔn)值是的標(biāo)準(zhǔn)值是3V。 與非門的所有輸入端都接高電平時(shí)的輸出與非門的所有輸入端都接高電平

23、時(shí)的輸出電壓叫輸出低電平，記作電壓叫輸出低電平，記作UOL。其值只要在。其值只要在00.5V之間即認(rèn)為合格。之間即認(rèn)為合格。UOL的標(biāo)準(zhǔn)值是的標(biāo)準(zhǔn)值是0.3V。 (b) 開門電平開門電平UON和關(guān)門電平和關(guān)門電平UOFF。 保持輸出電平為低電平時(shí)所允許輸入高電平保持輸出電平為低電平時(shí)所允許輸入高電平的最小值，稱為開門電平的最小值，稱為開門電平UON ，即只有當(dāng)，即只有當(dāng)UiUON時(shí)，輸出才為低電平；保持輸出電平為高電平時(shí)時(shí)，輸出才為低電平；保持輸出電平為高電平時(shí)所允許輸入低電平的最大值，稱為關(guān)門電平所允許輸入低電平的最大值，稱為關(guān)門電平UOFF，即只有當(dāng)即只有當(dāng)UiUOFF時(shí)，輸出才是高電平。

24、時(shí)，輸出才是高電平。 一般產(chǎn)品手冊(cè)給出輸入高電平的最小值一般產(chǎn)品手冊(cè)給出輸入高電平的最小值UiHmin=2V，輸入低電平的最大值，輸入低電平的最大值UiLmax=0.8V。因此因此UON的典型值為的典型值為UiHmin=2V，UOFF的典型值的典型值為為UiLmax=0.8V。 (c) 閾值電壓閾值電壓UT。 閾值電壓也稱門檻電壓。電壓傳輸特性上轉(zhuǎn)閾值電壓也稱門檻電壓。電壓傳輸特性上轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓UT1.3V(1.4V)?？梢?。可以將將UT看成與非門導(dǎo)通看成與非門導(dǎo)通(輸出低電平輸出低電平)和截止和截止(輸出高輸出高電平電平)的分界線。的分界線。 (d) 噪

25、聲容限噪聲容限UNL和和UNH。 實(shí)際應(yīng)用中由于外界干擾、電源波動(dòng)等原實(shí)際應(yīng)用中由于外界干擾、電源波動(dòng)等原因，可能使輸入電平因，可能使輸入電平Ui偏離規(guī)定值。為了保證偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對(duì)干擾的幅度有一定限制，電路可靠工作，應(yīng)對(duì)干擾的幅度有一定限制，稱為噪聲容限。稱為噪聲容限。 當(dāng)與非門的輸入端接有低電平時(shí)，其輸出應(yīng)當(dāng)與非門的輸入端接有低電平時(shí)，其輸出應(yīng)為高電平。若輸入端竄入正向干擾，以致使輸入低為高電平。若輸入端竄入正向干擾，以致使輸入低電平疊加上該干擾電壓后大于電平疊加上該干擾電壓后大于UOFF，則輸出就不能，則輸出就不能保證是高電平。在保證與非門輸出高電平的前提下，保證是

26、高電平。在保證與非門輸出高電平的前提下，允許疊加在輸入低電平上的最大正向干擾電壓叫低允許疊加在輸入低電平上的最大正向干擾電壓叫低電平噪聲容限電平噪聲容限(或叫低電平干擾容限或叫低電平干擾容限)，記作，記作UNL。其值一般為：其值一般為： UNL=UOFF-UIL=0.8-0.3=0.5V式中，式中，UIL=0.3V是輸入低電平的標(biāo)準(zhǔn)值。是輸入低電平的標(biāo)準(zhǔn)值。 當(dāng)與非門的輸入端全接高電平時(shí)，其輸出應(yīng)當(dāng)與非門的輸入端全接高電平時(shí)，其輸出應(yīng)為低電平，但是若輸入端竄入負(fù)向干擾電壓，就為低電平，但是若輸入端竄入負(fù)向干擾電壓，就會(huì)使實(shí)際輸入電平低于會(huì)使實(shí)際輸入電平低于UON，致使輸出電壓不能保，致使輸出電

27、壓不能保證為低電平。在保證與非門輸出低電平的前提條證為低電平。在保證與非門輸出低電平的前提條件下，件下， 允許疊加在輸入高電平上的最大負(fù)向干擾允許疊加在輸入高電平上的最大負(fù)向干擾電壓叫高電平噪聲容限電壓叫高電平噪聲容限(或叫高電平干擾容限或叫高電平干擾容限)，記，記作作UNH。其值一般為：。其值一般為： UNH=UIH-UON=3-2=1V式中，式中，UIH=3 V是輸入高電平的標(biāo)準(zhǔn)值。是輸入高電平的標(biāo)準(zhǔn)值。 噪聲容限也可用兩個(gè)互聯(lián)的門電路來說明，噪聲容限也可用兩個(gè)互聯(lián)的門電路來說明，其示意圖如圖其示意圖如圖2.2.3所示，圖中所示，圖中G1門的輸出作為門的輸出作為G2門的輸入。門的輸入。圖圖

28、2.2.3 噪聲容限示意圖噪聲容限示意圖 由此可以看到低電平噪聲容限：由此可以看到低電平噪聲容限：UNL=UOFF-maxOLU=maxILU-maxOLU 高電平噪聲容限：高電平噪聲容限：UNH=minOHU-UON=minOHU-minIHU 開門電平開門電平UON和關(guān)門電平和關(guān)門電平UOFF越接近越接近（UON越小，越小，UOFF越大），抗干擾能力就越強(qiáng)。越大），抗干擾能力就越強(qiáng)。 (2) 輸入特性輸入特性輸入特性是指輸入電流與輸入電壓之間的關(guān)系輸入特性是指輸入電流與輸入電壓之間的關(guān)系曲線，即曲線，即Ii=f(ui)的函數(shù)關(guān)系。典型的輸入特性如圖的函數(shù)關(guān)系。典型的輸入特性如圖2.2.4所

29、示。所示。圖圖2.2.4TTL與非門輸入特性與非門輸入特性 設(shè)輸入電流設(shè)輸入電流Ii由信號(hào)源流入由信號(hào)源流入V1發(fā)射極時(shí)方向發(fā)射極時(shí)方向?yàn)檎?，反之為?fù)。從圖為正，反之為負(fù)。從圖2.2.4可以看出，當(dāng)可以看出，當(dāng)UiUT時(shí)，時(shí)，Ii為負(fù)，即為負(fù)，即Ii流入信號(hào)源，對(duì)信號(hào)源形成灌電流入信號(hào)源，對(duì)信號(hào)源形成灌電流負(fù)載；當(dāng)流負(fù)載；當(dāng)Ui UT時(shí)時(shí), Ii為正，為正，Ii流入流入TTL門，對(duì)門，對(duì)信號(hào)源形成拉電流負(fù)載。信號(hào)源形成拉電流負(fù)載。 從輸入特性曲線上可得如下兩個(gè)重要特性從輸入特性曲線上可得如下兩個(gè)重要特性參數(shù)。參數(shù)。 (a) 低電平輸入電流低電平輸入電流IIL(也稱輸入短路電流也稱輸入短路電流I

30、IS)。當(dāng)輸入端一端接地當(dāng)輸入端一端接地(即即Vi=0)時(shí)，流出輸入端的電時(shí)，流出輸入端的電流稱為低電平輸入電流流稱為低電平輸入電流IIL，典型值約為，典型值約為1.5 mA。 低電平輸入電流低電平輸入電流IIL ：11besCCILRVVI 若邏輯門電路由前級(jí)若邏輯門電路由前級(jí)TTL門驅(qū)動(dòng)，因門驅(qū)動(dòng)，因IIL是流是流入前級(jí)門的灌電流，入前級(jí)門的灌電流，IIL太大，會(huì)使前級(jí)門輸出低太大，會(huì)使前級(jí)門輸出低電平抬高。電平抬高。 對(duì)于一個(gè)對(duì)于一個(gè)TTL與非門，與非門，IIL的大小和門的輸入的大小和門的輸入端個(gè)數(shù)無關(guān)。端個(gè)數(shù)無關(guān)。 將多個(gè)輸入端并接后總的低電平輸將多個(gè)輸入端并接后總的低電平輸入電流和每

31、個(gè)輸入端單獨(dú)接低電平時(shí)的輸入電流入電流和每個(gè)輸入端單獨(dú)接低電平時(shí)的輸入電流是一樣的。是一樣的。 在圖在圖2.2.5中，中，n個(gè)兩輸入的個(gè)兩輸入的TTL與非與非門并聯(lián)，其總的低電平輸入電流為門并聯(lián)，其總的低電平輸入電流為nIIL，n等于負(fù)等于負(fù)載門的個(gè)數(shù)，而不是輸入端的數(shù)目。載門的個(gè)數(shù)，而不是輸入端的數(shù)目。圖圖2.2.5 TTL與非門輸入端并聯(lián)時(shí)的與非門輸入端并聯(lián)時(shí)的總低電平輸入電流總低電平輸入電流(b) 輸入漏電流輸入漏電流IIH(即高電平輸入電流即高電平輸入電流)。 當(dāng)當(dāng)輸入端接高電平時(shí)，流入門電路內(nèi)部的反向漏電輸入端接高電平時(shí)，流入門電路內(nèi)部的反向漏電流即為輸入漏電流流即為輸入漏電流IIH

32、。 其電流值很小，約為其電流值很小，約為10 A。 若邏輯門由前級(jí)若邏輯門由前級(jí)TTL門驅(qū)動(dòng)，則門驅(qū)動(dòng)，則IIH是流出前是流出前級(jí)門的拉電流。級(jí)門的拉電流。 漏電流太大，會(huì)造成前級(jí)輸出漏電流太大，會(huì)造成前級(jí)輸出高電平下降。高電平下降。 對(duì)于一個(gè)對(duì)于一個(gè)TTL與非門，輸入漏電流與非門，輸入漏電流IIH的大小的大小和與非門的輸入端個(gè)數(shù)有關(guān)，和與非門的輸入端個(gè)數(shù)有關(guān)，IIH為一個(gè)發(fā)射極反為一個(gè)發(fā)射極反偏時(shí)的漏流，若一個(gè)門電路有多個(gè)輸入端，則總偏時(shí)的漏流，若一個(gè)門電路有多個(gè)輸入端，則總漏流為多個(gè)輸入端漏流總和。漏流為多個(gè)輸入端漏流總和。 如圖如圖2.2.6中，中，n個(gè)個(gè)兩輸入的兩輸入的TTL與非門并聯(lián)

33、，其總的高電平輸入電與非門并聯(lián)，其總的高電平輸入電流為流為2nIIH，和負(fù)載門個(gè)數(shù)、每個(gè)門輸入端數(shù)目均，和負(fù)載門個(gè)數(shù)、每個(gè)門輸入端數(shù)目均有關(guān)。有關(guān)。 圖圖2.2.6 TTL與非門輸入端并聯(lián)時(shí)的與非門輸入端并聯(lián)時(shí)的總高電平輸入電流總高電平輸入電流 應(yīng)當(dāng)注意的是，當(dāng)應(yīng)當(dāng)注意的是，當(dāng)UI7V以后，以后，V1的的ce結(jié)結(jié)將發(fā)生擊穿，使將發(fā)生擊穿，使II猛增。此外當(dāng)猛增。此外當(dāng)UI-1V時(shí)，時(shí)，V1的的be結(jié)也可能燒毀。這兩種情況下都會(huì)使與非門損結(jié)也可能燒毀。這兩種情況下都會(huì)使與非門損壞，因此在使用時(shí)，尤其是混合使用電源電壓不壞，因此在使用時(shí)，尤其是混合使用電源電壓不同的集成電路時(shí)，應(yīng)采取相應(yīng)的措施，使

34、輸入電同的集成電路時(shí)，應(yīng)采取相應(yīng)的措施，使輸入電位鉗制在安全工作區(qū)內(nèi)。位鉗制在安全工作區(qū)內(nèi)。 (3) 輸入負(fù)載特性輸入負(fù)載特性 在實(shí)際應(yīng)用中，經(jīng)常會(huì)遇到輸入端經(jīng)過一個(gè)在實(shí)際應(yīng)用中，經(jīng)常會(huì)遇到輸入端經(jīng)過一個(gè)電阻接地的情況，如圖電阻接地的情況，如圖2.2.7所示，電阻所示，電阻Ri上的電上的電壓壓Ui在一定范圍內(nèi)會(huì)隨著電阻值的增加而升高。在一定范圍內(nèi)會(huì)隨著電阻值的增加而升高。輸入負(fù)載特性就是指輸入電壓輸入負(fù)載特性就是指輸入電壓Ui隨輸入負(fù)載隨輸入負(fù)載Ri變變化的關(guān)系，如圖化的關(guān)系，如圖2.2.8所示。所示。 圖圖2.2.7TTL與非門輸入負(fù)載圖與非門輸入負(fù)載圖 圖圖2.2.8TTL與非門輸入負(fù)載特

35、性與非門輸入負(fù)載特性 由圖由圖2.2.8可見，當(dāng)可見，當(dāng)Ri較小時(shí)，較小時(shí)，Ui隨隨Ri增加增加而升高，此時(shí)而升高，此時(shí)V5截止。忽略截止。忽略V2基極電流的影響，基極電流的影響，可近似認(rèn)為：可近似認(rèn)為： 1i1CCbeiiUUURRR 當(dāng)當(dāng)Ri很小時(shí)很小時(shí)Ui很小，相當(dāng)于輸入低電平，很小，相當(dāng)于輸入低電平，輸出高電平。為了保持電路穩(wěn)定地輸出高電平，輸出高電平。為了保持電路穩(wěn)定地輸出高電平，必須使必須使UiUOFF。若。若UOFF=0.8V，R1=3k，可求，可求得得Ri0.7k，這個(gè)電阻值稱為關(guān)門電阻，這個(gè)電阻值稱為關(guān)門電阻ROFF?？梢?，要使與非門穩(wěn)定地工作在截止?fàn)顟B(tài)，必可見，要使與非門穩(wěn)

36、定地工作在截止?fàn)顟B(tài)，必須選取須選取RiROFF。 當(dāng)當(dāng)Ri較大時(shí)，較大時(shí)，Ui進(jìn)一步增加，但它不能一直進(jìn)一步增加，但它不能一直隨隨Ri增加而升高。因?yàn)楫?dāng)增加而升高。因?yàn)楫?dāng)Ui=1.4 V時(shí)，時(shí)，Ub1=2.1V，此時(shí)此時(shí)V5已經(jīng)導(dǎo)通，由于受已經(jīng)導(dǎo)通，由于受V1集電結(jié)和集電結(jié)和V2、V5發(fā)射發(fā)射結(jié)的鉗位作用，結(jié)的鉗位作用，Ub1將保持在將保持在2.1V，致使，致使UI也不也不能超過能超過1.4V，見圖，見圖2.2.8。 為了保證與非門穩(wěn)定地輸出低電平，應(yīng)該有為了保證與非門穩(wěn)定地輸出低電平，應(yīng)該有UiUON。此時(shí)求得的輸入電阻稱為開門電阻，用。此時(shí)求得的輸入電阻稱為開門電阻，用RON表示。對(duì)于典型

37、表示。對(duì)于典型TTL與非門，與非門，RON=2k，即，即RIRON時(shí)才能保證與非門可靠導(dǎo)通。時(shí)才能保證與非門可靠導(dǎo)通。 所以，在工程技術(shù)中，所以，在工程技術(shù)中，TTL與非門的與非門的ROFF和和RON分別取值為分別取值為0.5 k和和2 k。 綜合上述，當(dāng)綜合上述，當(dāng)TTL與非門的某一輸入端通過與非門的某一輸入端通過電阻電阻R接地時(shí)，若接地時(shí)，若Ri0.5k，則該端相當(dāng)于輸入，則該端相當(dāng)于輸入邏輯低電平；若邏輯低電平；若Ri2 k，則該端相當(dāng)于輸入邏，則該端相當(dāng)于輸入邏輯高電平。輯高電平。 在使用在使用TTL門電路時(shí)，如果輸入信號(hào)比輸門電路時(shí)，如果輸入信號(hào)比輸入端數(shù)少，就會(huì)有多余輸入端。通常，

38、多余端入端數(shù)少，就會(huì)有多余輸入端。通常，多余端不宜開路，以免拾取干擾信號(hào)。不宜開路，以免拾取干擾信號(hào)。 一般是將多余一般是將多余輸入端接高電平，或者與有用的信號(hào)端并接，輸入端接高電平，或者與有用的信號(hào)端并接，如圖如圖2.2.9所示。所示。圖圖2.2.8 多余輸入端的處理多余輸入端的處理(4) 輸出特性輸出特性 TTL門電路輸出端接入負(fù)載時(shí)，其輸出電門電路輸出端接入負(fù)載時(shí)，其輸出電壓壓VO隨輸出電流隨輸出電流iL變化的關(guān)系曲線稱為變化的關(guān)系曲線稱為TTL門門電路的輸出特性電路的輸出特性(設(shè)輸出電流流入電路為正方向，設(shè)輸出電流流入電路為正方向，反之為負(fù)反之為負(fù))。 與非門輸出有高、低兩種電平，因與

39、非門輸出有高、低兩種電平，因此有兩種輸出特性。此有兩種輸出特性。 (a) 高電平輸出特性高電平輸出特性 此時(shí)此時(shí)V5截止，截止，V3微飽和，微飽和，V4導(dǎo)通，負(fù)載電流導(dǎo)通，負(fù)載電流為拉電流，如圖為拉電流，如圖2.2.9(a)、(b)所示。所示。圖圖2.2.9 TTL與非門輸出高電平時(shí)的輸出特性與非門輸出高電平時(shí)的輸出特性 從特性曲線可見，當(dāng)拉電流從特性曲線可見，當(dāng)拉電流IL5mA時(shí)，時(shí)，V3、V4處于射隨器狀態(tài)，因而輸出高電平處于射隨器狀態(tài)，因而輸出高電平UOH變化不變化不大。當(dāng)大。當(dāng)IL5mA時(shí)，時(shí)，V3進(jìn)入深飽和，由于進(jìn)入深飽和，由于IR5IL，UOH=UCC-Uces3-Ube4-ILR

40、5，故，故UOH將隨著將隨著IL的增加的增加而降低。因此，為了保證穩(wěn)定地輸出高電平，要而降低。因此，為了保證穩(wěn)定地輸出高電平，要求負(fù)載電流求負(fù)載電流IL14mA，允許的最小負(fù)載電阻，允許的最小負(fù)載電阻RL約約為為170。 (b) 低電平輸出特性低電平輸出特性 此時(shí)此時(shí)V5飽和，輸出電流飽和，輸出電流IL從負(fù)載流進(jìn)從負(fù)載流進(jìn)V5，形，形成灌電流，如圖成灌電流，如圖2.2.10所示。所示。圖圖2.2.10 TTL與非門輸出低電平的輸出特性與非門輸出低電平的輸出特性 當(dāng)灌電流增加時(shí)，當(dāng)灌電流增加時(shí)，V5飽和程度減輕，因而飽和程度減輕，因而UOL隨隨IL增加略有增加。增加略有增加。V5輸出電阻約輸出電

41、阻約1020。 若灌電流很大，使若灌電流很大，使V5脫離飽和進(jìn)入放大狀態(tài)，脫離飽和進(jìn)入放大狀態(tài)，UOL將很快增加，這是不允許的。通常為了保證將很快增加，這是不允許的。通常為了保證UOL0.35V，應(yīng)使，應(yīng)使IL25mA。 (5) 扇入系數(shù)扇入系數(shù)NI和扇出系數(shù)和扇出系數(shù)NO 扇入系數(shù)扇入系數(shù)NI是指門電路的輸入端數(shù)，由廠家是指門電路的輸入端數(shù)，由廠家制造時(shí)確定。一般制造時(shí)確定。一般NI5，最多不超過，最多不超過8。當(dāng)需要的。當(dāng)需要的輸入端數(shù)超過輸入端數(shù)超過NI時(shí)，可以用與擴(kuò)展器來實(shí)現(xiàn)。時(shí)，可以用與擴(kuò)展器來實(shí)現(xiàn)。 扇出系數(shù)扇出系數(shù)NO是指一個(gè)門最多能驅(qū)動(dòng)同類型門是指一個(gè)門最多能驅(qū)動(dòng)同類型門的個(gè)數(shù)

42、。的個(gè)數(shù)。 對(duì)于對(duì)于TTL器件而言，其扇出系數(shù)是根據(jù)器件而言，其扇出系數(shù)是根據(jù)一個(gè)門輸出端能夠提供的驅(qū)動(dòng)能力和輸入端對(duì)電流一個(gè)門輸出端能夠提供的驅(qū)動(dòng)能力和輸入端對(duì)電流的需求來進(jìn)行估算的。的需求來進(jìn)行估算的。 當(dāng)當(dāng)TTL門的輸出端為低電平時(shí)，其后級(jí)門的輸門的輸出端為低電平時(shí)，其后級(jí)門的輸入短路電流入短路電流IIS是它的灌電流負(fù)載；當(dāng)門的輸出端為是它的灌電流負(fù)載；當(dāng)門的輸出端為高電平時(shí)，其后級(jí)門的輸入漏電流高電平時(shí)，其后級(jí)門的輸入漏電流IIH是它的拉電流是它的拉電流負(fù)載。負(fù)載。 因此，因此，NO取取IOL max/IIS和和IOH max/IIH兩者中較小兩者中較小的一個(gè)。的一個(gè)。 一般一般IIS

43、比比IIH大得多，因此按最壞的情況考大得多，因此按最壞的情況考慮，當(dāng)測(cè)出輸出端為低電平時(shí)允許灌入的最大負(fù)載慮，當(dāng)測(cè)出輸出端為低電平時(shí)允許灌入的最大負(fù)載電流電流IOL max后，就可求出驅(qū)動(dòng)門的扇出系數(shù)后，就可求出驅(qū)動(dòng)門的扇出系數(shù)NO：ISmaxOLOIIN 例：圖例：圖2.2.11(a)(d)是是TTL邏輯門電路。邏輯門電路。 已已知知TTL邏輯門拉電流負(fù)載小于邏輯門拉電流負(fù)載小于5 mA, 灌電流負(fù)載小灌電流負(fù)載小于于20 mA，開門電平為，開門電平為1.8 V，關(guān)門電平為，關(guān)門電平為0.8 V，輸入低電平電流為輸入低電平電流為1.4 mA，輸入高電平電流為，輸入高電平電流為40 A，開門電

44、阻為，開門電阻為2 k，關(guān)門電阻為，關(guān)門電阻為800 ，輸出，輸出高電平為高電平為3.6 V，輸出低電平為，輸出低電平為0.3 V，分別判斷圖，分別判斷圖(a)(d)是否可以實(shí)現(xiàn)，請(qǐng)說明理由。是否可以實(shí)現(xiàn)，請(qǐng)說明理由。 ABF 圖圖2.2.11 本例圖本例圖解：解：(a) 輸入電阻輸入電阻Ri=200 ，而，而Roff=800 ，RiRoff，故相當(dāng)于該輸入端接低電平，故相當(dāng)于該輸入端接低電平， 不能實(shí)現(xiàn)不能實(shí)現(xiàn) 。 (b) 要實(shí)現(xiàn)要實(shí)現(xiàn) ，接，接1.5 V電壓的輸入端應(yīng)相電壓的輸入端應(yīng)相當(dāng)于接邏輯當(dāng)于接邏輯“1”。 而開門電平而開門電平Von=1.8 V, 只有當(dāng)只有當(dāng)輸入電平大于輸入電平大

45、于Von 時(shí)，才保證該輸入端接高電平，時(shí)，才保證該輸入端接高電平，1.5 V1.8 V，所以不能實(shí)現(xiàn)，所以不能實(shí)現(xiàn) 。10 ABFABF ABF ABF (c) 與非門輸出低電平時(shí)，有電流從電源經(jīng)負(fù)與非門輸出低電平時(shí)，有電流從電源經(jīng)負(fù)載電阻灌入，該電流不應(yīng)超過已給出的灌電流負(fù)載載電阻灌入，該電流不應(yīng)超過已給出的灌電流負(fù)載值值20 mA，即，即(VCCVOL)/R=(3.6-0.3)/1000=3.3 mA5 mA，故不能實(shí)現(xiàn)，故不能實(shí)現(xiàn)。 ABF ABF 例：如圖例：如圖2.2.12所示電路，已知所示電路，已知TTL與非門的與非門的拉電流拉電流IOH為為1 mA，灌電流，灌電流IOL為為20

46、mA，輸出高電，輸出高電平平VOH=3.6 V，輸出低電平，輸出低電平VOL=0.3 V，Rc = 1 k，電源電源VCC=10 V，三極管，三極管T的放大倍數(shù)的放大倍數(shù)=40，Vbe = 0.7 V，要實(shí)現(xiàn)，要實(shí)現(xiàn) ，VO= ,試確定試確定Rb的取的取值范圍。值范圍。 解：圖中解：圖中TTL與非門輸出端通過與非門輸出端通過Rb接一個(gè)三極接一個(gè)三極管構(gòu)成的反相器，要保證電路正常工作，該電路要管構(gòu)成的反相器，要保證電路正常工作，該電路要求求TTL與非門既能推動(dòng)后級(jí)的反相器正常工作，又與非門既能推動(dòng)后級(jí)的反相器正常工作，又要保證與非門本身輸出的電流不超出正常負(fù)載能力。要保證與非門本身輸出的電流不超

47、出正常負(fù)載能力。 ABP AB圖圖2.2.12 本例電路本例電路當(dāng)與非門輸出低電平，當(dāng)與非門輸出低電平，P=0時(shí)，三極管時(shí)，三極管T截止，截止，VO=1。 沒有負(fù)載電流灌入與非門的輸出端，這時(shí)沒有負(fù)載電流灌入與非門的輸出端，這時(shí)Rb的取值不受約束。的取值不受約束。 當(dāng)與非門輸出高電平，當(dāng)與非門輸出高電平，P=1時(shí)，這時(shí)要求流過時(shí)，這時(shí)要求流過Rb的電流的電流ib既要使三極管既要使三極管T進(jìn)入飽和實(shí)現(xiàn)反相，又進(jìn)入飽和實(shí)現(xiàn)反相，又要滿足與非門流出的電流小于拉電流要滿足與非門流出的電流小于拉電流IOH，即，即IbsibIOHOHbbeOHcCCIRVVRV (kk9 . 21017 . 06 . 3

48、3OHbeOHb IVVR(kk6 .1110140107 . 06 . 33cCCbeOHb RVVVR 故故Rb的取值范圍為的取值范圍為2.9 kRb11.6 k。 (6) 動(dòng)態(tài)特性動(dòng)態(tài)特性(a) 傳輸延時(shí)傳輸延時(shí) 一個(gè)門的傳輸延時(shí)一個(gè)門的傳輸延時(shí)(propagation delay)tPd是指其輸出波形相對(duì)于輸入波形的延時(shí)。是指其輸出波形相對(duì)于輸入波形的延時(shí)。 這是由這是由于晶體管的導(dǎo)通和截止過程都需要一定的時(shí)間，于晶體管的導(dǎo)通和截止過程都需要一定的時(shí)間，使得輸出信號(hào)的變化滯后于輸入信號(hào)。使得輸出信號(hào)的變化滯后于輸入信號(hào)。 圖圖2.2.13給出了一個(gè)非門的輸入和輸出波形。給出了一個(gè)非門的

49、輸入和輸出波形。 圖圖2.2.13 延遲時(shí)間延遲時(shí)間從圖中可以看出，輸出與輸入之間存在的延時(shí)從圖中可以看出，輸出與輸入之間存在的延時(shí)有導(dǎo)通延時(shí)有導(dǎo)通延時(shí)tPHL和截止延時(shí)和截止延時(shí)tPLH兩種。兩種。 導(dǎo)通延時(shí)導(dǎo)通延時(shí)tPHL是指輸出電壓由高電平跳變?yōu)榈褪侵篙敵鲭妷河筛唠娖教優(yōu)榈碗娖降膫鬏斞舆t時(shí)間。電平的傳輸延遲時(shí)間。 截止延時(shí)截止延時(shí)tPLH是指輸出電壓由低電平跳變?yōu)楦呤侵篙敵鲭妷河傻碗娖教優(yōu)楦唠娖降膫鬏斞舆t時(shí)間。電平的傳輸延遲時(shí)間。 tPHL和和tPLH是以輸入、輸出波形對(duì)應(yīng)邊上等于是以輸入、輸出波形對(duì)應(yīng)邊上等于最大幅度最大幅度50%的兩點(diǎn)時(shí)間間隔來確定的，其數(shù)值可的兩點(diǎn)時(shí)間間隔來確定

50、的，其數(shù)值可通過實(shí)驗(yàn)來測(cè)定。通過實(shí)驗(yàn)來測(cè)定。 這些參數(shù)可以從產(chǎn)品手冊(cè)上查這些參數(shù)可以從產(chǎn)品手冊(cè)上查到。到。 平均傳輸延時(shí)平均傳輸延時(shí)tPd(簡(jiǎn)稱傳輸延時(shí)簡(jiǎn)稱傳輸延時(shí))為為tPHL和和tPLH的的平均值：平均值： 傳輸延時(shí)是衡量門電路速度的重要指標(biāo)，晶傳輸延時(shí)是衡量門電路速度的重要指標(biāo)，晶體管的開關(guān)時(shí)間越長(zhǎng)，門的工作速度越低。通常，體管的開關(guān)時(shí)間越長(zhǎng)，門的工作速度越低。通常，TTL門的門的tPd在在340 ns之間。之間。 )(21PLHPHLpdttt (b) 功耗功耗 空載功耗是輸出端不接負(fù)載時(shí)，門電路消耗空載功耗是輸出端不接負(fù)載時(shí)，門電路消耗的功率。的功率。 動(dòng)態(tài)功耗是門電路的輸出狀態(tài)由動(dòng)

51、態(tài)功耗是門電路的輸出狀態(tài)由UOH變?yōu)樽優(yōu)閁OL(或相反或相反)時(shí)，時(shí)， 門電路消耗的功率。門電路消耗的功率。 靜態(tài)功耗是門電路的輸出狀態(tài)不變時(shí)，門電靜態(tài)功耗是門電路的輸出狀態(tài)不變時(shí)，門電路消耗的功率。靜態(tài)功耗又分為截止功耗和導(dǎo)通路消耗的功率。靜態(tài)功耗又分為截止功耗和導(dǎo)通功耗。功耗。 截止功耗截止功耗POFF是門輸出高電平時(shí)消耗的功是門輸出高電平時(shí)消耗的功率。率。 導(dǎo)通功耗導(dǎo)通功耗PON是門輸出低電平時(shí)消耗的功率。是門輸出低電平時(shí)消耗的功率。導(dǎo)通功耗大于截止功耗。導(dǎo)通功耗大于截止功耗。 作為門電路的功耗指標(biāo)通常是指空載導(dǎo)通作為門電路的功耗指標(biāo)通常是指空載導(dǎo)通功耗。功耗。TTL門的功耗范圍為門的功

52、耗范圍為122 mW。 表表2.2.2給出了給出了74系列系列TTL門的延遲時(shí)間及門的延遲時(shí)間及功耗。功耗。表表 2.22 74系列系列TTL與非門的傳輸延遲時(shí)間與非門的傳輸延遲時(shí)間tpd和功耗和功耗PON 產(chǎn)品型號(hào)產(chǎn)品型號(hào) 傳輸延遲時(shí)間傳輸延遲時(shí)間tpd/ns 功耗功耗PON/mW 產(chǎn)品名稱的意義產(chǎn)品名稱的意義74001010標(biāo)準(zhǔn)標(biāo)準(zhǔn)TTL74H00622高速高速TTL74L00331低功耗低功耗TTL74S00319肖特基肖特基TTL74LS009.52低功耗肖特基低功耗肖特基TTL74ALS003.51.3先進(jìn)低功耗肖特基先進(jìn)低功耗肖特基TTL74AS0038先進(jìn)肖特基先進(jìn)肖特基TTL

53、(c) 動(dòng)態(tài)尖峰電流動(dòng)態(tài)尖峰電流 TTL與非門在輸入信號(hào)動(dòng)態(tài)情況下，電源提供與非門在輸入信號(hào)動(dòng)態(tài)情況下，電源提供的電流的電流iCC的波形如圖的波形如圖2.2.14所示。所示。 圖圖2.2.14 TTL與非門電源動(dòng)態(tài)尖峰電流與非門電源動(dòng)態(tài)尖峰電流TTL與非門處于穩(wěn)定導(dǎo)通狀態(tài)，輸出低電平時(shí)，與非門處于穩(wěn)定導(dǎo)通狀態(tài)，輸出低電平時(shí)，其穩(wěn)態(tài)電源電流其穩(wěn)態(tài)電源電流ICCL約為約為3.4 mA；處于穩(wěn)定關(guān)閉狀；處于穩(wěn)定關(guān)閉狀態(tài)，輸出高電平時(shí)，其穩(wěn)態(tài)電源電流態(tài)，輸出高電平時(shí)，其穩(wěn)態(tài)電源電流ICCH約為約為1 mA。 當(dāng)輸入電壓由高電平變?yōu)榈碗娖?，電路由?dǎo)通當(dāng)輸入電壓由高電平變?yōu)榈碗娖?，電路由?dǎo)通轉(zhuǎn)向關(guān)閉時(shí)，圖

54、轉(zhuǎn)向關(guān)閉時(shí)，圖2.2.1中會(huì)出現(xiàn)中會(huì)出現(xiàn)V1、V2、V3、V4、V5同時(shí)導(dǎo)通的瞬間情形，此時(shí)，電阻同時(shí)導(dǎo)通的瞬間情形，此時(shí)，電阻R1、R2、R5上均有電流流過，電源電流出現(xiàn)瞬時(shí)最大值，即動(dòng)上均有電流流過，電源電流出現(xiàn)瞬時(shí)最大值，即動(dòng)態(tài)尖峰電流態(tài)尖峰電流ICCM為：為： 521CCMRRRiiiI ICCM的典型數(shù)值約為的典型數(shù)值約為32 mA。 若輸入信號(hào)的若輸入信號(hào)的周期為周期為T，動(dòng)態(tài)尖峰電流，動(dòng)態(tài)尖峰電流ICCM在一個(gè)周期內(nèi)的平均在一個(gè)周期內(nèi)的平均值為：值為： 電源電流總的平均值為：電源電流總的平均值為：)(21)(21CCLCCMpdpdCCLCCMCCMIIftTtIII )(21)

55、(21CCLCCMpdCCLCCHCCIIftIII 由于動(dòng)態(tài)尖峰電流的存在，使得電源功耗增由于動(dòng)態(tài)尖峰電流的存在，使得電源功耗增加。加。 而且從上式中不難看出，信號(hào)的工作頻率越而且從上式中不難看出，信號(hào)的工作頻率越高，門電路的傳輸延時(shí)越長(zhǎng)，電流平均值增加的高，門電路的傳輸延時(shí)越長(zhǎng)，電流平均值增加的越多。越多。 3、TTL其他類型門電路其他類型門電路 除了上面介紹的與非門外，常見的除了上面介紹的與非門外，常見的TTL集成門集成門電路還有非門、或非門、與或非門、異或門、集電電路還有非門、或非門、與或非門、異或門、集電極開路極開路(OC)門、三態(tài)輸出門等。門、三態(tài)輸出門等。 盡管它們的邏輯盡管它們

56、的邏輯功能不同，但它們的輸入和輸出級(jí)電路與典型的功能不同，但它們的輸入和輸出級(jí)電路與典型的TTL與非門類似，因此前面介紹的與非門的輸入、與非門類似，因此前面介紹的與非門的輸入、輸出等特性對(duì)這些門同樣適用。輸出等特性對(duì)這些門同樣適用。 (1) TTL或非門或非門圖圖2.2.15(a)是典型的是典型的TTL或非門電路，或非門電路，(b)是其是其邏輯符號(hào)。邏輯符號(hào)。圖圖2.2.15 TTL或非門電路或非門電路 T1和和T1的射極作為輸入，兩個(gè)基極并接，構(gòu)的射極作為輸入，兩個(gè)基極并接，構(gòu)成輸入級(jí)；成輸入級(jí)；T2和和T2的兩個(gè)集電極并接，兩個(gè)射極并的兩個(gè)集電極并接，兩個(gè)射極并接，構(gòu)成中間級(jí)；接，構(gòu)成中間

57、級(jí)；T3、D和和T4構(gòu)成推拉式輸出級(jí)。構(gòu)成推拉式輸出級(jí)。 當(dāng)當(dāng)A、B都是低電平都是低電平(0 V)時(shí)，時(shí)，T1和和T1的基極被的基極被鉗定在鉗定在0.7 V左右，左右，T2和和T2同時(shí)截止，同時(shí)截止，T4截止而截止而T3和和D導(dǎo)通，從而使輸出導(dǎo)通，從而使輸出F成為高電平。成為高電平。 當(dāng)當(dāng)A、B中有一個(gè)是高電平中有一個(gè)是高電平(假設(shè)假設(shè)A為高為高)時(shí)，時(shí)，T1的基極被鉗定在的基極被鉗定在2.1 V左右，左右，T2和和T4同時(shí)導(dǎo)通，而同時(shí)導(dǎo)通，而T3和和D截止，從而使輸出截止，從而使輸出F成為低電平。成為低電平。 如果如果B為為高電平，高電平，T2和和T4同時(shí)導(dǎo)通，而同時(shí)導(dǎo)通，而T3和和D截止，

58、則截止，則F也也是低電平。是低電平。 因此，該電路實(shí)現(xiàn)的是或非邏輯功能，因此，該電路實(shí)現(xiàn)的是或非邏輯功能，即即 。 BAF 可見，或非門中的或邏輯關(guān)系是通過將可見，或非門中的或邏輯關(guān)系是通過將T2和和T2兩個(gè)三極管的兩個(gè)三極管的e、c端分別并接來實(shí)現(xiàn)的。端分別并接來實(shí)現(xiàn)的。 由于由于TTL或非門的輸入端和輸出端電路結(jié)構(gòu)與或非門的輸入端和輸出端電路結(jié)構(gòu)與TTL與非與非門相似，所以其輸入和輸出特性也基本一樣。門相似，所以其輸入和輸出特性也基本一樣。 對(duì)于一個(gè)對(duì)于一個(gè)TTL或非門，將輸入端并聯(lián)以后，總或非門，將輸入端并聯(lián)以后，總的低電平輸入電流等于每個(gè)輸入端單獨(dú)接低電平時(shí)的低電平輸入電流等于每個(gè)輸入

59、端單獨(dú)接低電平時(shí)的輸入電流乘以并聯(lián)輸入端的數(shù)目。的輸入電流乘以并聯(lián)輸入端的數(shù)目。 在圖在圖2.2.16中，中，n個(gè)兩輸入的個(gè)兩輸入的TTL或非門并聯(lián)，其總的低電平輸入或非門并聯(lián)，其總的低電平輸入電流為電流為2nIIL，總的高電平輸入電流也為，總的高電平輸入電流也為2nIIH，n為為負(fù)載門的個(gè)數(shù)。負(fù)載門的個(gè)數(shù)。 或非門的高、低輸入電流和負(fù)載或非門的高、低輸入電流和負(fù)載門個(gè)數(shù)、每個(gè)門輸入端數(shù)目均有關(guān)。門個(gè)數(shù)、每個(gè)門輸入端數(shù)目均有關(guān)。 圖圖2.2.16 TTL或非門輸入端并聯(lián)時(shí)的總輸入電流或非門輸入端并聯(lián)時(shí)的總輸入電流(2) TTL與或非門與或非門圖圖2.2.16是典型的是典型的TTL與或非門電路。

60、與或非門電路。圖圖2.2.16 TTL與或非門電路與或非門電路1R2R4R1DCCVACDABY3RB3D1T2T4T5T2D1R1DCD1T2T2D(3) TTL異或門異或門圖圖2.2.17是典型的是典型的TTL異或門電路。異或門電路。圖圖2.2.17 TTL異或門電路異或門電路 圖中圖中T1是多發(fā)射極晶體管，在其集電極的輸出是多發(fā)射極晶體管，在其集電極的輸出實(shí)現(xiàn)與邏輯功能，即實(shí)現(xiàn)與邏輯功能，即m=AB；T2 、T3和和T4 、T5 構(gòu)構(gòu)成的電路與圖成的電路與圖2.2.15或非門中或非門中T1、T1及及T2、T2構(gòu)成構(gòu)成的電路一樣，在的電路一樣，在T4 、T5集電極的輸出實(shí)現(xiàn)或非的集電極的輸