集成電路測(cè)試的一個(gè)幻燈片的教程

1、2022-7-11集成電路測(cè)試集成電路的復(fù)雜度要求計(jì)算機(jī)技術(shù)的發(fā)展2022-7-12測(cè)試介紹n測(cè)試：就是檢測(cè)出生產(chǎn)過程中的缺陷，并挑出廢品的過程。n測(cè)試的基本情況：封裝前后都需要進(jìn)行測(cè)試。n測(cè)試與驗(yàn)證的區(qū)別：目的、方法和條件n測(cè)試的難點(diǎn)：復(fù)雜度和約束。n可測(cè)性設(shè)計(jì)：有利于測(cè)試的設(shè)計(jì)。2022-7-13簡(jiǎn)單的測(cè)試?yán)覣BZA=1,B=1 =Z=1A=0,B=1=Z=0A=1,B=0=Z=0A=0,B=0=Z=02022-7-14可測(cè)性設(shè)計(jì)舉例n可控性：l可觀性：CKDQINOUTCKRSTCA32位計(jì)數(shù)器In2In1Out2022-7-15基本概念1：故障和故障模型故障：集成電路不能正常工作。故

2、障模型：物理缺陷的邏輯等效。2022-7-16故障舉例物理缺陷邏輯等效2022-7-17邏輯門故障模型n固定值邏輯：所有缺陷都表現(xiàn)為邏輯門層次上線網(wǎng)的邏輯值被固定為0或者1。表示：s-a-1, s-a-0。n橋接n邏輯門故障模型的局限性2022-7-18故障的等效和從屬&ZABCs-a-0s-a-1&ZABCs-a-1s-a-0故障等效故障從屬故障類型與測(cè)試碼 測(cè)試碼 故障 A B C Z1 1 1 0A/0, B/0, C/0, Z/1 0 1 1 1A/1,Z/0 1 0 1 1B/1,Z/0 1 1 0 1C/1,Z/0 2022-7-19基本概念2：測(cè)試向量和測(cè)試圖形n

3、測(cè)試向量：加載到集成電路的輸入信號(hào)稱為測(cè)試向量（或測(cè)試矢量）。n測(cè)試圖形：測(cè)試向量以及集成電路對(duì)這些輸入信號(hào)的響應(yīng)合在一起成為集成電路的測(cè)試圖形。2022-7-110測(cè)試儀n測(cè)試儀是測(cè)試集成電路的儀器。它負(fù)責(zé)按照測(cè)試向量對(duì)集成電路加入激勵(lì)，同時(shí)觀測(cè)響應(yīng)。目前，測(cè)試儀一般都是同步的，按照時(shí)鐘節(jié)拍從存儲(chǔ)器中調(diào)入測(cè)試向量。 2022-7-111測(cè)試儀參數(shù)ParameterSentrySTSSTSEVMTektronixTester_channels120256256512Tester_Min_Cycles(ns)50505020Tester_Min_Pulse(ns)101055Tester_SB_

4、Deadzone(ns)2015153Tester_Timesets66612Tester_Strobe22262022-7-112測(cè)試儀特點(diǎn)n同步時(shí)序n激勵(lì)的波形有限n響應(yīng)的測(cè)試時(shí)刻有限n支持clock burst2022-7-113測(cè)試儀的規(guī)定波形舉例breakdinclkHDB+HDB-inputinputoutputoutput管腳信號(hào)圖 2022-7-114測(cè)試儀的規(guī)定波形舉例測(cè)試碼規(guī)定圖1：tg1tg2sb12022-7-115測(cè)試儀的規(guī)定波形舉例測(cè)試碼規(guī)定圖2：tg1tg2sb12022-7-116測(cè)試向量的生成n人工法n程序自動(dòng)生成n自測(cè)試2022-7-117手工生成n故障建立

5、n故障傳播n決策及測(cè)試碼生成2022-7-118故障圖&ABCDEFGHJs-a-1K2022-7-119手工測(cè)試碼&ABCDEFGHJs-a-1K(0)(0)(1)(1)(1)(1)(X)1/00/12022-7-120組合邏輯測(cè)試法1：差分法n差分法(Boolean difference method)是一種測(cè)試向量的生成方法。它不依賴路徑傳播等技巧，而是依靠布爾代數(shù)的關(guān)系，通過運(yùn)算來確定測(cè)試向量。 2022-7-121差分法),(),()(11niniixxxfxxxfXfdxd1)()(Xfdxdi定義如果那么在xi上的固定邏輯值就可以被檢測(cè)到，否則就不能。2022-7

6、-122差分法的性質(zhì))()()()()()()()()()()()()()()()()()()()()()(XgdxdXfdxdXfdxdXgXgdxdXfXgXfdxdXgdxdXfdxdXfdxdXgXgdxdXfXgXfdxdXfdxddxdXfdxddxdXfxddXfdxdXfdxdXfdxdiiiiiiiiiiijjiiiii2022-7-123差分法如果g(X)與xi無關(guān)，則可以簡(jiǎn)化為： )()()()()()()()(XfdxdXgXgXfdxdXfdxdXgXgXfdxdiiii如果要檢測(cè)s-a-0的故障，則使用： )(Xfdxdxii如果要檢測(cè)s-a-1的故障，則使用：)(

7、Xfdxdxii2022-7-124差分法的例子Ix1x2x3x4f(X)對(duì)于x1的錯(cuò)誤，推導(dǎo)如下： 43232424323211424324243232111)(xxxxxxxxxxxxxdxdxxxxxxxxxxxxxdxdXfdxd2022-7-125測(cè)試法2：D算法n激活n傳播n決策2022-7-126D算法D: 對(duì)于無故障電路， D 的值為 1， 對(duì)于故障電路 D的值為 0。 D : 對(duì)于無故障電路，D的值為 0，對(duì)于故障電路D的值為 1。 2022-7-127故障例子&a s-a-1ABCDEFGHJKLMNPQRSTb s-a-1對(duì)于故障 a s-a-1: 故障激活：E=

8、0 = M=1,A=1 = P=D 故障傳播：N=1, Q=1, R=1 =S=D, T=D 決策：L=0, 假設(shè) J=0 = B=1, C=1, H=1, D=0, K=1 測(cè)試矢量：A=B=C=1, D=E=0 對(duì)于故障 b s-a-1 故障激活：G=1,H=1,L=1 = R= D 故障傳播：N=1,P=1, Q=1 = S= D, T= D 決策：L=1=J=1,K=1 Q=1 = F=0 J=1 = 假設(shè) B=0 N=1 = 假設(shè) A=0 = P=1 H=1 = 假設(shè) C=0 無沖突 測(cè)試向量： A=B=C=F=0, G=1 2022-7-128SoC測(cè)試中的幾個(gè)常用技術(shù)n靜態(tài)電源電

9、流測(cè)試(Iddq)n掃描路徑法nBISTnBoundary Scan2022-7-129IddqnIddq: 靜態(tài)電流測(cè)試。測(cè)試時(shí)使電流越小越好。n一般設(shè)置：n沒有三態(tài)。n內(nèi)部RAM關(guān)閉。n上下拉電阻設(shè)置為合適電平。2022-7-130掃描路徑法n掃描路徑法是一種規(guī)則的可測(cè)試性設(shè)計(jì)方法，適用于時(shí)序電路。其設(shè)計(jì)思想是把電路中的關(guān)鍵節(jié)點(diǎn)連接到一個(gè)移位寄存器上，當(dāng)作為掃描路徑的移位寄存器處于串入/并出狀態(tài)時(shí)，可以用來預(yù)置電路的狀態(tài)。當(dāng)作為掃描路徑的移位寄存器處于并入/串出狀態(tài)時(shí)，可以把內(nèi)部節(jié)點(diǎn)的狀態(tài)依次移出寄存器鏈。 2022-7-131掃描路徑法組合邏輯電路DDDTIDITECLKDO2022-7

10、-132掃描路徑法n測(cè)試掃描路徑本身 n移入測(cè)試序列，電路進(jìn)入正常工作，測(cè)試與掃描路徑相連的部分電路 n移出掃描路徑，檢查狀態(tài)的正確性 2022-7-133掃描路徑法注意事項(xiàng)盡量使得掃描路徑像一個(gè)標(biāo)準(zhǔn)的掃描鏈。 Avoid gated clocks or make them predictable when in test mode Avoid latches or make them transparent when in test mode Controllable asynchronous set/reset during test mode Avoid tri-state logic

11、if possible Configure ASIC bi-direct pins as output only during test mode (make all output enables active) Use externally generated clocks Avoid combinatorial feedback loops2022-7-134掃描路徑的簡(jiǎn)單例子2022-7-135BISTn內(nèi)置式自測(cè)(BIST)n將一個(gè)激勵(lì)電路和一個(gè)響應(yīng)電路加在被測(cè)電路(CUT)中。激勵(lì)電路會(huì)產(chǎn)生大量激勵(lì)信號(hào)，并將其應(yīng)用于CUT中，響應(yīng)電路就用來對(duì)CUT的響應(yīng)進(jìn)行評(píng)測(cè)。n與ATE不同，BIST的性能不受負(fù)載板或測(cè)試頭電氣特性的限制。2022-7-136RAMBIST2022-7-137JTAGn目的：由于表面貼裝技術(shù)以及高密度封裝(BGA)的使用，使得PCB的密度越來越高，以往的針床測(cè)試法變得越來越不易使用。為了簡(jiǎn)化測(cè)試過程、統(tǒng)一測(cè)試方式，IEEE制訂了邊界掃描標(biāo)準(zhǔn)。 n概念：利用四線接口掃描所有的管腳。2022-7-138JTAG2022-7-139JTAG2022-7-140JTAG2022-7-141JTAG2022-7-142TAP2022-7-143BSDLn一個(gè)例子2022-7-144JAMnAltera對(duì)JTAG的編程語言。n一個(gè)例子n結(jié)果