第2章 微處理器及其體系結(jié)構(gòu)

1、第二章第二章 8086/8088微處理器及其體系結(jié)構(gòu)微處理器及其體系結(jié)構(gòu)一、一、8086/8088CPU的編程結(jié)構(gòu)的編程結(jié)構(gòu)二、二、8086/8088的存儲(chǔ)器組織的存儲(chǔ)器組織三、三、8086/8088的的I/0組織組織四、四、8086/8088CPU的引腳功能和工作方式的引腳功能和工作方式五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序 作業(yè)作業(yè)一、一、8086/8088CPU的編程結(jié)構(gòu)的編程結(jié)構(gòu)1、8086/8088CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)2、8086/8088CPU的寄存器結(jié)構(gòu)的寄存器結(jié)構(gòu)二、二、8086/8088的存儲(chǔ)器組織的存儲(chǔ)器組織1、存儲(chǔ)器組織存儲(chǔ)器組織2、存儲(chǔ)器的分段和物

2、理地址的形成存儲(chǔ)器的分段和物理地址的形成三、三、8086/8088的的I/0組織組織 由于由于I/O設(shè)備的工作速度遠(yuǎn)遠(yuǎn)低于設(shè)備的工作速度遠(yuǎn)遠(yuǎn)低于CPU，所以所以I/O設(shè)備不能直接和設(shè)備不能直接和CPU總線相連，必須通過總線相連，必須通過I/O接接口芯片?？谛酒?。 每個(gè)每個(gè)I/O接口芯片都有一個(gè)或幾個(gè)端口，一個(gè)接口芯片都有一個(gè)或幾個(gè)端口，一個(gè)端口對(duì)應(yīng)一個(gè)端口對(duì)應(yīng)一個(gè)I/O地址，就象存儲(chǔ)單元地址一樣。地址，就象存儲(chǔ)單元地址一樣。 8086/8088設(shè)有輸入指令設(shè)有輸入指令I(lǐng)N和輸出指令和輸出指令OUT用用于訪問于訪問I/O端口。端口。四、四、8086/8088CPU的引腳功能和工作方式的引腳功能和

3、工作方式 8086/8088CPU是采用是采用40條引條引腳腳DIP（雙列直插式）封裝。雙列直插式）封裝。1、8086/8088CPU兩種工作方式兩種工作方式2 、兩種工作方式的公用引腳兩種工作方式的公用引腳3、最小工作方式引腳最小工作方式引腳4、最大工作方式引腳最大工作方式引腳120191817161514131211109876543240212223242526272829303132333435363738398088地地CLKINTRNMIAD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14Vcc(5V)RESETREADYTESTINTA(QS1)

4、ALE(QS0)DEN(S0)DT/R(S1)M/IO(S2)WR(LOCK)HLDA(RQ/GT1)HOLD(RQ/GT0)RDMN/MXSSO(HIGH)A19/S6A18/S5A17/S4A16/S3A15CPU工作方式工作方式 1、最小工作方式最小工作方式 系統(tǒng)中只有一個(gè)微處理器系統(tǒng)中只有一個(gè)微處理器8088（或（或8086），所），所有的總線控制信號(hào)都直接由有的總線控制信號(hào)都直接由8088（或（或8086）產(chǎn)生，）產(chǎn)生，這種方式適合較小規(guī)模的應(yīng)用。這種方式適合較小規(guī)模的應(yīng)用。 2、最大工作方式、最大工作方式 系統(tǒng)中可以只有一個(gè)處理器，也可以有兩個(gè)或系統(tǒng)中可以只有一個(gè)處理器，也可以有兩

5、個(gè)或以上的微處理器，其中一個(gè)作為主處理器，其他作以上的微處理器，其中一個(gè)作為主處理器，其他作為后援處理器，用來協(xié)助主處理器處理某些方面的為后援處理器，用來協(xié)助主處理器處理某些方面的工作，這種方式是在需要工作，這種方式是在需要8088構(gòu)成中等或較大系統(tǒng)。構(gòu)成中等或較大系統(tǒng)。五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序 1、時(shí)鐘周期（、時(shí)鐘周期（Clock Cycle） 8086/8088CPU的所有操作均是在時(shí)鐘脈沖的所有操作均是在時(shí)鐘脈沖CLK的統(tǒng)一控制下進(jìn)行的。由外部的一片的統(tǒng)一控制下進(jìn)行的。由外部的一片8284A芯片提供；芯片提供； 若時(shí)鐘頻率為若時(shí)鐘頻率為5MHz（也稱主頻），

6、則也稱主頻），則時(shí)鐘周期或一個(gè)或一個(gè)T狀態(tài)狀態(tài)是是200ns。 2、指令周期、指令周期 執(zhí)行一條執(zhí)行一條CPU指令所需的時(shí)間，稱為一個(gè)指令所需的時(shí)間，稱為一個(gè)指令周期。 一個(gè)指令周期是由若干個(gè)總線周期組成。一個(gè)指令周期是由若干個(gè)總線周期組成。五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序3、總線周期（總線周期（Bus Cycle） CPU執(zhí)行指令過程中，執(zhí)行訪問存儲(chǔ)器或執(zhí)行指令過程中，執(zhí)行訪問存儲(chǔ)器或I/O端端口的操作都統(tǒng)一交給口的操作都統(tǒng)一交給BIU的外部總線完成，進(jìn)行一的外部總線完成，進(jìn)行一次訪問（存取一個(gè)字節(jié)）所需的時(shí)間稱為一個(gè)總線次訪問（存取一個(gè)字節(jié)）所需的時(shí)間稱為一個(gè)總線周期

7、周期（分分“讀讀”和和“寫寫”） 。 一個(gè)基本的總線周期有四個(gè)一個(gè)基本的總線周期有四個(gè)T狀態(tài)狀態(tài)組成。組成。 在在第一個(gè)第一個(gè)T狀態(tài)（狀態(tài)（ T1 ）CPU發(fā)送發(fā)送20位地址，并位地址，并產(chǎn)生地址鎖存信號(hào)，把地址裝入地址鎖存器；產(chǎn)生地址鎖存信號(hào)，把地址裝入地址鎖存器；五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序3、總線周期（總線周期（Bus Cycle） 在在第二個(gè)第二個(gè)T狀態(tài)（狀態(tài)（ T2 ），CPU從總線上撤銷地從總線上撤銷地址，并將總線低址，并將總線低16位輸出設(shè)置成高阻，為讀入數(shù)據(jù)位輸出設(shè)置成高阻，為讀入數(shù)據(jù)作準(zhǔn)備，或在低作準(zhǔn)備，或在低16位總線上送出寫數(shù)據(jù)，準(zhǔn)備進(jìn)行位總線上

8、送出寫數(shù)據(jù)，準(zhǔn)備進(jìn)行寫操作。寫操作。 在總線的高在總線的高4位，輸出總線周期狀態(tài)（位，輸出總線周期狀態(tài)（ S6S3 ），這些狀態(tài)信息主要用于診斷監(jiān)視。），這些狀態(tài)信息主要用于診斷監(jiān)視。五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序3、總線周期（總線周期（Bus Cycle） 在在T3狀態(tài)狀態(tài)，CPU高高4位繼續(xù)提供狀態(tài)信息；在位繼續(xù)提供狀態(tài)信息；在低低16位地址位地址/數(shù)據(jù)線上，或者連續(xù)發(fā)出寫數(shù)據(jù)，或者數(shù)據(jù)線上，或者連續(xù)發(fā)出寫數(shù)據(jù)，或者采樣讀入數(shù)據(jù)。采樣讀入數(shù)據(jù)。 如果被選中的存儲(chǔ)器或如果被選中的存儲(chǔ)器或 I/O不能以不能以CPU的最大的最大傳送速率傳送數(shù)據(jù)，則該設(shè)備必須通知傳送速率傳

9、送數(shù)據(jù)，則該設(shè)備必須通知CPU“未準(zhǔn)未準(zhǔn)備好備好”，迫使，迫使CPU在在T3狀態(tài)后插入等待狀態(tài)狀態(tài)后插入等待狀態(tài)TW。 CPU在在T3的上升沿采樣的上升沿采樣READY信號(hào)，是低電信號(hào)，是低電平，就插入等待狀態(tài)平，就插入等待狀態(tài)TW 。五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序3、總線周期（總線周期（Bus Cycle） 當(dāng)選中的設(shè)備完成它的讀寫操作時(shí)，它就發(fā)當(dāng)選中的設(shè)備完成它的讀寫操作時(shí)，它就發(fā)出出“準(zhǔn)備就緒（準(zhǔn)備就緒（READY）”信號(hào)，迫使信號(hào)，迫使CPU脫離脫離TW狀態(tài)并繼續(xù)工作。狀態(tài)并繼續(xù)工作。 如果執(zhí)行的總線周期是讀周期，如果執(zhí)行的總線周期是讀周期，CPU則在最后則在最

10、后一個(gè)等待狀態(tài)的結(jié)束讀取數(shù)據(jù)。一個(gè)等待狀態(tài)的結(jié)束讀取數(shù)據(jù)。 總線周期在總線周期在T4狀態(tài)狀態(tài)結(jié)束，選中的設(shè)備在邏輯上結(jié)束，選中的設(shè)備在邏輯上與總線脫離。與總線脫離。五、五、8086/8088的操作及其時(shí)序的操作及其時(shí)序4、CPU時(shí)序時(shí)序 一個(gè)微機(jī)系統(tǒng)要完成各種任務(wù)，需要執(zhí)行許多一個(gè)微機(jī)系統(tǒng)要完成各種任務(wù)，需要執(zhí)行許多操作，這些操作也是在時(shí)鐘周期的同步下，按時(shí)序操作，這些操作也是在時(shí)鐘周期的同步下，按時(shí)序一個(gè)狀態(tài)一個(gè)狀態(tài)地執(zhí)行，這樣，就構(gòu)成了一個(gè)狀態(tài)一個(gè)狀態(tài)地執(zhí)行，這樣，就構(gòu)成了CPU的的操作時(shí)序。操作時(shí)序。 系統(tǒng)復(fù)位和啟動(dòng)操作；總線操作；中斷操作；系統(tǒng)復(fù)位和啟動(dòng)操作；總線操作；中斷操作；暫停操

11、作；總線保持或總線請(qǐng)求暫停操作；總線保持或總線請(qǐng)求/允許操作。允許操作。 最小方式下的讀總線周期最小方式下的讀總線周期 最小方式下的寫總線周期最小方式下的寫總線周期最小方式下的讀總線周期最小方式下的讀總線周期高4位和BHE低16位T1T2T3(TW)T4讀總線周期地址,BHES7S3地址輸出讀數(shù)據(jù)高阻最小方式下的寫總線周期最小方式下的寫總線周期高4位和BHE低16位T1T2T3(TW)T4寫總線周期地址,BHES7S3地址輸出寫數(shù)據(jù)1、8086/8088CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 8位微處理器執(zhí)行一段程序是通過重復(fù)執(zhí)行以執(zhí)行一段程序是通過重復(fù)執(zhí)行以下步驟來完成的。下步驟來完成的。從內(nèi)存中取出一

12、條指令，分析指令操作碼；從內(nèi)存中取出一條指令，分析指令操作碼；讀出一個(gè)操作數(shù)讀出一個(gè)操作數(shù)（如果指令需要操作數(shù)）（如果指令需要操作數(shù)）；執(zhí)行指令；執(zhí)行指令；將結(jié)果寫入內(nèi)存儲(chǔ)器將結(jié)果寫入內(nèi)存儲(chǔ)器（如果指令需要）（如果指令需要）。 微處理器在取指令、取操作數(shù)和存儲(chǔ)操作數(shù)時(shí)微處理器在取指令、取操作數(shù)和存儲(chǔ)操作數(shù)時(shí)要占用總線；要占用總線； 分析操作碼和執(zhí)行指令時(shí)不占用總線。（分析操作碼和執(zhí)行指令時(shí)不占用總線。（圖示圖示）1、8086/8088CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)（2） 8086/8088CPU內(nèi)部結(jié)構(gòu)基本相同內(nèi)部結(jié)構(gòu)基本相同,有有20條外部條外部地址總線，可以尋址地址總線，可以尋址1M內(nèi)存空間；

13、內(nèi)存空間； 8086CPU的內(nèi)部和外部數(shù)據(jù)總線均是的內(nèi)部和外部數(shù)據(jù)總線均是16位，是位，是典型的典型的16位微處理器；位微處理器； 8088CPU內(nèi)部數(shù)據(jù)總線是內(nèi)部數(shù)據(jù)總線是16位，外部數(shù)據(jù)總線位，外部數(shù)據(jù)總線是是8位，所以被稱為位，所以被稱為準(zhǔn)準(zhǔn)16位微處理器位微處理器。1、8086/8088CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 8086/8088CPU設(shè)計(jì)成兩個(gè)獨(dú)立的功能部件：設(shè)計(jì)成兩個(gè)獨(dú)立的功能部件：(1)執(zhí)行部件執(zhí)行部件EU；(2)總線接口部件總線接口部件BIU。 EU和和BIU能相互獨(dú)立地工作，能使大部分的能相互獨(dú)立地工作，能使大部分的取取指令指令和和執(zhí)行指令執(zhí)行指令重疊進(jìn)行。重疊進(jìn)行。 EU

14、執(zhí)行的是執(zhí)行的是BIU在前一時(shí)刻取出的指令；在前一時(shí)刻取出的指令； 同時(shí)，同時(shí)，BIU又再取出又再取出EU在下一時(shí)刻要執(zhí)行的指在下一時(shí)刻要執(zhí)行的指令。（令。（圖示圖示）8086/8088CPU的內(nèi)部結(jié)構(gòu)簡圖的內(nèi)部結(jié)構(gòu)簡圖執(zhí)行部件（執(zhí)行部件（Execution UnitEU） 作用：執(zhí)行指令，與外界的聯(lián)系必須通過總線作用：執(zhí)行指令，與外界的聯(lián)系必須通過總線接口部件。接口部件。EU負(fù)責(zé)從負(fù)責(zé)從BIU(總線接口部件）的指令隊(duì)列中取指總線接口部件）的指令隊(duì)列中取指令，并對(duì)指令譯碼；令，并對(duì)指令譯碼；根據(jù)指令要求，向根據(jù)指令要求，向EU內(nèi)部各部件發(fā)出控制命令以內(nèi)部各部件發(fā)出控制命令以完成各條指令的功能。

15、完成各條指令的功能。說明：對(duì)說明：對(duì)8086/8088來說，來說，EU完全一樣完全一樣執(zhí)行部件執(zhí)行部件(Execution UnitEU) EU主要完成兩種類型的操作：主要完成兩種類型的操作：算術(shù)運(yùn)算和邏輯運(yùn)算算術(shù)運(yùn)算和邏輯運(yùn)算(由算術(shù)邏輯單元由算術(shù)邏輯單元ALU完成完成)；按指令的按指令的尋址方式計(jì)算出計(jì)算出16位的位的偏移地址，并將它，并將它送到送到BIU(總線接口部件總線接口部件)中，形成中，形成20位的實(shí)際地址。位的實(shí)際地址。 當(dāng)當(dāng)EU執(zhí)行完一條指令，就再到執(zhí)行完一條指令，就再到BIU的指令隊(duì)列的指令隊(duì)列前部取出前部取出BIU預(yù)先讀入的指令代碼。預(yù)先讀入的指令代碼。 若指令隊(duì)列是空的，

16、則若指令隊(duì)列是空的，則EU處于等待狀態(tài)；一旦處于等待狀態(tài)；一旦指令隊(duì)列中有一條指令，指令隊(duì)列中有一條指令，EU立即取出執(zhí)行。立即取出執(zhí)行?？偩€接口部件總線接口部件(Bus Interface UnitBIU) 作用作用：根據(jù)：根據(jù)EU的請(qǐng)求，完成的請(qǐng)求，完成CPU與存儲(chǔ)器、與存儲(chǔ)器、CPU與與I/O之間的信息傳送。之間的信息傳送。 取指令時(shí)，從存儲(chǔ)器指定地址取出指令送入指取指令時(shí)，從存儲(chǔ)器指定地址取出指令送入指令隊(duì)列排隊(duì)；令隊(duì)列排隊(duì)； 執(zhí)行指令時(shí)，根據(jù)執(zhí)行指令時(shí)，根據(jù)EU命令對(duì)指定存儲(chǔ)單元或命令對(duì)指定存儲(chǔ)單元或I/O端口存取數(shù)據(jù)。端口存取數(shù)據(jù)。 說明說明：對(duì)：對(duì)8086/8088來說，來說，B

17、IU有差別：有差別：8088外部數(shù)據(jù)總線是外部數(shù)據(jù)總線是8位，指令隊(duì)列是位，指令隊(duì)列是4個(gè)字節(jié)；個(gè)字節(jié)；8086的外部數(shù)據(jù)總線是的外部數(shù)據(jù)總線是16位，指令隊(duì)列是位，指令隊(duì)列是6個(gè)字節(jié)。個(gè)字節(jié)?？偩€接口部件總線接口部件(Bus Interface UnitBIU) BIU指令隊(duì)列中，若出現(xiàn)一個(gè)空字節(jié)指令隊(duì)列中，若出現(xiàn)一個(gè)空字節(jié)（8086是兩個(gè)空字是兩個(gè)空字節(jié)）節(jié)），而且，而且EU（執(zhí)行部件）執(zhí)行部件）沒有命令沒有命令BIU對(duì)對(duì)存儲(chǔ)器存儲(chǔ)器或或I/O端端口口進(jìn)行進(jìn)行訪問訪問，則，則BIU自動(dòng)執(zhí)行總線操作，讀出指令并自動(dòng)執(zhí)行總線操作，讀出指令并填入指令隊(duì)列中，直至填入指令隊(duì)列中，直至滿滿為止為止（

18、8088是是4個(gè)字節(jié)，個(gè)字節(jié)，8086是是6個(gè)字個(gè)字節(jié)）節(jié)）。 當(dāng)當(dāng)EU（執(zhí)行部件）執(zhí)行部件）執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時(shí)，執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時(shí)，BIU將清除原隊(duì)列中的內(nèi)容，從新地址重新開始取指將清除原隊(duì)列中的內(nèi)容，從新地址重新開始取指令，新取的第一條指令將直接送到令，新取的第一條指令將直接送到EU去執(zhí)行，隨后去執(zhí)行，隨后取來的指令填入指令隊(duì)列。取來的指令填入指令隊(duì)列。 當(dāng)指令隊(duì)列已填滿指令，而又沒有當(dāng)指令隊(duì)列已填滿指令，而又沒有訪問存儲(chǔ)器訪問存儲(chǔ)器或或I/O端口端口的命令，的命令，BIU進(jìn)入空閑狀態(tài)。進(jìn)入空閑狀態(tài)。8088微處理器的內(nèi)部結(jié)構(gòu)框圖微處理器的內(nèi)部結(jié)構(gòu)框圖通用寄存器組暫存寄

19、存器ALU標(biāo)志寄存器EU控制器段寄存器組指令指針I(yè)P內(nèi)部寄存器指令隊(duì)列總線控制電路BIU（總線接口部件）總線接口部件）ALU數(shù)據(jù)總線(16位)地址總線(20位)數(shù)據(jù)總線(16位)（執(zhí)行部件）（執(zhí)行部件）EU(8位)8086/8088總線總線EU與與BIU之間的通訊之間的通訊 16位的位的ALU數(shù)據(jù)總線數(shù)據(jù)總線和和8位的位的指令隊(duì)列指令隊(duì)列總線用總線用于于EU內(nèi)部和內(nèi)部和EU與與BIU之間的通訊。之間的通訊。 16位位CPU內(nèi)部工作過程簡述如下：內(nèi)部工作過程簡述如下： 1）EU部件從部件從BIU部件的指令隊(duì)列前部取出指部件的指令隊(duì)列前部取出指令（指令代碼和數(shù)據(jù)），然后對(duì)指令進(jìn)行譯碼，并令（指令代

20、碼和數(shù)據(jù)），然后對(duì)指令進(jìn)行譯碼，并執(zhí)行指令規(guī)定的操作；執(zhí)行指令規(guī)定的操作； 2）在執(zhí)行指令的過程中，如果指令要求訪問）在執(zhí)行指令的過程中，如果指令要求訪問存儲(chǔ)器或存儲(chǔ)器或I/O端口，那么，端口，那么，EU（執(zhí)行部件）就會(huì)請(qǐng)執(zhí)行部件）就會(huì)請(qǐng)求求BIU（總線接口部件），進(jìn)入總線周期，完成要總線接口部件），進(jìn)入總線周期，完成要求的操作。求的操作。ALUArithmetic and Logic UnitALU算術(shù)邏輯單元；算術(shù)邏輯單元；取指令和執(zhí)行指令示意圖（取指令和執(zhí)行指令示意圖（1）8位位CPU（如如8080）t忙忙忙忙忙總線BUSt取指1取指4取指3取指2取指5CPU執(zhí)行1執(zhí)行2執(zhí)行5執(zhí)行3執(zhí)行

21、4取指令和執(zhí)行指令示意圖（取指令和執(zhí)行指令示意圖（2）8位CPU（如8080）t忙忙忙忙忙總線BUSt取指1取指4取指3取指2取指5CPU執(zhí)行1執(zhí)行2執(zhí)行5執(zhí)行3執(zhí)行416位位CPU（8086/8088）t忙忙忙忙忙總線BUSt取指1取指4取指3取指2取指5CPU執(zhí)行1執(zhí)行2執(zhí)行5執(zhí)行3執(zhí)行4 t8086/8088的寄存器結(jié)構(gòu)的寄存器結(jié)構(gòu) 8086/8088CPU內(nèi)部具有內(nèi)部具有13個(gè)個(gè)16位寄存器和位寄存器和1個(gè)個(gè)16位但只用了位但只用了9位的標(biāo)志寄存器：位的標(biāo)志寄存器：1）通用寄存器組（）通用寄存器組（8個(gè)）；個(gè)）；2）段寄存器組（）段寄存器組（4個(gè)）；個(gè)）；3）控制寄存器組（）控制寄存器

22、組（2個(gè)）。個(gè)）。圖示圖示通用寄存器組通用寄存器組共有共有8個(gè)個(gè)16位的通用寄存器：位的通用寄存器：數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址指針寄存器和變址寄存器地址指針寄存器和變址寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器 AX、BX、CX、DX，用于存放用于存放16位的數(shù)據(jù)和位的數(shù)據(jù)和地址。地址。 可以拆分成可以拆分成AH、AL、BH、BL、CH、CL、DH、DL，用來存放用來存放8位數(shù)據(jù)，可以獨(dú)立尋址，獨(dú)立位數(shù)據(jù)，可以獨(dú)立尋址，獨(dú)立使用。使用。 隱含使用：隱含使用：AX作為累加器；作為累加器； BX作為基址寄存器；作為基址寄存器； CX作為計(jì)數(shù)寄存器；作為計(jì)數(shù)寄存器； DX在乘除運(yùn)算中做輔助累加器。在乘除運(yùn)算中做輔助累

23、加器。地址指針寄存器和變址寄存器地址指針寄存器和變址寄存器 SP、BP、SI、DI，都是都是16位寄存器，可以存放位寄存器，可以存放數(shù)據(jù)，通常用來存放數(shù)據(jù)，通常用來存放邏輯地址邏輯地址的的偏移量偏移量，是形成，是形成20位位物理地址物理地址的其中一部分。的其中一部分。 地址指針寄存器和變址寄存器地址指針寄存器和變址寄存器 SP堆棧指針，是棧頂?shù)钠屏?。堆棧指針，是棧頂?shù)钠屏俊?BP基址指針，用于存放位于基址指針，用于存放位于堆棧段堆棧段中的一個(gè)中的一個(gè)數(shù)據(jù)區(qū)基址的偏移地址。數(shù)據(jù)區(qū)基址的偏移地址。 SI源變址寄存器，存放源變址寄存器，存放源操作數(shù)源操作數(shù)地址的偏移地址的偏移量；量； DI目的變

24、址寄存器，存放目的變址寄存器，存放目的操作數(shù)目的操作數(shù)地址的地址的偏移量；偏移量； SP、BP的段基址由寄存器的段基址由寄存器SS提供，提供，SI、DI其段其段基址由寄存器基址由寄存器DS提供提供。段寄存器組（段寄存器組（Segment register） 8086/8088CPU把可以直接尋址的把可以直接尋址的1M字節(jié)的內(nèi)存字節(jié)的內(nèi)存空間，分成稱為空間，分成稱為“段段”的邏輯區(qū)域，每個(gè)的邏輯區(qū)域，每個(gè)“段段”的物的物理長度為理長度為64K（216），），而段的起始地址由而段的起始地址由4個(gè)個(gè)“段寄段寄存器存器”決定。決定。 CS代碼段寄存器，指向當(dāng)前的代碼段，指令由此代碼段寄存器，指向當(dāng)前的

25、代碼段，指令由此段中取出；段中取出； DS數(shù)據(jù)段寄存器，指向當(dāng)前的數(shù)據(jù)段；數(shù)據(jù)段寄存器，指向當(dāng)前的數(shù)據(jù)段； SS堆棧段寄存器，存放當(dāng)前的堆棧段的段基址；堆棧段寄存器，存放當(dāng)前的堆棧段的段基址； ES附加段寄存器，存放附加數(shù)據(jù)段的段基址，在附加段寄存器，存放附加數(shù)據(jù)段的段基址，在進(jìn)行字符串操作時(shí)，作為目的地址使用。進(jìn)行字符串操作時(shí)，作為目的地址使用?？刂萍拇嫫鹘M控制寄存器組指令指針指令指針I(yè)P標(biāo)志寄存器標(biāo)志寄存器指令指針（指令指針（Instruction PointerIP） 指令指針指令指針I(yè)P是一個(gè)是一個(gè)16位寄存器，位寄存器，總是存放著下總是存放著下一次要取出的指令的一次要取出的指令的偏移

26、地址。特點(diǎn)：特點(diǎn)： 1）用戶程序不能使用）用戶程序不能使用IP，它由它由BIU（總線接口部件）總線接口部件）自動(dòng)修改；自動(dòng)修改； 2）轉(zhuǎn)移指令、過程調(diào)用指令和返回指令會(huì)改變）轉(zhuǎn)移指令、過程調(diào)用指令和返回指令會(huì)改變IP的內(nèi)容。的內(nèi)容。標(biāo)志寄存器（標(biāo)志寄存器（Flag RegisterFR） 標(biāo)志寄存器標(biāo)志寄存器FR是一個(gè)是一個(gè)16位寄存器，其中位寄存器，其中9位作為位作為標(biāo)志位：標(biāo)志位： 其中其中6個(gè)狀態(tài)標(biāo)志個(gè)狀態(tài)標(biāo)志由由EU（執(zhí)行部件）執(zhí)行部件）設(shè)置，反映設(shè)置，反映ALU算術(shù)或邏輯運(yùn)算結(jié)果的某些特征；算術(shù)或邏輯運(yùn)算結(jié)果的某些特征； 其他其他3個(gè)是控制標(biāo)志位個(gè)是控制標(biāo)志位，用來控制微處理器的某，

27、用來控制微處理器的某些操作，可以由指令設(shè)置。些操作，可以由指令設(shè)置。OFPFAFCFZFSFTFIFDF15141312111098765432106個(gè)狀態(tài)標(biāo)志位個(gè)狀態(tài)標(biāo)志位 CF進(jìn)位標(biāo)志，加法時(shí)的最高位（進(jìn)位標(biāo)志，加法時(shí)的最高位（D7或或D15）產(chǎn)產(chǎn)生進(jìn)位或減法時(shí)最高位出現(xiàn)借位，則生進(jìn)位或減法時(shí)最高位出現(xiàn)借位，則CF=1，否則否則CF=0； AF輔助進(jìn)位標(biāo)志，供輔助進(jìn)位標(biāo)志，供BCD碼使用。當(dāng)碼使用。當(dāng)D3位出位出現(xiàn)進(jìn)位或借位時(shí)現(xiàn)進(jìn)位或借位時(shí)AF=1，否則否則AF=0； OF溢出標(biāo)志，帶符號(hào)數(shù)進(jìn)行算術(shù)運(yùn)算時(shí)，其溢出標(biāo)志，帶符號(hào)數(shù)進(jìn)行算術(shù)運(yùn)算時(shí)，其結(jié)果超出了結(jié)果超出了8位或位或16位的表示范圍

28、，產(chǎn)生溢出，則位的表示范圍，產(chǎn)生溢出，則OF=1，否則否則OF=0；6個(gè)狀態(tài)標(biāo)志位個(gè)狀態(tài)標(biāo)志位 ZF零標(biāo)志，運(yùn)算結(jié)果各位都為零，則零標(biāo)志，運(yùn)算結(jié)果各位都為零，則ZF=1，否則否則ZF=0； SF符號(hào)標(biāo)志，運(yùn)算結(jié)果為負(fù)數(shù)時(shí)，即運(yùn)算結(jié)符號(hào)標(biāo)志，運(yùn)算結(jié)果為負(fù)數(shù)時(shí)，即運(yùn)算結(jié)果的最高位為果的最高位為1，則，則SF=1，否則否則SF=0； PF奇偶標(biāo)志，反映操作結(jié)果中奇偶標(biāo)志，反映操作結(jié)果中“1”的個(gè)數(shù)的個(gè)數(shù)的情況，若有偶數(shù)個(gè)的情況，若有偶數(shù)個(gè)“1”，則，則PF=1，否則否則PF=0。3個(gè)控制標(biāo)志位個(gè)控制標(biāo)志位 DF方向標(biāo)志，用來控制數(shù)據(jù)串操作指令的方向標(biāo)志，用來控制數(shù)據(jù)串操作指令的步進(jìn)方向；步進(jìn)方向；

29、當(dāng)設(shè)置當(dāng)設(shè)置DF=1時(shí)，將以遞減順序?qū)?shù)據(jù)串中的數(shù)時(shí)，將以遞減順序?qū)?shù)據(jù)串中的數(shù)據(jù)進(jìn)行處理。當(dāng)設(shè)置據(jù)進(jìn)行處理。當(dāng)設(shè)置DF=0時(shí)，遞增。時(shí)，遞增。 IF中斷允許標(biāo)志，當(dāng)設(shè)置中斷允許標(biāo)志，當(dāng)設(shè)置IF=1，開中斷，開中斷，CPU可響應(yīng)可屏蔽中斷請(qǐng)求；當(dāng)設(shè)置可響應(yīng)可屏蔽中斷請(qǐng)求；當(dāng)設(shè)置IF=0時(shí)，關(guān)中斷，時(shí)，關(guān)中斷，CPU不響應(yīng)可屏蔽中斷請(qǐng)求。不響應(yīng)可屏蔽中斷請(qǐng)求。 TF陷阱標(biāo)志，為程序調(diào)試而設(shè)的。當(dāng)設(shè)置陷阱標(biāo)志，為程序調(diào)試而設(shè)的。當(dāng)設(shè)置TF=1，CPU處于單步執(zhí)行指令的方式；當(dāng)設(shè)置處于單步執(zhí)行指令的方式；當(dāng)設(shè)置TF=0時(shí)，時(shí)，CPU正常執(zhí)行程序。正常執(zhí)行程序。1、存儲(chǔ)器組織、存儲(chǔ)器組織 8086/8

30、088系統(tǒng)中的存儲(chǔ)器系統(tǒng)中的存儲(chǔ)器按字節(jié)編址按字節(jié)編址，8086/ 8088CPU有有20條地址線，可尋址的最大存儲(chǔ)空間是條地址線，可尋址的最大存儲(chǔ)空間是220=1M，每個(gè)字節(jié)對(duì)應(yīng)唯一一個(gè)每個(gè)字節(jié)對(duì)應(yīng)唯一一個(gè)20位的物理地址。位的物理地址。23H00000H11HA9H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的數(shù)據(jù)存放的數(shù)據(jù)表示為：表示為：（00000H）=23H（00001H）=11H（FFFFFH）=64H1、存儲(chǔ)器組織、存儲(chǔ)器組織 當(dāng)存放的數(shù)據(jù)是一個(gè)當(dāng)存放的數(shù)據(jù)是一個(gè)字時(shí)，其低字節(jié)放在低時(shí)，其低字節(jié)放在低地址，高字節(jié)放在高地址；地址，高字節(jié)放在高地

31、址； 字的地址用低字節(jié)的地址表示。用低字節(jié)的地址表示。表示為：表示為：23H00000H11HA8H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的數(shù)據(jù)存放的數(shù)據(jù)字字字字字字（FFFFEH）=6409H（00000H） =1123H（FFFFDH）=09A8H1、存儲(chǔ)器組織、存儲(chǔ)器組織 當(dāng)字的地址是偶數(shù)當(dāng)字的地址是偶數(shù)地址時(shí)，即從偶數(shù)地址地址時(shí)，即從偶數(shù)地址開始存放，稱這樣存放開始存放，稱這樣存放的字為的字為規(guī)則字規(guī)則字；23H00000H11HA8H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的數(shù)據(jù)存放的數(shù)據(jù)規(guī)則字規(guī)則字非

32、規(guī)則字非規(guī)則字規(guī)則字規(guī)則字 當(dāng)字的地址是奇數(shù)當(dāng)字的地址是奇數(shù)地址時(shí)，即從奇數(shù)地址地址時(shí)，即從奇數(shù)地址開始存放，稱這樣的字開始存放，稱這樣的字為為非規(guī)則字非規(guī)則字。1、存儲(chǔ)器組織、存儲(chǔ)器組織 存儲(chǔ)器與存儲(chǔ)器與8086CPU連接時(shí)，連接時(shí)，1M的空間，實(shí)際被的空間，實(shí)際被分成兩個(gè)分成兩個(gè)512K的存儲(chǔ)空間。的存儲(chǔ)空間。（A0 =0 且BHE=0，兩庫同時(shí)被選中）A19A1高位（奇數(shù)）庫高位（奇數(shù)）庫D15D8SELA19A1低位（偶數(shù)）庫低位（偶數(shù)）庫D7D0SELA19A1A0BHE=1D15D8D7D0A0 =0BHEBHE=0A0 =1SEL庫選端庫選端1、存儲(chǔ)器組織、存儲(chǔ)器組織 存儲(chǔ)器與存

33、儲(chǔ)器與8086CPU連接時(shí)，對(duì)規(guī)則字的存取，連接時(shí)，對(duì)規(guī)則字的存取，需要一個(gè)總線周期；需要一個(gè)總線周期； 對(duì)非規(guī)則的存取，則需要兩個(gè)總線周期。對(duì)非規(guī)則的存取，則需要兩個(gè)總線周期。1、存儲(chǔ)器組織、存儲(chǔ)器組織 存儲(chǔ)器與存儲(chǔ)器與8088CPU連接時(shí)，因連接時(shí)，因8088外部的數(shù)據(jù)外部的數(shù)據(jù)總線是總線是8位，因此對(duì)應(yīng)的位，因此對(duì)應(yīng)的1M的存儲(chǔ)空間是單一的。的存儲(chǔ)空間是單一的。A19A01M存儲(chǔ)空間存儲(chǔ)空間D7D0A19A0D7D0 對(duì)對(duì)8088來說，來說，每一個(gè)總線周期只每一個(gè)總線周期只能完成一個(gè)字節(jié)的能完成一個(gè)字節(jié)的存取操作。存取操作。2、存儲(chǔ)器的分段和物理地址的形成、存儲(chǔ)器的分段和物理地址的形成

34、CPU內(nèi)部所有寄存器和內(nèi)部所有寄存器和ALU都是都是16位的，不能位的，不能直接尋址直接尋址1M內(nèi)存空間。內(nèi)存空間。 8086/8088把把1M存儲(chǔ)空間分成若干邏輯段，每存儲(chǔ)空間分成若干邏輯段，每段最多為段最多為64KB，各邏輯段的起始地址叫各邏輯段的起始地址叫基址基址； 段內(nèi)任意一個(gè)存儲(chǔ)單元的地址，可用相對(duì)于基段內(nèi)任意一個(gè)存儲(chǔ)單元的地址，可用相對(duì)于基址的偏移量來表示，稱為段內(nèi)址的偏移量來表示，稱為段內(nèi)偏移地址偏移地址，通常存放，通常存放于于IP、SP、SI和和DI中。中。邏輯地址的表示格式：邏輯地址的表示格式： 段基址：偏移地址段基址：偏移地址2、存儲(chǔ)器的分段和物理地址的形成、存儲(chǔ)器的分段和

35、物理地址的形成邏輯地址的表示格式：邏輯地址的表示格式： 段基址段基址:偏移地址偏移地址物理地址物理地址= 段基址段基址10H偏移地址偏移地址 如：已知某存儲(chǔ)單元的邏輯地址為如：已知某存儲(chǔ)單元的邏輯地址為2000H:3300H，求該存儲(chǔ)單元的物理地址？求該存儲(chǔ)單元的物理地址？解：物理地址解：物理地址= 段基址段基址10H偏移地址偏移地址 =2000H 10H3300H =23300H1、8086/8088CPU兩種工作方式公用引腳兩種工作方式公用引腳* 引腳引腳40，電源輸入端，電源輸入端，5V；* 引腳引腳1、20，接地端；，接地端；* 引腳引腳19，時(shí)鐘信號(hào)輸入端，常用，時(shí)鐘信號(hào)輸入端，常用

36、5MHz。（通常用（通常用8284A時(shí)鐘發(fā)時(shí)鐘發(fā)生器）生器）（1）地址地址/數(shù)據(jù)總線數(shù)據(jù)總線（2）地址地址/狀態(tài)總線狀態(tài)總線（3）控制總線和其他控制線控制總線和其他控制線120191817161514131211109876543240212223242526272829303132333435363738398088地地CLKINTRNMIAD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14Vcc(5V)RESETREADYTESTINTA(QS1)ALE(QS0)DEN(S0)DT/R(S1)M/IO(S2)WR(LOCK)HLDA(RQ/GT1)HOLD

37、(RQ/GT0)RDMN/MXSSO(HIGH)A19/S6A18/S5A17/S4A16/S3A152、最小工作方式引腳、最小工作方式引腳 當(dāng)當(dāng)MN/MX（33號(hào)引腳）接號(hào)引腳）接+5V時(shí)，時(shí)，8086/8088處處于最小工作方式，整個(gè)系統(tǒng)只有一片于最小工作方式，整個(gè)系統(tǒng)只有一片CPU，所有的總所有的總線控制信號(hào)都由該線控制信號(hào)都由該CPU產(chǎn)生。（產(chǎn)生。（24 31腳）腳） INTA中斷響應(yīng)信號(hào)（中斷響應(yīng)信號(hào)（24腳，輸出），是腳，輸出），是CPU對(duì)外設(shè)的中斷請(qǐng)求的回答信號(hào)，是位于兩個(gè)連續(xù)對(duì)外設(shè)的中斷請(qǐng)求的回答信號(hào)，是位于兩個(gè)連續(xù)基本基本總線周期總線周期中的兩個(gè)負(fù)脈沖，在中的兩個(gè)負(fù)脈沖，在T

38、2 T3 Tw狀態(tài)為負(fù)。第狀態(tài)為負(fù)。第一個(gè)負(fù)脈沖通知外圍設(shè)備的接口，它發(fā)出的中斷請(qǐng)求一個(gè)負(fù)脈沖通知外圍設(shè)備的接口，它發(fā)出的中斷請(qǐng)求已經(jīng)得到允許；第二個(gè)負(fù)脈沖，外設(shè)將中斷類型碼送已經(jīng)得到允許；第二個(gè)負(fù)脈沖，外設(shè)將中斷類型碼送往數(shù)據(jù)總線。往數(shù)據(jù)總線。2、最小工作方式引腳、最小工作方式引腳 ALE地址鎖存允許信號(hào)（地址鎖存允許信號(hào)（25腳，輸出），是腳，輸出），是CPU在每個(gè)總線周期在每個(gè)總線周期T1發(fā)出的；發(fā)出的； 高電平表示當(dāng)前地址高電平表示當(dāng)前地址/數(shù)據(jù)復(fù)用線上輸出的是數(shù)據(jù)復(fù)用線上輸出的是地址信息；地址信息； 利用它的下降沿把地址信號(hào)和利用它的下降沿把地址信號(hào)和BHE信號(hào)鎖存在信號(hào)鎖存在828

39、2地址鎖存器地址鎖存器中。中。2、最小工作方式引腳、最小工作方式引腳 DEN數(shù)據(jù)允許信號(hào)（數(shù)據(jù)允許信號(hào)（26腳，輸出，三態(tài)），腳，輸出，三態(tài)），表示表示CPU準(zhǔn)備好接受和發(fā)送數(shù)據(jù)，是準(zhǔn)備好接受和發(fā)送數(shù)據(jù)，是CPU提供提供雙向雙向數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器8286的選通信號(hào)。的選通信號(hào)。 在訪問存儲(chǔ)器和在訪問存儲(chǔ)器和I/O，或中斷響應(yīng)周期均有效；或中斷響應(yīng)周期均有效； 在在DMA下，被設(shè)置為高阻。下，被設(shè)置為高阻。2、最小工作方式、最小工作方式 DT/R數(shù)據(jù)收發(fā)信號(hào)（數(shù)據(jù)收發(fā)信號(hào)（27腳，輸出，三態(tài)），腳，輸出，三態(tài)），在系統(tǒng)使用在系統(tǒng)使用雙向數(shù)據(jù)收發(fā)器雙向數(shù)據(jù)收發(fā)器8286時(shí)，用其控制數(shù)據(jù)時(shí)，用其控

40、制數(shù)據(jù)的傳送方向。的傳送方向。 此引腳為高電平時(shí)，則此引腳為高電平時(shí)，則CPU進(jìn)行數(shù)據(jù)發(fā)送；進(jìn)行數(shù)據(jù)發(fā)送； 此引腳為低電平時(shí)，此引腳為低電平時(shí)， CPU進(jìn)行數(shù)據(jù)接受；進(jìn)行數(shù)據(jù)接受； 在在DMA方式，被設(shè)置為高阻。方式，被設(shè)置為高阻。2、最小工作方式、最小工作方式 M/IO（8088）存儲(chǔ)器存儲(chǔ)器/IO控制信號(hào)（控制信號(hào)（28腳，腳，輸出，三態(tài)）輸出，三態(tài)） 高電平表示訪問高電平表示訪問I/O，低電平表示訪問存儲(chǔ)器，低電平表示訪問存儲(chǔ)器，通常該引腳接至存儲(chǔ)器或接口芯片的片選通常該引腳接至存儲(chǔ)器或接口芯片的片選CS端；端；當(dāng)當(dāng)DMA時(shí)，被設(shè)置為高阻。時(shí)，被設(shè)置為高阻。（注：（注：8086和和808

41、8相反）相反） WR寫信號(hào)（寫信號(hào)（29腳，輸出，三態(tài)）此引腳低腳，輸出，三態(tài)）此引腳低電平時(shí)，表示電平時(shí)，表示CPU正在執(zhí)行存儲(chǔ)器或正在執(zhí)行存儲(chǔ)器或I/O的寫操作。的寫操作。 在寫周期，在寫周期，WR在在T2T3TW有效；有效； 在在DMA被設(shè)置為高阻。被設(shè)置為高阻。2、最小工作方式、最小工作方式 HOLD總線保持請(qǐng)求信號(hào)（總線保持請(qǐng)求信號(hào)（31腳，輸入），腳，輸入），是系統(tǒng)中其他總線主控部件向是系統(tǒng)中其他總線主控部件向CPU發(fā)出的請(qǐng)求占用發(fā)出的請(qǐng)求占用總線的申請(qǐng)信號(hào)。總線的申請(qǐng)信號(hào)。 HLDA總線保持響應(yīng)信號(hào)（總線保持響應(yīng)信號(hào)（30腳，輸出），腳，輸出），是是CPU對(duì)請(qǐng)求占用總線使用權(quán)的響

42、應(yīng)信號(hào)。對(duì)請(qǐng)求占用總線使用權(quán)的響應(yīng)信號(hào)。2、最小工作方式、最小工作方式 HOLD和和HLDA是一對(duì)應(yīng)答信號(hào)。當(dāng)系統(tǒng)中某一是一對(duì)應(yīng)答信號(hào)。當(dāng)系統(tǒng)中某一總線主控部件要求占用總線時(shí)，向總線主控部件要求占用總線時(shí)，向CPU的的HOLD引引腳發(fā)出一個(gè)高電平的請(qǐng)求信號(hào)；如果腳發(fā)出一個(gè)高電平的請(qǐng)求信號(hào)；如果CPU允許，就允許，就在當(dāng)前總線周期的在當(dāng)前總線周期的T4狀態(tài)，從狀態(tài)，從HLDA引腳上發(fā)出一引腳上發(fā)出一個(gè)高電平的應(yīng)答信號(hào)，同時(shí)，使具有三態(tài)功能的地個(gè)高電平的應(yīng)答信號(hào)，同時(shí)，使具有三態(tài)功能的地址址/數(shù)據(jù)總線和控制總線處于浮空。數(shù)據(jù)總線和控制總線處于浮空。 總線請(qǐng)求部件收到總線請(qǐng)求部件收到HLDA后，獲得

43、總線控制權(quán)。后，獲得總線控制權(quán)。此時(shí)，此時(shí)，HOLD和和HLDA保持高電平；保持高電平； 當(dāng)用完總線后，當(dāng)用完總線后，HOLD變?yōu)榈碗娖?，變?yōu)榈碗娖剑珻PU再度再度獲得總線控制權(quán)。獲得總線控制權(quán)。2、最小工作方式、最小工作方式 對(duì)對(duì)8088CPU來說，第來說，第34引腳為引腳為SSO，與與27腳的腳的DT/R 、 28腳的腳的M/IO的組合，反映了當(dāng)前總線周期的組合，反映了當(dāng)前總線周期的操作，的操作，表表。 最小工作方式引腳列表最小工作方式引腳列表 最小方式的典型結(jié)構(gòu)最小方式的典型結(jié)構(gòu)最小方式的典型結(jié)構(gòu)最小方式的典型結(jié)構(gòu)8282地址鎖存器地址鎖存器CLKREADYRESETMN/MXM/IOR

44、DWRINTAA19/S6A16/S3BHEALEAD15AD08086CPUA19A16BHE8282OESTB8282OESTB8282OESTB8286OETA15A8A7A0D15D8D7D08286OETDENDT/R+5VHOLDHLDAVccGNDINTRNMITEST8286雙向數(shù)據(jù)收發(fā)器雙向數(shù)據(jù)收發(fā)器 ALE信號(hào)將地址信號(hào)和BHE裝入鎖存器，OE接地（總是允許輸出），所以8282鎖存的地址信號(hào)和BHE立即送到總線上，保證了地址信息不會(huì)丟失。8282地址鎖存器地址鎖存器 在在CPU與存儲(chǔ)器或與存儲(chǔ)器或I/O設(shè)備交換信息時(shí)，設(shè)備交換信息時(shí)，CPU必必須首先發(fā)送存儲(chǔ)器和須首先發(fā)送存

45、儲(chǔ)器和I/O端口的地址，然后才能傳送端口的地址，然后才能傳送數(shù)據(jù)。數(shù)據(jù)。 由于由于8086/8088CPU地址線與數(shù)據(jù)線是地址線與數(shù)據(jù)線是分時(shí)復(fù)用分時(shí)復(fù)用的，所以在數(shù)據(jù)占有總線以前，必須先將總線上的的，所以在數(shù)據(jù)占有總線以前，必須先將總線上的地址碼用地址碼用地址鎖存器地址鎖存器暫存起來。暫存起來。 所謂所謂地址鎖存器地址鎖存器就是一個(gè)暫存器，根據(jù)就是一個(gè)暫存器，根據(jù)CPU控控制信息的狀態(tài)，將總線上的地址碼暫存起來。制信息的狀態(tài)，將總線上的地址碼暫存起來。 這樣在讀寫總線周期由地址鎖存器提供地址信號(hào)。這樣在讀寫總線周期由地址鎖存器提供地址信號(hào)。8282地址鎖存器地址鎖存器 8086/8088系統(tǒng)

46、常用系統(tǒng)常用8282芯片作地址鎖存器。芯片作地址鎖存器。STBOE8282DI0DO0DI7DO7. 8282是帶有三態(tài)輸出緩沖器是帶有三態(tài)輸出緩沖器的的8位鎖存器，共位鎖存器，共20條引腳。條引腳。 選通信號(hào)選通信號(hào)STB由高變低時(shí)滿由高變低時(shí)滿足建立時(shí)間要求的輸入數(shù)據(jù)被足建立時(shí)間要求的輸入數(shù)據(jù)被鎖入鎖存器中。鎖入鎖存器中。 保持保持STB為高電平，就使鎖存器變得透明。為高電平，就使鎖存器變得透明。 驅(qū)動(dòng)驅(qū)動(dòng)OE輸入端，數(shù)據(jù)就出現(xiàn)在輸出端上；輸入端，數(shù)據(jù)就出現(xiàn)在輸出端上； 當(dāng)當(dāng)OE高電平時(shí)，輸出緩沖器處于高阻狀態(tài)。高電平時(shí)，輸出緩沖器處于高阻狀態(tài)。8286雙向數(shù)據(jù)收發(fā)器雙向數(shù)據(jù)收發(fā)器 在在8

47、086/8088組成的系統(tǒng)中，由于地址線組成的系統(tǒng)中，由于地址線/數(shù)據(jù)線數(shù)據(jù)線是分時(shí)復(fù)用的，所以是分時(shí)復(fù)用的，所以地址鎖存是必不可少的，而，而CPU進(jìn)行讀寫數(shù)據(jù)操作時(shí)，它不可能再發(fā)送地址，進(jìn)行讀寫數(shù)據(jù)操作時(shí)，它不可能再發(fā)送地址，所以數(shù)據(jù)鎖存則不是必須的。所以數(shù)據(jù)鎖存則不是必須的。 存儲(chǔ)器與存儲(chǔ)器與I/O的數(shù)據(jù)線可以直接與的數(shù)據(jù)線可以直接與CPU的的數(shù)據(jù)線數(shù)據(jù)線相連的。相連的。 但但CPU的負(fù)載能力有限，一般使用總線驅(qū)動(dòng)器的負(fù)載能力有限，一般使用總線驅(qū)動(dòng)器增加處理器帶負(fù)載能力。增加處理器帶負(fù)載能力。 由于數(shù)據(jù)在由于數(shù)據(jù)在CPU與存儲(chǔ)器和與存儲(chǔ)器和I/O接口之間的傳送接口之間的傳送是雙向的，所以要

48、求總線驅(qū)動(dòng)器是雙向的，所以，是雙向的，所以要求總線驅(qū)動(dòng)器是雙向的，所以，又被稱為雙向數(shù)據(jù)收發(fā)器。又被稱為雙向數(shù)據(jù)收發(fā)器。8286雙向數(shù)據(jù)收發(fā)器雙向數(shù)據(jù)收發(fā)器 8286是常用的是常用的8位雙向總線驅(qū)動(dòng)位雙向總線驅(qū)動(dòng)器，引腳器，引腳T是控制收發(fā)方向。是控制收發(fā)方向。 T為高電平，由為高電平，由A端輸入傳送至端輸入傳送至B端；端； T為低電平，則由為低電平，則由B端輸入傳送端輸入傳送至至A端。端。8286OETB0B7A0A7 OE是一個(gè)用于開啟相應(yīng)的輸出驅(qū)動(dòng)器，將數(shù)據(jù)是一個(gè)用于開啟相應(yīng)的輸出驅(qū)動(dòng)器，將數(shù)據(jù)送入相應(yīng)的總線上去的輸入控制信號(hào)。送入相應(yīng)的總線上去的輸入控制信號(hào)。 當(dāng)當(dāng)OE是低電平時(shí)，才允

49、許是低電平時(shí)，才允許8286傳送數(shù)據(jù)；傳送數(shù)據(jù)； 否則，否則，8286高阻輸出。高阻輸出。2、最小工作方式、最小工作方式SSO，與與DT/R、M/IO的組合及對(duì)應(yīng)操作（的組合及對(duì)應(yīng)操作（8088）MRSSOMRSSO /IODT/操作操作 /IODT/操作操作100發(fā)中斷響應(yīng)發(fā)中斷響應(yīng)信號(hào)信號(hào)000取指令取指令101讀讀I/O端口端口001讀內(nèi)存讀內(nèi)存110寫寫I/O端口端口010寫內(nèi)存寫內(nèi)存111暫停暫停011無源狀無源狀態(tài)態(tài)3、最大工作方式、最大工作方式 當(dāng)當(dāng)MN/MX（33號(hào)引腳）接地時(shí)，號(hào)引腳）接地時(shí)，8086/8088處于處于最大工作方式，系統(tǒng)的總線控制信號(hào)由專用的總線最大工作方式，

50、系統(tǒng)的總線控制信號(hào)由專用的總線控制器控制器8288提供。最大方式用于多處理器和協(xié)處理提供。最大方式用于多處理器和協(xié)處理器的結(jié)構(gòu)中。器的結(jié)構(gòu)中。 最大工作方式引腳列表最大工作方式引腳列表（1）地址）地址/數(shù)據(jù)總線（數(shù)據(jù)總線（AD15AD0 ）是是分時(shí)復(fù)用分時(shí)復(fù)用總線，總線， 三態(tài)。三態(tài)。 在總線周期在總線周期T1內(nèi)，它們是用內(nèi)，它們是用來輸出要訪問的存儲(chǔ)器地址或來輸出要訪問的存儲(chǔ)器地址或I/O端口地址端口地址A15A0 ； 在總線周期的其他時(shí)間內(nèi)，在總線周期的其他時(shí)間內(nèi)，作為雙向數(shù)據(jù)總線：作為雙向數(shù)據(jù)總線： 對(duì)對(duì)8086就是就是D15D0； 對(duì)對(duì)8088就是就是D7D0。120191817161

51、514131211109876543240212223242526272829303132333435363738398088AD0AD1AD2AD3AD4AD5AD6AD7A8A9A10A11A12A13A14A15（2）地址）地址/狀態(tài)總線狀態(tài)總線A19/S6 A16/S3是是分時(shí)復(fù)用分時(shí)復(fù)用總線，輸出，三態(tài)?？偩€，輸出，三態(tài)。 在在總線周期總線周期T1內(nèi)，它們是用來輸出內(nèi)，它們是用來輸出要訪問的存儲(chǔ)器地址的高要訪問的存儲(chǔ)器地址的高4位位A19A16； 在總線周期的其他時(shí)間內(nèi)，這在總線周期的其他時(shí)間內(nèi)，這4條線條線作為輸出作為輸出CPU的狀態(tài)信息。的狀態(tài)信息。 i) S6恒為恒為0，指示當(dāng)

52、前，指示當(dāng)前CPU與總線相連；與總線相連； ) S5反映反映中斷允許標(biāo)志中斷允許標(biāo)志IF的值；的值； ) S4和和S3組合值用來指示當(dāng)前正在使用組合值用來指示當(dāng)前正在使用哪個(gè)段寄存器。哪個(gè)段寄存器。 120191817161514131211109876543240212223242526272829303132333435363738398088A19/S6A18/S5A17/S4A16/S3S4和和S3的編碼含義的編碼含義含 義當(dāng)前正在使用ES當(dāng)前正在使用SS當(dāng)前正在使用CS（或I/O，中斷響應(yīng)）當(dāng)前正在使用DSS4S310101100當(dāng)進(jìn)行當(dāng)進(jìn)行DMA（Direct Memory Acc

53、ess直接存儲(chǔ)直接存儲(chǔ)器存取方式），器存取方式）， A19/S6 A16/S3這些引腳被設(shè)置這些引腳被設(shè)置為高阻狀態(tài)。為高阻狀態(tài)。（3）控制總線）控制總線BHE/S734腳腳*，對(duì)對(duì)8086，高，高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀狀態(tài)信號(hào)，輸出，三態(tài)，也是態(tài)信號(hào)，輸出，三態(tài)，也是分時(shí)復(fù)用分時(shí)復(fù)用總線?？偩€。 在在總線周期總線周期T1內(nèi)，作為內(nèi)，作為D15D8允許信號(hào)，低電允許信號(hào)，低電平有效，平有效，BHE其實(shí)就是其實(shí)就是Bus High Enable；如輸出高如輸出高電平，表示只使用低電平，表示只使用低8位數(shù)據(jù)線位數(shù)據(jù)線 D7D0 ； 在總線周期的其他在總線周期的其他T狀態(tài)狀態(tài)，輸出，輸出

54、S7，目前未有定目前未有定義。義。* 說明：此說明：此34引腳僅對(duì)引腳僅對(duì)8086，8088與其不同。與其不同。（3）控制總線）控制總線BHE與與A0 （ AD0 ）組合控制傳送數(shù)據(jù)的格式。）組合控制傳送數(shù)據(jù)的格式。BHEA0使用的數(shù)據(jù)引腳操作000101D15D0D7D0D15D8從偶地址開始讀或?qū)懸粋€(gè)字從偶地址開始讀或?qū)懸粋€(gè)字節(jié)從奇地址開始讀或?qū)懸粋€(gè)字節(jié)（3）控制總線）控制總線SSO34腳，腳，對(duì)對(duì)8088， BHE 變成了變成了SSO（System Status Output, 輸出）輸出） 最小方式時(shí)與另外兩個(gè)引腳組合提供狀態(tài)信息；最小方式時(shí)與另外兩個(gè)引腳組合提供狀態(tài)信息； 最大方式始

55、終為高電平。最大方式始終為高電平。（3）控制總線）控制總線 RD讀控制（讀控制（32腳，輸出，低電平有效），表腳，輸出，低電平有效），表示示CPU正在讀存儲(chǔ)器或正在讀存儲(chǔ)器或I/O端口輸入；端口輸入；（3）控制總線）控制總線 READY準(zhǔn)備好信號(hào)（準(zhǔn)備好信號(hào)（22腳，輸入），是由所腳，輸入），是由所訪問的存儲(chǔ)器或訪問的存儲(chǔ)器或I/O設(shè)備發(fā)來的響應(yīng)信號(hào)，高電平表設(shè)備發(fā)來的響應(yīng)信號(hào)，高電平表示數(shù)據(jù)已經(jīng)準(zhǔn)備就緒，馬上可以進(jìn)行一次數(shù)據(jù)傳送。示數(shù)據(jù)已經(jīng)準(zhǔn)備就緒，馬上可以進(jìn)行一次數(shù)據(jù)傳送。 CPU在在總線周期總線周期T3，對(duì)對(duì)READY進(jìn)行采樣；進(jìn)行采樣； 如果如果READY為低電平，則會(huì)繼續(xù)插入等待狀態(tài)為低電平，則會(huì)繼續(xù)插入等待狀態(tài)TW，