數(shù)字電子技術基礎課件教學PPT作者沈任元思考題與習題

1、數(shù)字電子技術基礎數(shù)字電子技術基礎第第1 1章章門電路門電路 第第2 2章章邏輯代數(shù)邏輯代數(shù) 第第3 3章章組合電路組合電路 第第8 8章章數(shù)數(shù)/ /模轉換模轉換第第9 9章章綜合分析綜合分析第第4 4章章觸發(fā)器觸發(fā)器第第5 5章章時序電路時序電路第第7 7章章邏輯器件邏輯器件 第第6 6章章脈沖波形脈沖波形 1-1 填空題填空題 1）半導體是導電能力介于半導體是導電能力介于_和和_之間的物質。之間的物質。2）PN結加正向電壓時結加正向電壓時_，加反向電壓時，加反向電壓時_，這種，這種特性稱為特性稱為PN結的結的 特性。特性。3）三極管從結構上看可以分成三極管從結構上看可以分成 和和 兩種類型。

2、兩種類型。導體導體絕緣體絕緣體導通導通截止截止單向導電單向導電NPNPNP4）三極管截止的條件是）三極管截止的條件是 。三極管飽和導通。三極管飽和導通 的條件是的條件是 。三極管飽和導通的。三極管飽和導通的IBS是是 。 5) 半導體三極管作為電子開關時，其工作狀態(tài)必須為半導體三極管作為電子開關時，其工作狀態(tài)必須為 狀態(tài)或狀態(tài)或 狀態(tài)。狀態(tài)。 6） 74LSTTL電路的電源電壓值和輸出電壓的高、低電平值電路的電源電壓值和輸出電壓的高、低電平值依次約為依次約為 。74TTL電路的電源電壓值和電路的電源電壓值和輸出電壓的高、低電平值依次為輸出電壓的高、低電平值依次為 。 UBE 0VIBIBSIB

3、S（VCCUCES）/ Rc 飽和飽和截止截止5V、2.7V、0.5V5V、2.4V、0.4V 7）門電路輸出為）門電路輸出為 電平時的負載為拉電流負載，輸電平時的負載為拉電流負載，輸 出為出為 電平時的負載為灌電流負載。電平時的負載為灌電流負載。8）OC門稱為門稱為 門，多個門，多個OC門輸出端并聯(lián)到一門輸出端并聯(lián)到一起可實現(xiàn)起可實現(xiàn) 功能。功能。9） 門電路的輸入電流始終為零。門電路的輸入電流始終為零。 10） CMOS 門電路的閑置輸入端不能門電路的閑置輸入端不能 ， 對于與門應當接到對于與門應當接到 電平，對于或門應當電平，對于或門應當 接到接到 電平。電平。 集電極開路集電極開路線與

4、線與CMOS懸空懸空高高低低高高低低1-2 選擇題選擇題1） 以下電路中常用于總線應用的有以下電路中常用于總線應用的有 ABC 。 A.TSL門門 B.OC門門 C.漏極開路門漏極開路門 D.CMOS與非門與非門 2）某）某TTL與非門帶同類門的個數(shù)為與非門帶同類門的個數(shù)為N，其低電平輸入電流，其低電平輸入電流為為1.5mA，高電平輸入電流為，高電平輸入電流為10uA，最大灌電流為，最大灌電流為15mA，最大拉電流為最大拉電流為400uA，選擇正確答案，選擇正確答案N最大為最大為 B 。 A.N=5 B.N=10 C.N=20 D.N=40 3）CMOS數(shù)字集成電路與數(shù)字集成電路與TTL數(shù)字集

5、成電路相比突出的優(yōu)數(shù)字集成電路相比突出的優(yōu)點是點是 ACD 。 A.微功耗微功耗 B.高速度高速度 C.高抗干擾能力高抗干擾能力 D.電源范圍寬電源范圍寬 4）對于）對于TTL與非門閑置輸入端的處理，可以與非門閑置輸入端的處理，可以 ABD 。 A.接電源接電源 B.通過電阻通過電阻3k接電源接電源 C.接地接地 D.與有用輸入端并聯(lián)與有用輸入端并聯(lián)5）以下電路中可以實現(xiàn)）以下電路中可以實現(xiàn)“線與線與”功能的有功能的有 CD 。 A.與非門與非門 B.三態(tài)輸出門三態(tài)輸出門 C.集電極開路門集電極開路門 D.漏極開路門漏極開路門 6）三態(tài)門輸出高阻狀態(tài)時，）三態(tài)門輸出高阻狀態(tài)時， ABD 是正確

6、的說法。是正確的說法。 A.用電壓表測量指針不動用電壓表測量指針不動 B.相當于懸空相當于懸空 C.電壓不高不低電壓不高不低 D.測量電阻指針不動測量電阻指針不動 7）已知發(fā)光二極管的正向壓降）已知發(fā)光二極管的正向壓降UD = 1.7V，參考工作電流，參考工作電流ID = 10mA， 某某TTL 門輸出的高低電平分別為門輸出的高低電平分別為UOH = 3.6V，UOL = 0.3V，允許的灌電流和拉電流分別為，允許的灌電流和拉電流分別為 IOL = 15mA，IOH = 4mA。則電阻。則電阻R應選擇應選擇 D 。 A.100 B. 510 C.2.2 k D.300 8）74HC系列集成電路

7、與系列集成電路與TTL74系列相兼容是因為系列相兼容是因為 C 。 A.引腳兼容引腳兼容 B.邏輯功能相同邏輯功能相同 C.以上兩種因素共同存在以上兩種因素共同存在 9）74HC電路的最高電源電壓值和這時它的輸出電路的最高電源電壓值和這時它的輸出 電壓的高、低電平值依次為電壓的高、低電平值依次為 C 。 A.5V、3.6V、0.3V B.6V、3.6V、0.3V C.6V、5.8V、0.1V 1-3 判斷題判斷題 1）普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可）普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可 能會損壞器件。（能會損壞器件。（ ）2）集成與非門的扇出系數(shù)反映了該與非門帶同

8、類負載的能）集成與非門的扇出系數(shù)反映了該與非門帶同類負載的能 力。（力。（ ）3）將二個或二個以上的普通）將二個或二個以上的普通 TTL 與非門的輸出端直接相與非門的輸出端直接相 連，可實現(xiàn)線與。（連，可實現(xiàn)線與。（ ）4）三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低）三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低 的電壓。（的電壓。（ ）5）TTL OC門（集電極開路門）的輸出端可以直接相連，門（集電極開路門）的輸出端可以直接相連， 實現(xiàn)線與。（實現(xiàn)線與。（ ）6） 當當TTL與非門的輸入端懸空時相當于輸入為邏輯與非門的輸入端懸空時相當于輸入為邏輯1。 （ ）7）TTL集電極開路門輸出

9、為時由外接電源和電阻提供輸集電極開路門輸出為時由外接電源和電阻提供輸 出電流。（出電流。（ ）8） CMOS OD門（漏極開路門）的輸出端可以直接相連，門（漏極開路門）的輸出端可以直接相連， 實現(xiàn)線與。（實現(xiàn)線與。（ ） 9） CMOS或非門與或非門與TTL或非門的邏輯功能完全或非門的邏輯功能完全 相相 同。（同。（ ） （10）使用）使用CMOS門電路時不宜將輸入端懸空是因門電路時不宜將輸入端懸空是因 為輸入端阻抗高，極易感應較高的靜電電壓，擊為輸入端阻抗高，極易感應較高的靜電電壓，擊 穿柵極，造成器件損壞。（穿柵極，造成器件損壞。（ ） 1-4 1-4 二極管電路如圖二極管電路如圖1-57

10、 1-57 所示所示, , 設二極管導通壓降為設二極管導通壓降為0.7V0.7V，試，試判斷圖中二極管是導通還是截止判斷圖中二極管是導通還是截止? ?并求輸出電壓并求輸出電壓U UO O。 截止截止 0V0V 導通導通 +11.3V+11.3V 截止截止 +6V+6V 導通導通 +0.7V 導通導通 -12.7V-12.7V 1-5 試判斷圖試判斷圖1-50所示各電路中三極管工作處在什么狀態(tài)，所示各電路中三極管工作處在什么狀態(tài)，分別求出它們的基極電流、集電極電流分別求出它們的基極電流、集電極電流 ，并求出，并求出 。CICV三極管處于截止狀態(tài)。 1-6 為什么為什么TTL與非門電路的輸入端懸空

11、時，可視為與非門電路的輸入端懸空時，可視為輸入高電平？對與非門和或非門而言，不用的輸輸入高電平？對與非門和或非門而言，不用的輸入端有幾種處理方法？入端有幾種處理方法？ 答：從答：從TTL與非門的輸入端負載特性可知，當其與非門的輸入端負載特性可知，當其輸入端所接電阻大于其開門電阻時，相當于輸入輸入端所接電阻大于其開門電阻時，相當于輸入端為高電平，輸入端懸空時，其輸入端所接電阻端為高電平，輸入端懸空時，其輸入端所接電阻相當于無窮大，大于其開門電阻，所以可視為輸相當于無窮大，大于其開門電阻，所以可視為輸入高電平。對與非門而言，不用的輸入端有三種入高電平。對與非門而言，不用的輸入端有三種處理方法：懸空

12、、接高電平或和其它輸入端并聯(lián)處理方法：懸空、接高電平或和其它輸入端并聯(lián)使用；對或非門而言，不用的輸入端有兩種處理使用；對或非門而言，不用的輸入端有兩種處理方法：接低電平或和其它輸入端并聯(lián)使用。方法：接低電平或和其它輸入端并聯(lián)使用。1-7畫出畫出74HC系列系列CMOS電路的噪聲容限圖解，并分電路的噪聲容限圖解，并分別計算低電平噪聲容限和高電平噪聲容限。（設別計算低電平噪聲容限和高電平噪聲容限。（設電源電壓為電源電壓為5V）解：解： UNL=0.9-0.1=0.8V UNH=4.4-3.15=1.25V1-8 1-8 電路如圖電路如圖1-591-59所示，其中與非門、或非門為所示，其中與非門、或

13、非門為CMOSCMOS門電路。門電路。試分別寫出圖中試分別寫出圖中Y Y1 1、Y Y2 2、Y Y3 3、Y Y4 4的邏輯表達式，并判斷如圖的邏輯表達式，并判斷如圖所示的連接方式能否用于所示的連接方式能否用于TTLTTL電路。（設二極管正向壓降為電路。（設二極管正向壓降為0.7V0.7V）解：解： 1-9 圖圖1-60所示的所示的TTL門電路中，輸入端門電路中，輸入端1、2、3為多余輸為多余輸入端，試問哪些接法是正確的？入端，試問哪些接法是正確的？答：圖答：圖a a、b b、d d、e e、g g是正確的。是正確的。1-10 圖圖1-61所示電路是用所示電路是用TTL反相器反相器74LS0

14、4來驅動發(fā)光二極管的來驅動發(fā)光二極管的電路，試分析哪幾個電路圖的接法是正確的，為什么？設電路，試分析哪幾個電路圖的接法是正確的，為什么？設LED的正的正向壓降為向壓降為1.7，電流大于，電流大于1m時發(fā)光，試求正確接法電路中流過時發(fā)光，試求正確接法電路中流過LED的電流。的電流。b b圖當輸出為高電平時，圖當輸出為高電平時， 流過流過LEDLED的電流大于的電流大于 ； 解：解：b b圖和圖和d d圖的接法是正確的，因為其它兩種接法圖的接法是正確的，因為其它兩種接法 的工作電流不滿足要求。的工作電流不滿足要求。 d d圖，當輸出為低電平時，流過圖，當輸出為低電平時，流過LEDLED的電流大于的

15、電流大于 。mA117 . 17 . 2mA8 . 215 . 07 . 151-11 如圖如圖1-62所示，在測試所示，在測試TTL與非門的輸出低電平時，與非門的輸出低電平時，如果輸出端不是接相當于如果輸出端不是接相當于8個與非門的負載電阻，而是個與非門的負載電阻，而是接接 ，會出現(xiàn)什么情況，為什么？，會出現(xiàn)什么情況，為什么？答：答：輸出低電平會升高輸出低電平會升高，UOLUOLmax。 輸出脫離飽和，進入放大。輸出脫離飽和，進入放大。LRR 1-12 1-12 具有推拉輸出級的具有推拉輸出級的TTLTTL與非門輸出端是否可以直接連接與非門輸出端是否可以直接連接在一起？為什么？在一起？為什么

16、？答：不可以。因為當兩個具有推拉輸出級的答：不可以。因為當兩個具有推拉輸出級的TTLTTL與非門輸出端與非門輸出端直接連接在一起時，直接連接在一起時，會造成兩個輸出端短路。會造成兩個輸出端短路。 1-13 電路如圖電路如圖1-58a、b、c所示，已知所示，已知、波形如圖波形如圖 1-58 d)所示，試畫出相應的所示，試畫出相應的Y 輸出波形。輸出波形。 a） b) c) d) 答：答：a)a)與非門的功能與非門的功能b)b)輸出始終為高阻輸出始終為高阻c)c)輸出為高阻輸出為高阻1-14 如圖如圖1-64 a)所示電路，是用所示電路，是用門驅動發(fā)光二極管的門驅動發(fā)光二極管的典型接法。設該發(fā)光二

17、極管的正向壓降為典型接法。設該發(fā)光二極管的正向壓降為1.7，發(fā)光時的，發(fā)光時的工作電流為工作電流為10m，非門非門7405和和74LS05的輸出低電平的輸出低電平電流分別為電流分別為16m和和8m。試問：。試問： 1）應選用哪一型號的）應選用哪一型號的門？門？ 2）求出限流電阻）求出限流電阻的數(shù)值。的數(shù)值。 3）圖）圖1-64 b)錯在哪里？為什么？錯在哪里？為什么？解：解：1）應選用應選用7405。 2） ，R應選用應選用300歐姆的電阻。歐姆的電阻。 3）OC門在使用時，輸出端必須接上拉電阻到電源正門在使用時，輸出端必須接上拉電阻到電源正 極，否則，其輸出的兩種狀態(tài)則分別為低電平和高極，否

18、則，其輸出的兩種狀態(tài)則分別為低電平和高 阻態(tài)。阻態(tài)。b圖中輸出端與電源正極之間沒有接上拉電圖中輸出端與電源正極之間沒有接上拉電 阻，所以，所接的發(fā)光二極管不管是什么情況均不阻，所以，所接的發(fā)光二極管不管是什么情況均不 會發(fā)光。會發(fā)光。kR3 . 0103103 . 07 . 151-15 如圖如圖1-65所示電路，試寫出輸出與輸入的邏輯表達式。所示電路，試寫出輸出與輸入的邏輯表達式。ABABY11-16 畫出圖畫出圖1-66所示三態(tài)門的輸出波形。所示三態(tài)門的輸出波形。ENABYAB&EN高阻態(tài)2-1 將下列二進制數(shù)分別轉換成十六進制數(shù)和十進制數(shù)將下列二進制數(shù)分別轉換成十六進制數(shù)和十進制

19、數(shù)（1）100110 （2）100101101（3）10000111001 （4）111111011010（5）1110101.101 解：解：（1） (2) (3) (4) （5）DHB)38()26()100110(DHB)301()D12()100101101(DHB)1081()439() 11000011100(DHBFDA)()()(4058101111110110DHB ).().A().(6251177510111101012-2 將下列十進制數(shù)轉換為二進制數(shù)將下列十進制數(shù)轉換為二進制數(shù) (1) 12 (2) 51 (3) 105 (4) 136 (5) 10.25 (6) 6

20、.8421（ ）解：解：（1） （2） （3） （4） (5) (6)BD)1100()12(BD)110011()51(BD)1101001()105(BD)10001000()136(421BD.0110102510BD)1101.110()8421. 6(2-3 將下列十六進制數(shù)轉換成等效的二進制數(shù)和十進制數(shù)將下列十六進制數(shù)轉換成等效的二進制數(shù)和十進制數(shù) （1）(BCD) H （2）(F7) H （3）(1001) H （4）(8F) H （5）(A2.C8) H 解：（解：（1） (2) (3) (4) (5)DBH)3012()011011110011()BCD(DBH)247()1

21、110111()7F(DBH)4097()0011000000000()0011 (DBH)143()10001111()F8(DBH).().().CA(781251621100110100010822-4 寫出下列十進制數(shù)的寫出下列十進制數(shù)的8421BCD碼碼（1）2003 （2）99 （3）48 （4）12解：解：（1）（）（2003）(10) =（0010 0000 0000 0011）8421BCD （2）（）（99）(10) =（1001 1001）8421BCD （3）（）（48）(10) =（0100 1000）8421BCD （4）（）（12）(10) =（0001 0010

22、）8421BCD2-5 寫出習題寫出習題2.5圖（圖（a）所示開關電路中和）所示開關電路中和A、B、C之間的之間的邏輯關系的真值表、函數(shù)式和邏輯電路圖。若已知變化波邏輯關系的真值表、函數(shù)式和邏輯電路圖。若已知變化波形如習題形如習題2.5圖（圖（b）所示，畫出）所示，畫出F1、F2的波形。的波形。解：設輸入變量解：設輸入變量A、B、C 表示開關的狀態(tài)，開關閉合用邏輯表示開關的狀態(tài)，開關閉合用邏輯1表示，開表示，開關斷開用邏輯關斷開用邏輯0表示。輸出變量表示。輸出變量F 表示燈的狀態(tài)，燈亮用邏輯表示燈的狀態(tài)，燈亮用邏輯1表示，燈表示，燈滅用邏輯滅用邏輯0表示。由此可列出開關電路的真值表如習題表示。

23、由此可列出開關電路的真值表如習題2.5表所示。表所示。2-5 寫出圖寫出圖2-27a ）所示開關電路中和）所示開關電路中和A、B、C之間的邏輯之間的邏輯關系的真值表、函數(shù)式和邏輯電路圖。若已知變化波形如關系的真值表、函數(shù)式和邏輯電路圖。若已知變化波形如圖圖2-27b ）所示，畫出）所示，畫出F1、F2的波形。的波形。 2-6 2-6 用邏輯代數(shù)的基本公式和常用公式證明下列各等式用邏輯代數(shù)的基本公式和常用公式證明下列各等式解：解：（3 3） 2-7 2-7 試畫出用與非門和反相器實現(xiàn)下列函數(shù)的邏輯圖試畫出用與非門和反相器實現(xiàn)下列函數(shù)的邏輯圖解：解：（1 1）CBACBACBABCCBACBCBA

24、ABCCBACBACBA)()()()(ACBCABACBCABACBCABF2-8 用真值表驗證下列等式用真值表驗證下列等式（1)解：（解：（1）)(CABABCA2-11 2-11 將下列函數(shù)展開為最小項表達式將下列函數(shù)展開為最小項表達式 (1) 解：解：（1 1）BCABCBAY),()3 , 6 , 7( )()(),(mBCACABABCAABCCCABBCABCBAY2-12 將以下邏輯函數(shù)分別化成與非將以下邏輯函數(shù)分別化成與非-與非式和或非與非式和或非-或非式或非式 (1) 與非與非-與非式與非式 或非或非-或非式或非式DBCBCABYDBCBCABDBCBCABYDBCBCBA

25、DBCBCBADBCBCABY (3) 與非與非-與非式與非式 DBADCBCABY)(DBADCBCABDBADCBCABDBADCBCABDBADCBCABY)(或非或非-或非式或非式)()()()()()()()()(CBADCBCBACBADCBCBACBADCBCBADBADCBCABDBADCBCABDBADCBCABY2-13 2-13 用卡諾圖表示以下邏輯函數(shù)并寫成最小項之和的形式用卡諾圖表示以下邏輯函數(shù)并寫成最小項之和的形式(1) 解：解：(1) (1) 卡諾圖如圖所示。卡諾圖如圖所示。CBAY2-14 用公式化簡法化簡以下邏輯函數(shù)用公式化簡法化簡以下邏輯函數(shù)(1) 解：解：

26、(1)(3) ACBBCBCAABCYACBBCYAC )(CBACBAYCBACBABABA 2-15 用卡諾圖化簡法化簡以下邏輯函數(shù)用卡諾圖化簡法化簡以下邏輯函數(shù)(1)7 , 6 , 5 , 1 (),(1mCBAYABCBY1(2) )15,14,13,12,11, 9 , 7 , 6 , 5 , 4 , 3 , 1 (),(2mDCBAY(4) DCACBACBADBADCBAY),(4CBACBADBAY4(5) )15,11, 8()12, 9 , 7 , 6 , 1 (),(5dmDCBAYBCADCBDCAY5(7) 約束條件約束條件： DCBADCADBADCBAY),(70

27、DCBADBA2-16 試用二進制補碼運算方法計算下列各式試用二進制補碼運算方法計算下列各式 (2) 14-9 (4) -14-9解：解：（2） +14 0 01110 - 9 1 10111 +5 0 00101 （4） -14 1 10010 - 9 1 10111 -23 11 01001（1 101111 10111）原原 補足位補足位解：解：（1） +5 0 00101 +7 0 00111 +12 0 01100 （3） -14 1 10010 + 9 0 01001 - 5 1 11011 （1 001011 00101）原原3-1 填空題填空題1.若要實現(xiàn)邏輯函數(shù)若要實現(xiàn)邏輯函

28、數(shù) ，可以用一個，可以用一個 門；門；或者用或者用 個與非門；或者用個與非門；或者用 個或非門。個或非門。2.半加器有半加器有 個輸入端，個輸入端， 個輸出端；全加器有個輸出端；全加器有 個個輸入端，輸入端， 個輸出端。個輸出端。3. 半導體數(shù)碼顯示器的內部接法有兩種形式：共半導體數(shù)碼顯示器的內部接法有兩種形式：共 接法接法和共和共 接法。接法。4. 對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應采用 電平電平驅動的七段顯示譯碼器。驅動的七段顯示譯碼器。BCABF三三與或與或四四2232陰極陰極陽極陽極低低3-2 單項選擇題單項選擇題 1.組合邏輯電路的輸出取

29、決于（組合邏輯電路的輸出取決于（ A ）。）。 A輸入信號的現(xiàn)態(tài)輸入信號的現(xiàn)態(tài) B輸出信號的現(xiàn)態(tài)輸出信號的現(xiàn)態(tài) C輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài)輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài) 2.編碼器譯碼器電路中，（編碼器譯碼器電路中，（ A ）電路的輸出是二進制代碼。）電路的輸出是二進制代碼。 A編碼編碼 B譯碼譯碼 C編碼和譯碼編碼和譯碼 3.全加器是指（全加器是指（ C ）。）。 A兩個同位的二進制數(shù)相加兩個同位的二進制數(shù)相加 B不帶進位的兩個同位的二進制數(shù)相加不帶進位的兩個同位的二進制數(shù)相加 C兩個同位的二進制數(shù)及來自低位的進位三兩個同位的二進制數(shù)及來自低位的進位三 者相加者相加 4.二

30、二-十進制的編碼器是指（十進制的編碼器是指（ B ）。）。 A將二進制代碼轉換成將二進制代碼轉換成09十個數(shù)字十個數(shù)字 B將將09十個數(shù)十個數(shù) 字轉換成二進制代碼電路字轉換成二進制代碼電路 C二進制和十進制電路二進制和十進制電路5.二進制譯碼器指（二進制譯碼器指（ A ）。）。 A將二進制代碼轉換成某個特定的控制信息將二進制代碼轉換成某個特定的控制信息 B將某個特定的控制信息轉換成二進制數(shù)將某個特定的控制信息轉換成二進制數(shù) C具有以上兩種功能具有以上兩種功能6. 組合電路的競爭冒險是指（組合電路的競爭冒險是指（ B ）。）。 A輸入信號有干擾時，在輸出端產生了干擾脈沖輸入信號有干擾時，在輸出端

31、產生了干擾脈沖 B輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)的虛假輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)的虛假 信號信號 C輸入信號不變時，輸出端可能出現(xiàn)的虛假信號輸入信號不變時，輸出端可能出現(xiàn)的虛假信號 3-3 組合電路如圖圖組合電路如圖圖3.45所示，分析該電路的邏輯功能。所示，分析該電路的邏輯功能。CBAABCCBAABCABCCABCBABCAL)( )()()()()()(DCDCBAABDCCDBABADCDCBABADCBAY （1）由邏輯圖寫出邏輯表達式： 圖(a) 圖(b) L（2）由表達式列出真值表，見表）由表達式列出真值表，見表3-1 (a)、(b)。 表表3-1(a) 表表3-1(

32、b) （3）分析邏輯功能：由真值表(a)可知，當三個變量不一致時，電路輸出為“1”，所以該電路稱為“不一致電路”。由真值表(b) 可知，在輸入四個變量中，有奇數(shù)個時，輸出為“”，否則為“”。因此該電路為四位判奇電路，又稱為奇校驗器。3-4 組合電路如圖圖3.46所示，分析該電路的邏輯功能。CBASABCBAABCBAC)()(CBAY1ABCBAABCBAY)()(2解：解：（1）由邏輯圖寫出邏輯表達式： 圖(a) 圖(b) （2）雖然，這兩個電路的邏輯圖是有區(qū)別的，但由表達式可知，其實）雖然，這兩個電路的邏輯圖是有區(qū)別的，但由表達式可知，其實這兩個電路的邏輯功能是相同的，列真值表如下，見表這

33、兩個電路的邏輯功能是相同的，列真值表如下，見表3-2。 （3）分析邏輯功能：）分析邏輯功能： 由真值表可知，該電路為全加器，由真值表可知，該電路為全加器，S為全加為全加 器的和，而器的和，而C是進位信號。是進位信號。3-5 3-5 已知輸入信號已知輸入信號a a、b b、c c、d d的波形如圖所示，選擇集成邏的波形如圖所示，選擇集成邏輯門設計實現(xiàn)產生輸出波形的組合電路。輯門設計實現(xiàn)產生輸出波形的組合電路。解：根據(jù)波形圖，列出真值表。解：根據(jù)波形圖，列出真值表。將邏輯函數(shù)填入卡諾圖，經簡化可得，畫出電路圖如圖將邏輯函數(shù)填入卡諾圖，經簡化可得，畫出電路圖如圖) )所示。所示。 a b c d F

34、a b c d F012345670 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100110010891011121314151.0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111110bdcbcacbcadcbaF3-7 利用兩片利用兩片8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74HC148集成電路構成的邏集成電路構成的邏輯圖如圖所示。輯圖如圖所示。（1 1）試分析電路所實現(xiàn)的邏輯功能。）試分析電路所實現(xiàn)的邏輯功能。解：（解：（1 1）由圖分析，）由圖分析， 電路構成

35、電路構成1616線線-4-4線優(yōu)先編碼器，輸出線優(yōu)先編碼器，輸出端端 為優(yōu)先編碼標志，當為優(yōu)先編碼標志，當 時表明輸出代碼為優(yōu)時表明輸出代碼為優(yōu)先編碼輸出。先編碼輸出。EXY0EXY3-8 試寫出圖試寫出圖3.49電路所示輸出的邏輯函數(shù)式。電路所示輸出的邏輯函數(shù)式。 解：由圖直接可以寫出表達式如下：解：由圖直接可以寫出表達式如下：PQRRQPYYYYF70700RQPRQPRQPYYYYYYF4214211RPQRQPQRPYYYYYYF65365323-9 電路如圖3-50所示，問圖中哪個發(fā)光二極管發(fā)光。解：解：由圖可知，74HC283為加法器，運算結果為1001，74HC85為4位數(shù)據(jù)比較

36、器，比較結果 ，所以輸出端，故LED3發(fā)光二極管發(fā)光。BA BA 3-10 某雷達站有某雷達站有3部雷達部雷達A、B、C，其中，其中A和和B功率消耗相等，功率消耗相等，C的功的功率是率是A的兩倍。這些雷達由兩臺發(fā)電機的兩倍。這些雷達由兩臺發(fā)電機X和和Y供電，發(fā)電機供電，發(fā)電機X的最大輸出的最大輸出功率等于雷達的功率消耗，發(fā)電機功率等于雷達的功率消耗，發(fā)電機Y的最大輸出功率是的的最大輸出功率是的3倍。要求設倍。要求設計一個邏輯電路，能夠根據(jù)各雷達的啟動和關閉信號，以最節(jié)約電能計一個邏輯電路，能夠根據(jù)各雷達的啟動和關閉信號，以最節(jié)約電能的方式啟、停發(fā)電機。的方式啟、停發(fā)電機。ABCCBA)(3-1

37、1 某化學實驗室有化學試劑某化學實驗室有化學試劑24種，編號為種，編號為124號，在配方號，在配方時，必須遵守下列規(guī)定：時，必須遵守下列規(guī)定：（1）第）第1號不能與第號不能與第15號同時用；號同時用；（2）第）第2號不能與第號不能與第10號同時用；號同時用；（3）第）第5、9、12號不能同時用；號不能同時用；（4）用第）用第7號時必須同時配用第號時必須同時配用第18號；號；（5）用第）用第10、12號時必須同時配用第號時必須同時配用第24號。號。請設計一個邏輯電路，能在違反上述任何一個規(guī)定時，發(fā)出請設計一個邏輯電路，能在違反上述任何一個規(guī)定時，發(fā)出報警指示信號。報警指示信號。解：設解：設24種

38、化學試劑的代號分別為種化學試劑的代號分別為 ，并設有某號，并設有某號試劑時邏輯為試劑時邏輯為1，反之為邏輯，反之為邏輯0，則由題意可得：，則由題意可得：則發(fā)出報警信號為：則發(fā)出報警信號為： 得電路圖得電路圖241 AA2412101871295102151)(AAAAAAAAAAAAF3-13 試用試用74HC153組成八選一數(shù)據(jù)選擇器。組成八選一數(shù)據(jù)選擇器。解：在八選一數(shù)據(jù)選擇器中，需要三個地址碼，而解：在八選一數(shù)據(jù)選擇器中，需要三個地址碼，而74HC153四選一數(shù)據(jù)選擇器只有兩個地址碼，于是需要用使能段端四選一數(shù)據(jù)選擇器只有兩個地址碼，于是需要用使能段端作為第三位地址碼的輸入端。作為第三位

39、地址碼的輸入端。3-14 3-14 試用試用74HC1574HC151 1組成八選一數(shù)據(jù)選擇器產生組成八選一數(shù)據(jù)選擇器產生1011001110110011序列序列信號。信號。解： 要求產生的序列信號10110011，循環(huán)周期為8.若用8選1數(shù)據(jù)選擇器產生，只須將這一序列信號從高位至低位分別接入數(shù)據(jù)選擇器的信號輸入端D0D7，然后從3個地址輸入端順序輸入地址信號000111即可。3-15 試用74HC138實現(xiàn)分配器功能：(1)數(shù)據(jù)分配器。（要將輸入信號序列00100100 分配到Y4 通道輸出）(2)連續(xù)的時鐘脈沖分配器。（連續(xù)的時鐘脈沖 ）解：(1)只要將地址輸入接成100，數(shù)據(jù)輸入將按譯碼

40、器的功能從Y4 通道輸出。 電路連接： 波形如下：(2)在圖中，如果D輸入的是時鐘脈沖，則由地址碼的狀態(tài)將該時鐘脈沖分配到Y0Y7的某一個輸出端，從而構成時鐘脈沖分配器。A 教材教材3-16 教材教材3-173-183-19 3-19 試設計一個通過設置控制信號能實現(xiàn)一個試設計一個通過設置控制信號能實現(xiàn)一個1 1位二進制全位二進制全加運算和全減運算的組合邏輯電路。要求用以下器件分別加運算和全減運算的組合邏輯電路。要求用以下器件分別構成電路。構成電路。 （1）用適當?shù)拈T電路； （2）用3線8線譯碼器74HC138及必要的門電路； （3）試用Multiim7進行電路仿真； （4）試用電子實驗箱和集

41、成電路進行電路測試。4-1 4-1 判斷題判斷題 1. 由兩個TTL或非門構成的基本RS觸發(fā)器，當R=S=0時，觸發(fā)器的狀態(tài)為不定。2. RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。3. 對邊沿JK觸發(fā)器，在CP為高電平期間，當J=K=1時，狀態(tài)會翻轉一次。4. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。5. D觸發(fā)器的特性方程為Qn+1=D，與Qn無關，所以它沒有記憶功能。（ ）（ ）（ ）（ ）（ ） 教材教材4-2 4-2 多項選擇題多項選擇題 1. 欲使JK觸發(fā)器按 = 工作，可使JK觸發(fā)器的輸入端（ ）。 A.J=1,K=Q B.J=Q, K= C.

42、J= , K=Q D.J= ,K=1 QQQACD2. 對于T觸發(fā)器，若原態(tài) =1，欲使次態(tài) =1，應使輸入T=（ ）。 A.0 B.1 C.Q D. QAD3. 欲使JK觸發(fā)器按 =0工作，可使JK觸發(fā)器的輸入端（ ）。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 BCD4. 4. 欲使欲使JKJK觸發(fā)器按觸發(fā)器按 = = 工作，可使工作，可使JKJK觸發(fā)器的輸入端觸發(fā)器的輸入端（ ABD ）。）。A.J=K=0 B.J=Q,K= A.J=K=0 B.J=Q,K= C.J= ,K=Q D.J=Q,K=0 C.J= ,K=Q D.J=Q,K=0 5. 5. 對于對

43、于T T觸發(fā)器，若原態(tài)觸發(fā)器，若原態(tài) =0 =0，欲使次態(tài)，欲使次態(tài) =1 =1，應使輸入，應使輸入T=T=（ BD ）。）。A.0 B.1 C.Q D. A.0 B.1 C.Q D. 6. 6. 欲使欲使JKJK觸發(fā)器按觸發(fā)器按 =1 =1工作，可使工作，可使JKJK觸發(fā)器的觸發(fā)器的 輸入端輸入端 （BCD ）。 A.J=K=1 B.J=1,K=0 A.J=K=1 B.J=1,K=0 C.J=K= D.J=,K=0 C.J=K= D.J=,K=0 1. 為實現(xiàn)將JK觸發(fā)器轉換為D觸發(fā)器，應使（ A ）。A.J=D,K= B.K=D,J=D C.J=K=D D.J=K=D 2. 對于JK觸發(fā)器

44、，若J=K，則可完成（ C ）觸發(fā)器的邏輯功能。A.RS B.D C.T D.T 3. 欲使D觸發(fā)器按 = 工作，應使輸入D=（ D ）。A.0 B.1 C.Q D. 4. 對于D觸發(fā)器，欲使 = ，應使輸入 D= （ C ）。 A.0 B.1 C.Qn D.4-3 4-3 單項選擇題單項選擇題 D4-5 畫出圖由或非門組成的基本畫出圖由或非門組成的基本R-S觸發(fā)器輸出端觸發(fā)器輸出端 Q、 的電的電壓波形，輸出入端壓波形，輸出入端S，R的電壓波形如圖中所示。的電壓波形如圖中所示。解： Q4-7 由由TTL與非門構成的同步與非門構成的同步RS觸發(fā)器，已知輸入觸發(fā)器，已知輸入R、S波形波形如圖如圖

45、4-18所示，畫出輸出所示，畫出輸出Q端的波形。端的波形。解：解： 4-8 由兩個邊沿由兩個邊沿JK觸發(fā)器組成如圖所示的電路，若觸發(fā)器組成如圖所示的電路，若CP、A 的波形如圖的波形如圖(b)所示，試畫出所示，試畫出Q1、Q2 的波形。設觸發(fā)器的波形。設觸發(fā)器的初始狀態(tài)均為零。的初始狀態(tài)均為零。 解：解： CPAQQQ_1124-114-11 已知已知CMOSCMOS邊沿觸發(fā)結構邊沿觸發(fā)結構JK JK 觸發(fā)器各輸入端的電壓波形觸發(fā)器各輸入端的電壓波形如圖所示，試畫出如圖所示，試畫出Q、 端對應的電壓波形。端對應的電壓波形。解: Q4-12 所示各觸發(fā)器的CP 波形如圖4-24所示，試畫出各觸發(fā)

46、器輸出端Q 波形。設各觸發(fā)器的初態(tài)為0。解解: CQQ ,QQ ,Q0Q124356P（1）組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號 有關 ；與電路原來所處的狀態(tài) 無關 ；時序邏輯電路任何時刻的輸出信號，與該時刻的輸入信號 有關 ；與信號作用前電路原來所處的狀態(tài) 有關 。（2）構成一異步2n進制加法計數(shù)器需要 n 個觸發(fā)器，一般將每個觸發(fā)器接成 計數(shù)或T 型觸發(fā)器。計數(shù)脈沖輸入端相連，高位觸發(fā)器的 CP 端與 鄰低位端 相連。（3） 一個4位移位寄存器，經過 4 個時鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器；再經過 4 個時鐘脈沖CP后可串行輸出4位數(shù)碼。（4） 要組成模15計數(shù)

47、器，至少需要采用 4 個觸發(fā)器。5-15-1 填空題填空題（1）異步時序電路的各級觸發(fā)器類型不同。 （ ） （2）把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。 （ ） （3）具有 N 個獨立的狀態(tài)，計滿 N 個計數(shù)脈沖后，狀態(tài)能進入循環(huán)的時序電路，稱之模N計數(shù)器。 （ ） （4） 計數(shù)器的模是指構成計數(shù)器的觸發(fā)器的個數(shù).。 （ ）5-2 5-2 判斷題判斷題5-3 單項選擇題單項選擇題 （1）下列電路中，不屬于組合邏輯電路的是（ D ）。A.編碼器 B.譯碼器 C. 數(shù)據(jù)選擇器 D. 計數(shù)器 （2）同步時序電路和異步時序電路比較，其差異在于后者( B )。A.沒有觸發(fā)器 B

48、.沒有統(tǒng)一的時鐘脈沖控制 C.沒有穩(wěn)定狀態(tài) D.輸出只與內部狀態(tài)有關（3）在下列邏輯電路中，不是組合邏輯電路的有( D )。A.譯碼器 B.編碼器 C.全加器 D.寄存器 （4）某移位寄存器的時鐘脈沖頻率為100KHz, 欲將存放在該寄存器中的數(shù)左移8位，完成該 操作需要（ B ）時間。 A.10S B.80S C.100S D.800ms（5）用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要（ C ）個觸發(fā)器。A.6 B.7 C.8 D.10（6）某數(shù)字鐘需要一個分頻器將32768Hz的脈沖轉換為1HZ的脈沖，欲構成此分頻器至少需要（ B ）個觸發(fā)器。A.10 B.15 C.32

49、 D.32768 （7）一位8421BCD碼計數(shù)器至少需要（ B ）個 觸發(fā)器。 A.3 B.4 C.5 D.105-45-4 已知圖已知圖5-625-62所示單向移位寄存器的及輸入波形如圖所示，所示單向移位寄存器的及輸入波形如圖所示，試畫出試畫出 、 、 、 波形（設各觸發(fā)初態(tài)均為波形（設各觸發(fā)初態(tài)均為0）。）。0Q1Q2Q3Q解：解：電路組成串行輸入、串行輸出左移移位寄存器，根據(jù)題意畫出波形如下： 5-55-5 圖圖5-635-63所示電路由所示電路由74HC164和和CD4013構成，在時鐘脈構成，在時鐘脈沖作用下，依次變?yōu)楦唠娖?。試分析其工作原理，并畫出的沖作用下，依次變?yōu)楦唠娖?。試?/p>

50、析其工作原理，并畫出的輸出波形。輸出波形。解：解： 8位移位寄存器位移位寄存器5-65-6 試分析圖試分析圖5-64所示電路的邏輯功能，并畫出所示電路的邏輯功能，并畫出 、 、 的波形。設各觸發(fā)器的初始狀態(tài)均為的波形。設各觸發(fā)器的初始狀態(tài)均為0。解：解：根據(jù)題意畫出波形如下，該電路雖然分別由D觸發(fā)器、JK觸發(fā)器組成，但實現(xiàn)的功能依然是3位異步二進制遞增計數(shù)器。 5-75-7試分析圖試分析圖5-65所示的時序電路的邏輯功能，寫出電路的所示的時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)轉移方程，畫出狀態(tài)轉移圖，說明電路是驅動方程、狀態(tài)轉移方程，畫出狀態(tài)轉移圖，說明電路是否具有自啟動特性和邏輯功能。

51、設各觸發(fā)器的初始狀態(tài)均否具有自啟動特性和邏輯功能。設各觸發(fā)器的初始狀態(tài)均為為0。 解：解： （1）驅動方程：nnQQJ210，10K； nQJ01，nnQQK201； nnQQJ102，nQK12。 （2）狀態(tài)轉移方程： nnnnnnQQQQQQ1201212nnnnQQQQ01210； nnnnnnQQQQQQ0120111 （3）狀態(tài)轉移圖： （4）偏離狀態(tài)的自啟動檢查。 該無效狀態(tài)是（111） ，將其代入狀態(tài)轉移方程可計算得：000101112nnnQQQ。 此電路有自啟動特性。 （5）該電路為同步七進制遞增計數(shù)器。 5-115-11 試分析圖試分析圖5-69所示時序電路，寫出電路的驅動

52、方程、所示時序電路，寫出電路的驅動方程、狀態(tài)轉移方程和輸出方程，畫出狀態(tài)轉移圖。設各觸發(fā)器的狀態(tài)轉移方程和輸出方程，畫出狀態(tài)轉移圖。設各觸發(fā)器的初始狀態(tài)均為初始狀態(tài)均為0。 解：解：（1）驅動方程： ； 。（2）狀態(tài)轉移方程： ； 。（3）輸出方程：（4）畫出狀態(tài)轉移圖。XD 0nQD01XQn10nnQQ011nnQQXZ015-13 5-13 已知電路如已知電路如圖圖5-71所示，設觸發(fā)器初態(tài)為所示，設觸發(fā)器初態(tài)為0，試畫出，試畫出各觸發(fā)器輸出端各觸發(fā)器輸出端 、 和和 的波形。的波形。 0Q1Q2Q解：解：該電路是異步時序電路，分析時應特別注意各觸發(fā)器的時鐘輸入，且要考慮作為的清零端信號

53、。 解：解：該電路是異步時序電路，分析時應特別注意各觸發(fā)器的時鐘輸入，且要考慮作為的清零端信號。 5-175-17 試用集成中規(guī)模試用集成中規(guī)模4位二進制計數(shù)器位二進制計數(shù)器74HC161采用復位采用復位法（異步清除）及置數(shù)法（同步置數(shù)）分別設計模法（異步清除）及置數(shù)法（同步置數(shù)）分別設計模M=12的的計數(shù)分頻電路。計數(shù)分頻電路。解：解：（1）用復位法實現(xiàn)；（2）用置0000法實現(xiàn)；（3）用置1111法實現(xiàn)；（4）用置任意數(shù)（例1000）法實現(xiàn)；（5）用進位輸出置最小數(shù)實現(xiàn)。（1 1）用復位法實現(xiàn)）用復位法實現(xiàn)設計模設計模M=12M=12的計數(shù)分頻電路的計數(shù)分頻電路（2 2）用置）用置0000

54、0000法實現(xiàn)法實現(xiàn)設計模設計模M=12M=12的計數(shù)分頻電路的計數(shù)分頻電路（3 3）用置）用置11111111法實現(xiàn)法實現(xiàn)設計模設計模M=12M=12的計數(shù)分頻電路的計數(shù)分頻電路（4 4）用置任意數(shù)）用置任意數(shù)（例（例10001000）法實現(xiàn)）法實現(xiàn)設計模設計模M=12M=12的計數(shù)分頻電路的計數(shù)分頻電路（5 5）用進位輸出）用進位輸出 置最小數(shù)實現(xiàn)置最小數(shù)實現(xiàn)設計模設計模M=12M=12的計數(shù)分頻電路的計數(shù)分頻電路5-18 5-18 由由2片片74HC161組成的同步計數(shù)器如圖組成的同步計數(shù)器如圖5-75所示，試分所示，試分析其分頻比（即析其分頻比（即Y與與CP之頻比），當之頻比），當CP

55、的頻率為的頻率為20kHz，Y的頻率為多少？的頻率為多少？解：解：2片74HC161組成的同步計數(shù)器模為61614160 =100，經D觸發(fā)器2分頻后，電路的分頻系數(shù)為2001。若CP的信號頻率為20kHz，則輸出Y的頻率等于100Hz。 5-195-19 試分析如圖試分析如圖5-76所示由兩片所示由兩片4 4位雙向移位寄存器位雙向移位寄存器74HC194器件構成的器件構成的7 7位串行位串行- -并行變換電路的工作過程。并行變換電路的工作過程。解：解： 電路工作前先清零。第1個CP信號到來后，由于 致使 ， 移 位 寄 存 器 進 行 并 行 輸 入 ， 置 入 標 志數(shù) ，且使 。從第2個

56、CP信號輸入開始，移位寄存器進行右移操作，接受串行輸入數(shù)據(jù) 。經過7個CP信號右移7次后，標志位0移至 ，表明串入數(shù)據(jù) 已全部移入，轉為并行數(shù)據(jù)，并從移位寄存器的 輸出。第9個CP信號到來時，由于 ，又使得 ，移位寄存器再次進行并行輸入，置入標志數(shù)，重復上述過程。08Q11S0111111187654321QQQQQQQQ01S60 DD8Q60 DD81 QQ08Q11S5-21 試用兩片試用兩片74HC192用預置數(shù)控制端實現(xiàn)用預置數(shù)控制端實現(xiàn) 298的分頻器。的分頻器。 解：圖示中的解：圖示中的N=38。6-1 選擇題選擇題（1） TTL單定時器型號的最后幾位數(shù)字為（ A ）。A.555

57、 B.556 C.7555 D.7556 （2）用555定時器組成施密特觸發(fā)器，當輸入控制端CO外接10V電壓時，回差電壓為( B )。A.3.33V B.5V C.6.66V D.10V（3）555定時器可以組成( ABC )。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.JK觸發(fā)器（4） 若圖6-43中為TTL門電路微分型單穩(wěn)態(tài)觸發(fā)器，對R1 和R的選擇應使穩(wěn)態(tài)時：（ B ）A.與非門G1、G2都導通（低電平輸出）；B.G1導通，G2截止； C.G1截止，G2導通； D.G1、G2都截止。 （5）如圖所示單穩(wěn)態(tài)電路的輸出脈沖寬度為tWO=4s，恢復時間tre=1s,則輸出信號的最

58、高頻率為（ C C ）。 A.fmax=250kHz B.fmax1MHz; C.fmax200kHz。（6） 多諧振蕩器可產生（ B ）。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波（7） 石英晶體多諧振蕩器的突出優(yōu)點是（ C ）。A.速度高 B.電路簡單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭（8）能將正弦波變成同頻率方波的電路為（ B B ）。 A.穩(wěn)態(tài)觸發(fā)器 B.施密特觸發(fā)器 C.雙穩(wěn)態(tài)觸發(fā)器 D.無穩(wěn)態(tài)觸發(fā)器 （9）能把2 kHz 正弦波轉換成 2 kHz 矩形波 的電路是（ B B ）。 A.多諧振蕩器 B.施密特觸發(fā)器 C.單穩(wěn)態(tài)觸發(fā)器 D.二進制計數(shù)器 （10） 能把三角波

59、轉換為矩形脈沖信號的電路為（ D D ）。A.多諧振蕩器 B.DAC C. ADC D.施密特觸發(fā)器 （11） 為方便地構成單穩(wěn)態(tài)觸發(fā)器，應采用（ C C ）。A.DAC B.ADC C.施密特觸發(fā)器 D.JK 觸發(fā)器 （12） 用來鑒別脈沖信號幅度時，應采用（ D D ）。A.穩(wěn)態(tài)觸發(fā)器 B.雙穩(wěn)態(tài)觸發(fā)器 C.多諧振蕩器 D.施密特觸發(fā)器（13） 輸入為2 kHz 矩形脈沖信號時，欲得到500 Hz矩形 脈沖信號輸出，應采用（ D D ）。 A.多諧振蕩器 B.施密特觸發(fā)器 C.單穩(wěn)態(tài)觸發(fā)器 D.二進制計數(shù)器 （14）脈沖整形電路有（ BC ）。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸

60、發(fā)器 D.555定時器（15） 以下各電路中，（ B ）可以產生脈沖定時。 A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器 6-2 判斷題（正確打，錯誤的打）（1）當微分電路的時間常數(shù)=RCtW時，此RC電路會成為耦合電路。（ ）（2）積分電路也是一個RC串聯(lián)電路，它是從電容兩端上取出輸出電壓的。（ ）（3）微分電路是一種能夠將輸入的矩形脈沖變換為正負尖脈沖的波形變換電路。（ ） （4）施密特觸發(fā)器可用于將三角波變換成正 弦波。（ ） （5）施密特觸發(fā)器有兩個穩(wěn)態(tài)。（ ）6）施密特觸發(fā)器的正向閾值電壓一定大于負向閾值電壓。（ ）（7）單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬