數(shù)電第5章觸發(fā)器修改)

1、2022-7-7第第5章章 鎖存器和觸發(fā)器鎖存器和觸發(fā)器數(shù)字電子技術(shù)數(shù)字電子技術(shù) Digital Electronics Technology李艷紅Digital Electronics Technology2022-7-7雙穩(wěn)態(tài)的基本概念5.1 雙穩(wěn)態(tài)存儲單元電路雙穩(wěn)態(tài)存儲單元電路Digital Electronics Technology2022-7-7雙穩(wěn)態(tài)存儲單元電路Digital Electronics Technology2022-7-75.2 鎖存器鎖存器 鎖存器與觸發(fā)器是構(gòu)成各種時序電路的存儲單元電路，鎖存器與觸發(fā)器是構(gòu)成各種時序電路的存儲單元電路，其共同特點是具有其共同特點是

2、具有0和和1兩種穩(wěn)定狀態(tài)，一旦狀態(tài)確定，兩種穩(wěn)定狀態(tài)，一旦狀態(tài)確定，就能自行保持，相當(dāng)于長期存儲就能自行保持，相當(dāng)于長期存儲1位二進制碼，直到外部位二進制碼，直到外部信號作用時才有可能改變。信號作用時才有可能改變。 鎖存器與觸發(fā)器具有三個基本特性：鎖存器與觸發(fā)器具有三個基本特性： （1）有兩個穩(wěn)態(tài)，可分別表示二進制數(shù)碼）有兩個穩(wěn)態(tài)，可分別表示二進制數(shù)碼0和和1，無，無外觸發(fā)時可維持穩(wěn)態(tài)；外觸發(fā)時可維持穩(wěn)態(tài)； （2）外觸發(fā)下，兩個穩(wěn)態(tài)可相互轉(zhuǎn)換（稱翻轉(zhuǎn)）；）外觸發(fā)下，兩個穩(wěn)態(tài)可相互轉(zhuǎn)換（稱翻轉(zhuǎn)）； （3）有兩個互補輸出端。）有兩個互補輸出端。1. 鎖存器與觸發(fā)器的其基本特性鎖存器與觸發(fā)器的其基本

3、特性2. 觸發(fā)方式觸發(fā)方式 電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。Digital Electronics Technology2022-7-75.2 鎖存器鎖存器 按照電路結(jié)構(gòu)形式的不同分為：按照電路結(jié)構(gòu)形式的不同分為：基本基本SR觸發(fā)器、主從觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、觸發(fā)器、維持阻塞觸發(fā)器、CMOS邊沿觸發(fā)器等；邊沿觸發(fā)器等； 按照觸發(fā)器邏輯功能的不同分為：按照觸發(fā)器邏輯功能的不同分為：SR觸發(fā)器、觸發(fā)器、JK觸發(fā)觸發(fā)器、器、T觸發(fā)器、觸發(fā)器、D觸發(fā)器等；觸發(fā)器等； 按照存儲數(shù)據(jù)的原理不同分為：按照存儲數(shù)據(jù)的原理不同分為：靜態(tài)觸發(fā)器和動態(tài)觸發(fā)靜態(tài)觸發(fā)器和動態(tài)觸

4、發(fā)器。器。3. 觸發(fā)器分類觸發(fā)器分類Digital Electronics Technology2022-7-75.2.1 SR鎖存器鎖存器QRSQ Qn Qn 0 1 1 0 0* 0*0 00 11 01 1 Qn+1 Qn+1S R（2） 功能表功能表（1） 邏輯圖邏輯圖ResetSet次態(tài)次態(tài)初態(tài)初態(tài)亞穩(wěn)態(tài)亞穩(wěn)態(tài)1. 由或非門構(gòu)成的基本由或非門構(gòu)成的基本RS鎖存器鎖存器（3） 邏輯符號邏輯符號Digital Electronics Technology2022-7-75.2 SR鎖存器鎖存器2. 鎖存器和觸發(fā)器的區(qū)別鎖存器和觸發(fā)器的區(qū)別 鎖存器雖然也能夠存儲一位二值信號，但其置鎖存器雖

5、然也能夠存儲一位二值信號，但其置1或復(fù)或復(fù)位（置位（置0）是由輸入）是由輸入S或或R直接完成的，不需要觸發(fā)信號的直接完成的，不需要觸發(fā)信號的觸發(fā)。觸發(fā)。3. 時序圖時序圖SRQQ不確定不確定Digital Electronics Technology2022-7-75.2 SR鎖存器鎖存器4. SR鎖存器的特性方程鎖存器的特性方程約束條件01SRSQRQnn5.由與非門構(gòu)成的由與非門構(gòu)成的SR鎖存器鎖存器（1） 邏輯圖邏輯圖（2） 邏輯符號邏輯符號QQG1G2SRDDDDDDSRQQSRDD DDDDDigital Electronics Technology2022-7-75.2 SR鎖存器

6、鎖存器 1* 1*1 00 1Qn Qn 0 0 0 1 1 0 1 1Qn+1 Qn+1S R 約束條件11SRSQRQnn（3） 功能表功能表（4） 特性方程特性方程Digital Electronics Technology2022-7-75.2 SR鎖存器鎖存器6. SR鎖存器的應(yīng)用鎖存器的應(yīng)用利用基本利用基本RS觸發(fā)器的記憶功能消除機械開關(guān)振動引觸發(fā)器的記憶功能消除機械開關(guān)振動引起的干擾脈沖。起的干擾脈沖。 機械開關(guān)機械開關(guān) （a）電路）電路 (b)輸出電壓波形輸出電壓波形Digital Electronics Technology2022-7-75.2 SR鎖存器鎖存器Digita

7、l Electronics Technology2022-7-7在基本在基本SR鎖存器前增加一對邏輯門鎖存器前增加一對邏輯門G3、G4，用使能信用使能信號號E控制鎖存器在某一指定時刻根據(jù)控制鎖存器在某一指定時刻根據(jù)S、R輸入信號確定輸輸入信號確定輸出狀態(tài)，這種鎖存器稱為邏輯門控出狀態(tài)，這種鎖存器稱為邏輯門控SR鎖存器。鎖存器。通過控制通過控制E端電平，實現(xiàn)多個鎖存器同步數(shù)據(jù)鎖存。端電平，實現(xiàn)多個鎖存器同步數(shù)據(jù)鎖存。（2） 邏輯符號邏輯符號（1） 邏輯圖邏輯圖Digital Electronics Technology2022-7-7在S和R輸入端連接一個非門G5，消除SR鎖存器的不確定狀態(tài)，重

8、設(shè)輸入端口形成D鎖存器。5.2.2 D鎖存器鎖存器（1） 邏輯圖邏輯圖（2） 邏輯符號邏輯符號Digital Electronics Technology2022-7-7 D鎖存器功能表0 11 0Qn Qn 1 0 1 1 0 *Qn+1 Qn+1E D例題例題 邏輯門控邏輯門控D鎖存器輸入波形如下圖所示，鎖存器輸入波形如下圖所示，畫出畫出Q與與Q的輸出波形。的輸出波形。Digital Electronics Technology2022-7-75.3 觸發(fā)器觸發(fā)器 從之前的學(xué)習(xí)中可知，鎖存器的輸出信號由從之前的學(xué)習(xí)中可知，鎖存器的輸出信號由輸入信號直接控制，但是在實際工作中，要求鎖輸入信號

9、直接控制，但是在實際工作中，要求鎖存器按統(tǒng)一的節(jié)拍進行狀態(tài)更新。存器按統(tǒng)一的節(jié)拍進行狀態(tài)更新。 鎖存器即轉(zhuǎn)變?yōu)闀r鐘觸發(fā)器或鐘控觸發(fā)器鎖存器即轉(zhuǎn)變?yōu)闀r鐘觸發(fā)器或鐘控觸發(fā)器具有時鐘脈沖具有時鐘脈沖CP控制的觸發(fā)器。該觸發(fā)器狀態(tài)控制的觸發(fā)器。該觸發(fā)器狀態(tài)的改變與時鐘脈沖同步。的改變與時鐘脈沖同步。 CP：控制時序電路工作節(jié)奏的固定頻率的脈：控制時序電路工作節(jié)奏的固定頻率的脈沖信號，一般是矩形波。沖信號，一般是矩形波。 觸發(fā)器的狀態(tài)更新時刻：觸發(fā)器的狀態(tài)更新時刻：受受CP輸入控制。輸入控制。 觸發(fā)器更新為何種狀態(tài)：由觸發(fā)輸入信號決觸發(fā)器更新為何種狀態(tài)：由觸發(fā)輸入信號決定。定。1.觸發(fā)器概述觸發(fā)器概述D

10、igital Electronics Technology2022-7-72. 觸發(fā)方式觸發(fā)方式 電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。 按照電路結(jié)構(gòu)形式的不同分為：按照電路結(jié)構(gòu)形式的不同分為：基本基本SR觸發(fā)器、觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、CMOS邊沿觸發(fā)器邊沿觸發(fā)器等；等； 按照觸發(fā)器邏輯功能的不同分為：按照觸發(fā)器邏輯功能的不同分為：SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T觸發(fā)器、觸發(fā)器、D觸發(fā)器等；觸發(fā)器等；3. 觸發(fā)器分類觸發(fā)器分類Digital Electronics Technology2022-7-71.同步同步SR觸發(fā)

11、器的觸發(fā)器的電路組成及邏輯符號同步RS觸發(fā)器 （a） 邏輯電路 （b）邏輯符號 在CP=0期間，G3、G4被封鎖，觸發(fā)器狀態(tài)不變。在CP=1期間，由R和S端信號決定觸發(fā)器的輸出狀態(tài)。結(jié)論：觸發(fā)器的動作時間是由時鐘脈沖CP控制的。 觸發(fā)方式：電平觸發(fā)方式 只有CP=1時（高電平有效），觸發(fā)器的狀態(tài)才由輸入信號R和S來決定。 5.3.1 同步同步SR觸發(fā)器觸發(fā)器Digital Electronics Technology2022-7-72.同步同步SR觸發(fā)器的觸發(fā)器的功能表（在CP=1期間有效）現(xiàn)態(tài)：CP脈沖作用前觸發(fā)器的原狀態(tài)，用Qn表示；次態(tài)：CP脈沖作用后觸發(fā)器的新狀態(tài)，用Qn+1表示。 同

12、步RS觸發(fā)器功能表R為高電平有效觸發(fā) S為高電平有效觸發(fā) R、S不允許同時有效Digital Electronics Technology2022-7-73.同步同步SR觸發(fā)器的觸發(fā)器的工作波形工作波形（又稱為時序圖， ） 同步SR觸發(fā)器的時序圖 Digital Electronics Technology2022-7-74.同步同步SR觸發(fā)器的空翻觸發(fā)器的空翻同步觸發(fā)器在一個同步觸發(fā)器在一個CP脈沖作用后，出現(xiàn)兩次脈沖作用后，出現(xiàn)兩次或兩次以上翻轉(zhuǎn)的現(xiàn)象稱為或兩次以上翻轉(zhuǎn)的現(xiàn)象稱為空翻空翻。同步RS觸發(fā)器的空翻現(xiàn)象 Digital Electronics Technology2022-7-7

13、 為了既解決電平觸發(fā)為了既解決電平觸發(fā)SR觸發(fā)器對輸入信號的約束問觸發(fā)器對輸入信號的約束問題，又能使觸發(fā)器保持有兩個輸入端的作用，可將電平觸題，又能使觸發(fā)器保持有兩個輸入端的作用，可將電平觸發(fā)發(fā)SR觸發(fā)器改進。觸發(fā)器改進。 即增加兩條反饋線，將觸發(fā)器的輸出交叉反饋到兩個即增加兩條反饋線，將觸發(fā)器的輸出交叉反饋到兩個控制門的輸入端，利用觸發(fā)器兩個輸出端信號始終互補控制門的輸入端，利用觸發(fā)器兩個輸出端信號始終互補的特點，有效地解決了在時鐘脈沖作用期間兩個輸入同的特點，有效地解決了在時鐘脈沖作用期間兩個輸入同時為時為1將導(dǎo)致觸發(fā)器狀態(tài)不確定的問題。修改后，將導(dǎo)致觸發(fā)器狀態(tài)不確定的問題。修改后，把原來

14、把原來的輸入端的輸入端S改成改成J，R改成改成K，稱為，稱為JK觸發(fā)器觸發(fā)器。 5.3.2 同步同步JK觸發(fā)器觸發(fā)器Digital Electronics Technology2022-7-7（3）功能表）功能表（1）邏輯圖）邏輯圖（2）邏輯符號）邏輯符號CPDigital Electronics Technology2022-7-7 上述上述JK觸發(fā)器結(jié)構(gòu)簡單，且具有較強的邏輯功觸發(fā)器結(jié)構(gòu)簡單，且具有較強的邏輯功能，但依然存在能，但依然存在“空翻空翻”現(xiàn)象現(xiàn)象。為了進一步解決。為了進一步解決“空空翻翻”問題，實際電路中廣泛采用主從問題，實際電路中廣泛采用主從JK觸發(fā)器。觸發(fā)器。 下面介紹幾種

15、能克服空翻的觸發(fā)器。Digital Electronics Technology2022-7-71. 主從主從SR觸發(fā)器觸發(fā)器5.3.3 主從觸發(fā)器主從觸發(fā)器（1）邏輯圖）邏輯圖主觸發(fā)器：同步主觸發(fā)器：同步SR觸觸發(fā)器（發(fā)器（FF2），其狀），其狀態(tài)由輸入信號決定態(tài)由輸入信號決定 從觸發(fā)器：同步從觸發(fā)器：同步SR觸觸發(fā)器（發(fā)器（FF1），其狀），其狀態(tài)由主觸發(fā)器的狀態(tài)態(tài)由主觸發(fā)器的狀態(tài)決定決定 Digital Electronics Technology2022-7-7（2）邏輯符號）邏輯符號表 示 觸 發(fā) 器 靠表 示 觸 發(fā) 器 靠CP下降沿觸發(fā)下降沿觸發(fā) 表示主從觸發(fā)表示主從觸發(fā)方式方式

16、 Digital Electronics Technology2022-7-7（3）工作原理）工作原理（1）當(dāng)CP=1時，從觸發(fā)器FF1的輸出狀態(tài)保持不變，主觸發(fā)器FF2的輸出狀態(tài)由S 和R來決定。（2）當(dāng)CP由1跳到0時（或稱CP脈沖下降沿到來時），主觸發(fā)器FF2的輸出狀態(tài)保持不變，從觸發(fā)器FF1的輸出狀態(tài)由主觸發(fā)器FF2的狀態(tài)決定。此時，由于CP=0，輸入信號R和S被封鎖。 可知，主從觸發(fā)器分兩步工作：第一步，CP=1期間，主觸發(fā)器的輸出狀態(tài)由輸入信號R和S的狀態(tài)確定，從觸發(fā)器的輸出狀態(tài)保持不變。第二步，當(dāng)CP從1變?yōu)?時，主觸發(fā)器的輸出狀態(tài)送入從觸發(fā)器中，從觸發(fā)器的輸出狀態(tài)由主觸發(fā)器當(dāng)時

17、的狀態(tài)決定。在CP=0期間，由于主觸發(fā)器的輸出狀態(tài)保持不變，因而受其控制的從觸發(fā)器的狀態(tài)也保持不變。 觸發(fā)方式：主從觸發(fā)方式（CP下降沿有效）。主從觸發(fā)器狀態(tài)的更新只發(fā)生在CP脈沖的下降沿，觸發(fā)器的新狀態(tài)由CP脈沖下降沿到來之前的S 、R信號決定。 優(yōu)點：克服了空翻，提高了工作的可靠性。 Digital Electronics Technology2022-7-7（4 4）功能表）功能表（只在（只在CP從從1變?yōu)樽優(yōu)?時有效）時有效） 主從SR觸發(fā)器功能表 S和R都為高電平有效觸發(fā) 功能與同步SR觸發(fā)器完全相同 。Digital Electronics Technology2022-7-7（5

18、 5） 工作波形工作波形（又稱為時序圖，（又稱為時序圖， ） 主從SR觸發(fā)器的時序圖 Digital Electronics Technology2022-7-7 RS觸發(fā)器狀態(tài)轉(zhuǎn)換表 狀態(tài)轉(zhuǎn)換表是表示觸發(fā)器的現(xiàn)態(tài)Qn、輸入信號和次態(tài)Qn+1之間轉(zhuǎn)換關(guān)系的表格。（6 6）狀態(tài)轉(zhuǎn)換表）狀態(tài)轉(zhuǎn)換表S RQnQn+1000 00101010 10100101 001111 11 101R有效置0 S有效置1 R、S不允許同時有效R、S同時無效保持Digital Electronics Technology2022-7-7（7 7）特性方程特性方程（又稱為狀態(tài)方程）（又稱為狀態(tài)方程） 由狀態(tài)轉(zhuǎn)換表得到

19、Qn+1的狀態(tài)轉(zhuǎn)換卡諾圖。 SR觸發(fā)器的Qn+1卡諾圖 進一步可寫出Qn+1的表達式。 S RQnQn+1000 00101010 10100101 001111 11 101約束條件，表示不允許將R、S同時取為1 Digital Electronics Technology2022-7-7（8 8）狀態(tài)轉(zhuǎn)換圖）狀態(tài)轉(zhuǎn)換圖 SR觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 狀態(tài)轉(zhuǎn)換圖：表示觸發(fā)器狀態(tài)轉(zhuǎn)換的圖形。它是觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀不變時，對輸入信號（R、S）提出的要求。 兩個圓圈表示狀態(tài)0和1 箭頭表示狀態(tài)轉(zhuǎn)換的方向 在箭頭旁邊用文字或符號表示實現(xiàn)轉(zhuǎn)換所必備的條件 Digital Electr

20、onics Technology2022-7-7（2）特性表）特性表2.主從主從 J K 觸發(fā)器觸發(fā)器（1）電路結(jié)構(gòu)）電路結(jié)構(gòu) 主從主從JK觸發(fā)器由兩個時鐘控制觸發(fā)器由兩個時鐘控制RS觸發(fā)器串接而成。觸發(fā)器串接而成。 CLK J K 00 00 11 01 1X X 10JKQn+1從觸發(fā)器主觸發(fā)器&1G1G2G3G4G1G2G3G4CLKQ，Q，QQnQnQnQDigital Electronics Technology2022-7-7（3）JK觸發(fā)器的邏輯符號觸發(fā)器的邏輯符號（a）下降沿觸發(fā) （b）上升沿觸發(fā)Digital Electronics Technology2022-7-

21、7（4） 狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表 JK觸發(fā)器狀態(tài)轉(zhuǎn)換表 Digital Electronics Technology2022-7-7（5）特性方程）特性方程（6） 狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖 JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 Digital Electronics Technology2022-7-7（7）時序圖）時序圖（以CP下降沿觸發(fā)的JK觸發(fā)器為例）JK觸發(fā)器的時序圖 Digital Electronics Technology2022-7-7 由于主從結(jié)構(gòu)的由于主從結(jié)構(gòu)的JKJK觸發(fā)器有兩個動作特點：觸發(fā)器有兩個動作特點： 觸發(fā)器的翻轉(zhuǎn)分兩步走。第一步，在觸發(fā)器的翻轉(zhuǎn)分兩步走。第一步，在CLKCLK高電

22、平期間主觸高電平期間主觸發(fā)器接收輸入端的信號，被置成相應(yīng)的狀態(tài)，而從觸發(fā)器不發(fā)器接收輸入端的信號，被置成相應(yīng)的狀態(tài)，而從觸發(fā)器不動；第二步，動；第二步，CLKCLK下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，所以翻轉(zhuǎn)，所以Q Q、Q Q端狀態(tài)的改變發(fā)生在端狀態(tài)的改變發(fā)生在CLKCLK的下降沿。的下降沿。 主觸發(fā)器本身是一個電平觸發(fā)主觸發(fā)器本身是一個電平觸發(fā)SRSR觸發(fā)器，所以在觸發(fā)器，所以在CLK=1CLK=1的的全部時間里輸入信號都將對主觸發(fā)器起控制作用。全部時間里輸入信號都將對主觸發(fā)器起控制作用。 在使用主從JK觸發(fā)器的時候經(jīng)常會遇到這樣一種情況，就是

23、在CLK=1期間輸入信號發(fā)生過變化后，CLK下降沿到達時從觸發(fā)器的狀態(tài)不一定能按此刻輸入信號的狀態(tài)來確定，而必須考慮整個CLK1期間輸入信號的變化過程才能確定觸發(fā)器的次態(tài)。這樣會帶來一次變化現(xiàn)象。這樣會帶來一次變化現(xiàn)象。注意：注意：Digital Electronics Technology2022-7-7如圖示主從JK觸發(fā)器CLK和J、K的電壓彼形，試畫出主觸發(fā)器端和從觸發(fā)器端的工作波形。設(shè)初始態(tài)為0。 Digital Electronics Technology2022-7-7Digital Electronics Technology2022-7-7主從主從JK觸發(fā)器的一次變化現(xiàn)象：觸發(fā)

24、器的一次變化現(xiàn)象： CPJKQ主Q主QQt1t2t3在在CLK=1期間，期間，JK發(fā)生發(fā)生了多次變化，了多次變化，Q主主只只變化一變化一次次，所以在，所以在CLK下降沿到下降沿到來時，來時，Q狀態(tài)與此時的狀態(tài)與此時的Q主主相同，相同，并不是由此時的并不是由此時的JK狀態(tài)決定狀態(tài)決定。這就是。這就是一次變一次變化現(xiàn)象化現(xiàn)象。為使主從為使主從 JK 觸發(fā)器按其特性表正常工作，觸發(fā)器按其特性表正常工作， 在在 CLK = 1期間，期間，必須使必須使JK 端的狀態(tài)保持不變。端的狀態(tài)保持不變。否則，由干擾信號引起的一次否則，由干擾信號引起的一次翻轉(zhuǎn)，會在翻轉(zhuǎn)，會在CLK下降沿到來時被送入從觸發(fā)器，從而造

25、成觸發(fā)下降沿到來時被送入從觸發(fā)器，從而造成觸發(fā)器工作的錯誤。器工作的錯誤。Digital Electronics Technology2022-7-7邊沿邊沿JK觸發(fā)器觸發(fā)器 由主從主從JK觸發(fā)器的工作原理我們知道，它在觸發(fā)器的工作原理我們知道，它在CLK=1的的全部時間內(nèi)接收置位信號全部時間內(nèi)接收置位信號，如果CLK=1期間有干擾疊加在置位信號上，由于一次翻轉(zhuǎn)現(xiàn)象的存在，主從JK觸發(fā)器就會得到錯誤的結(jié)果，將干擾接收下來。為了減少接收干擾的時間，提高觸發(fā)器的可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于希望觸發(fā)器的次態(tài)僅僅取決于CLK信號下降沿（上信號下降沿（上升沿）到來時刻輸入信號的狀態(tài)

26、升沿）到來時刻輸入信號的狀態(tài)，而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。因此導(dǎo)出了邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器。Digital Electronics Technology2022-7-7邊沿邊沿JK觸發(fā)器的邏輯符號有：觸發(fā)器的邏輯符號有：SDRDC11JQQJCLK1KKSRSDRDC11JQQJCLK1KKSR上升沿觸發(fā)有效上升沿觸發(fā)有效下降沿觸發(fā)有效下降沿觸發(fā)有效Digital Electronics Technology2022-7-7邊沿邊沿JK觸發(fā)器的波形圖：觸發(fā)器的波形圖： CPJQK邊沿邊沿JK觸發(fā)器的功能表：觸發(fā)器的功能表： Digital Electroni

27、cs Technology2022-7-7邊沿觸發(fā)器的動作特點： 邊沿觸發(fā)器的次態(tài)僅取決于邊沿觸發(fā)器的次態(tài)僅取決于CLK信號的上升沿或信號的上升沿或下降沿到達時輸入端的邏輯狀態(tài)下降沿到達時輸入端的邏輯狀態(tài)，而在這以前或以后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。 這種特點有效的提高了觸發(fā)器電路的抗干擾能力，因而也提高了電路的工作可靠性。Digital Electronics Technology2022-7-745 集成JK觸發(fā)器74LS112(a) 外引腳圖 (b) 邏輯符號 常用的有74LS112、CC4027等。 74LS112為下降沿觸發(fā)的雙JK觸發(fā)器。SD、RD分別為異步置1端和異步

28、置0端，均為低電平有效。 （1）. 74LS112的外引腳圖和邏輯符號 集成JK觸發(fā)器Digital Electronics Technology2022-7-746（2）. 邏輯功能 74LS112的功能表 Digital Electronics Technology2022-7-747（3）. 時序圖 74LS112的時序圖Digital Electronics Technology2022-7-7邊沿觸發(fā)器：靠CP脈沖上升沿或下降沿進行觸發(fā)。正邊沿觸發(fā)器：靠CP脈沖上升沿觸發(fā)。負邊沿觸發(fā)器：靠CP脈沖下降沿觸發(fā)。觸發(fā)方式：邊沿觸發(fā)方式?？商岣哂|發(fā)器工作的可靠性，增強抗干擾能力。 主從RS

29、觸發(fā)器 （a） 邏輯電路 （b）邏輯符號表示觸發(fā)器靠CP上升沿觸發(fā) 表示CP為邊 沿 觸 發(fā)方式 1.電路組成及邏輯符號5.3.4 邊沿邊沿D觸發(fā)器觸發(fā)器Digital Electronics Technology2022-7-72. 工作原理（1）當(dāng)CP=0時，G3、G4被封鎖，觸發(fā)器的輸出狀態(tài)保持不變。（2）當(dāng)CP從0變?yōu)?時，G3、G4打開，它們的輸出由G5、G6決定。此瞬間，若D=0，觸發(fā)器被置為0狀態(tài)；若D=1，觸發(fā)器被置為1狀態(tài)。（3）當(dāng)CP從0變?yōu)?之后，雖然CP=1，門G3、G4是打開的，但由于電路中幾條反饋線的維持阻塞作用，輸入信號D的變化不會影響觸發(fā)器的置1和置0，使觸發(fā)器

30、能夠可靠地置1和置0。因此，該觸發(fā)器稱為維持阻塞觸發(fā)器。 可見，該觸發(fā)器的觸發(fā)方式為：在CP脈沖上升沿到來之前接受D輸入信號，當(dāng)CP從0變?yōu)?時，觸發(fā)器的輸出狀態(tài)將由CP上升沿到來之前一瞬間D的狀態(tài)決定。 由于觸發(fā)器接受輸入信號及狀態(tài)的翻轉(zhuǎn)均是在CP脈沖上升沿前后完成的，故稱為邊沿觸發(fā)器。 Digital Electronics Technology2022-7-73. 時序圖 維持阻塞邊沿D觸發(fā)器時序圖 當(dāng)CP從0變?yōu)?時，Q將由CP上升沿到來之前一瞬間D的狀態(tài)決定。 Digital Electronics Technology2022-7-74.狀態(tài)轉(zhuǎn)換表 D觸發(fā)器的狀態(tài)轉(zhuǎn)換表 DQnQn

31、+10000101011115.特性方程 Qn+1=D 6. 狀態(tài)轉(zhuǎn)換圖 D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 Digital Electronics Technology2022-7-7具有保持和翻轉(zhuǎn)功能。 5.3.5 T觸發(fā)器觸發(fā)器 T觸發(fā)器的功能表 1.功能表 2. 狀態(tài)轉(zhuǎn)換表 T觸發(fā)器的狀態(tài)轉(zhuǎn)換表 Digital Electronics Technology2022-7-73. 特性方程4. 狀態(tài)轉(zhuǎn)換圖 T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 令JK觸發(fā)器的JKT，就可實現(xiàn)T觸發(fā)器。 JK觸發(fā)器接成T觸發(fā)器 Digital Electronics Technology2022-7-75. T觸發(fā)器 （1）T觸發(fā)器的功能

32、 把T=1時的T觸發(fā)器稱為計數(shù)型觸發(fā)器，又叫做T觸發(fā)器。 每來一個CP脈沖，T觸發(fā)器就翻轉(zhuǎn)一次，顯然能實現(xiàn)計數(shù)功能。 T觸發(fā)器的狀態(tài)轉(zhuǎn)換表特性方程為 Digital Electronics Technology2022-7-7（2）JK觸發(fā)器的計數(shù)形式令JK觸發(fā)器的J= K =1，就可以構(gòu)成T觸發(fā)器。 JK觸發(fā)器的計數(shù)形式 （a）電路 （b）工作波形 Digital Electronics Technology2022-7-7（3）D觸發(fā)器的計數(shù)形式 令D=Qn，D觸發(fā)器就可以構(gòu)成T觸發(fā)器。 接成計數(shù)形式的D觸發(fā)器（a）電路 （b）工作波形 Digital Electronics Techno

33、logy2022-7-7571. 觸發(fā)器邏輯功能轉(zhuǎn)換的意義及方法 觸發(fā)器邏輯功能的轉(zhuǎn)換其實質(zhì)就是把一種已有的觸發(fā)器，通過加入轉(zhuǎn)換邏輯電路，成為另一種邏輯功能的觸發(fā)器,轉(zhuǎn)換邏輯電路就是待求的組合邏輯電路。轉(zhuǎn)換要求示意圖如下圖所示。 Digital Electronics Technology2022-7-758 轉(zhuǎn)換的方法有兩種：公式法和圖形法。公式法比較簡單，直接用邏輯代數(shù)中的公式和定理進行運算；圖形法則比較繁瑣，但比較直觀，不易出錯，它通過特性方程、驅(qū)動表和卡諾圖來實現(xiàn)邏輯功能的轉(zhuǎn)換。 2. D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成JK觸發(fā)器觸發(fā)器由二者的特性方程可知：由二者的特性方程可知：)(1CPQKQJ

34、DQnnnDigital Electronics Technology2022-7-7D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成JK觸發(fā)器的邏輯圖為：觸發(fā)器的邏輯圖為：D QC QJCLKQQK思考：由思考：由D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成T觸發(fā)器觸發(fā)器Digital Electronics Technology2022-7-760 1.觸發(fā)器觸發(fā)器是具有記憶功能的的邏輯電路，每個觸是具有記憶功能的的邏輯電路，每個觸發(fā)器能存儲一位二進制數(shù)據(jù)。發(fā)器能存儲一位二進制數(shù)據(jù)。 2.按照邏輯按照邏輯電路結(jié)構(gòu)電路結(jié)構(gòu)的不同，可以把觸發(fā)器分為的不同，可以把觸發(fā)器分為基本基本SR觸發(fā)器、同步觸發(fā)器、同步SR觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。觸發(fā)器。 按照按照觸發(fā)方式觸發(fā)方式不同，可以把觸發(fā)器分為異步電不同，可以把觸發(fā)器分為異步電平觸發(fā)、同步電平觸發(fā)、主從觸發(fā)、邊沿觸發(fā)。平觸發(fā)、同步電平觸發(fā)、主從觸發(fā)、邊沿觸發(fā)。 按照按照邏輯功能邏輯功能不同，可以把觸發(fā)器分為不同，可以把觸發(fā)器分為SR觸發(fā)觸發(fā)器、器、JK觸發(fā)器、觸發(fā)器、D觸發(fā)器、觸發(fā)器、T觸發(fā)器和觸發(fā)器和T觸發(fā)器。觸發(fā)器。觸發(fā)器總結(jié)觸發(fā)器總結(jié) Digital Electronics T