第05章存儲(chǔ)器及接口技術(shù).ppt

1、微機(jī)原理與接口技術(shù)1第四章 存儲(chǔ)器系統(tǒng)2第一節(jié) 概述3在現(xiàn)代計(jì)算機(jī)中，存儲(chǔ)器是核心組成部分之一。因?yàn)橛辛怂?，?jì)算機(jī)才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來(lái)，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動(dòng)完成信息處理的功能。存儲(chǔ)器的性能指標(biāo)有：容量、速度和成本。容量：存儲(chǔ)器系統(tǒng)的容量越大，表明其能夠保存的信息量越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能越強(qiáng)；速度：一般情況下，相對(duì)于高速CPU，存儲(chǔ)器的存取速度總要慢12個(gè)數(shù)量級(jí)；成本：存儲(chǔ)器的位成本也是存儲(chǔ)器的重要性能指標(biāo)。4在計(jì)算機(jī)系統(tǒng)中常采用三級(jí)存儲(chǔ)器結(jié)構(gòu)內(nèi)存儲(chǔ)器（使用半導(dǎo)體存儲(chǔ)器芯片）Cache高速緩沖器內(nèi)存儲(chǔ)器（RAM和ROM）主機(jī)內(nèi)存儲(chǔ)器（硬盤(pán)、光盤(pán)）

2、后備移動(dòng)存儲(chǔ)器（磁帶、光盤(pán)）外存儲(chǔ)器(輔助存儲(chǔ)器)55.1.2存儲(chǔ)器分類 隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存儲(chǔ)器的種類日益繁多，分類的方法也有很多種。按數(shù)據(jù)存取方式分類直接存儲(chǔ)器順序體存儲(chǔ)器隨機(jī)存儲(chǔ)器先進(jìn)先出存儲(chǔ)器多端口存儲(chǔ)器存儲(chǔ)器62）按照存儲(chǔ)器件原理分類雙極性TTL和單極性MOS3）按照存儲(chǔ)原理分類RAM(Random Access Memory隨機(jī)存取存儲(chǔ)器)：每個(gè)存儲(chǔ)單元內(nèi)容既可以隨時(shí)讀出，又可以隨時(shí)寫(xiě)入。訪問(wèn)所需時(shí)間基本固定，而與存儲(chǔ)單元地址無(wú)關(guān)。計(jì)算機(jī)的內(nèi)存主要采用隨機(jī)存儲(chǔ)器。隨機(jī)存儲(chǔ)器多采用MOS(金屬氧化物半導(dǎo)體)型半導(dǎo)體集成電路芯片制成。易失性。DRAM（動(dòng)態(tài)隨機(jī)存取存

3、儲(chǔ)器）SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器）7ROM（Read Only Memory只讀存儲(chǔ)器）只能讀出不能寫(xiě)入的存儲(chǔ)器，它通常用來(lái)存放固定不變的程序、漢字字型庫(kù)、字符及圖形符號(hào)等。由于它和RAM分享主存的地址空間，所以仍屬于主存的一部分。Mask ROM（掩膜ROM）PROM（Programmable ROM）和EPROM（Erasable Programmable ROM）Flash ROM（快擦除ROM，或閃速存儲(chǔ)器）84）按照存儲(chǔ)器件原理分類并行存儲(chǔ)器和串行存儲(chǔ)器5）按照存儲(chǔ)原理分類6）按照數(shù)據(jù)存儲(chǔ)狀態(tài)分類95.1.3存儲(chǔ)器性能指標(biāo)1）芯片的容量：以存儲(chǔ)1位二進(jìn)制數(shù)（bit）為單位存儲(chǔ)芯片容

4、量=單元數(shù)*數(shù)據(jù)位數(shù)單位：MB（1MB220字節(jié)）或GB（1GB230字節(jié)） 每個(gè)存儲(chǔ)單元（一個(gè)字節(jié)）都有一個(gè)地址，CPU按地址對(duì)存儲(chǔ)器進(jìn)行訪問(wèn) 2）芯片的存取速度 在存儲(chǔ)器地址被選定后，存儲(chǔ)器讀出數(shù)據(jù)并送到CPU（或者是把CPU數(shù)據(jù)寫(xiě)入存儲(chǔ)器）所需要的時(shí)間 單位：ns（1ns = 10-9秒）5.1.4-5.1.5自學(xué)內(nèi)容105.2存儲(chǔ)器體系結(jié)構(gòu)及工作原理在微型機(jī)系統(tǒng)中，存儲(chǔ)器是很重要的組成部分，雖然存儲(chǔ)器的種類很多，但它們?cè)谙到y(tǒng)中的整體結(jié)構(gòu)及讀寫(xiě)的工作過(guò)程是基本相同的。一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分構(gòu)成。1) 基本存儲(chǔ)單元一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部有兩個(gè)穩(wěn)定且互

5、相對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改變。11內(nèi)存儲(chǔ)器結(jié)構(gòu)與工作過(guò)程示意圖00000000000000000000000000000001存儲(chǔ)單元（8位）地址寄存器地址譯碼器地址總線讀寫(xiě)控制電路數(shù)據(jù)總線控制總線Write信號(hào)內(nèi)存122) 存儲(chǔ)體一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放MN個(gè)二進(jìn)制信息，就要用MN個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來(lái)，這些由基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個(gè)字節(jié)由8個(gè)基本的存儲(chǔ)單元構(gòu)成，能存放8位二進(jìn)制信息，CPU把這8位二進(jìn)制信息作為一個(gè)整體來(lái)進(jìn)行處理。133) 地址譯碼器由于存儲(chǔ)器系統(tǒng)是由許多存

6、儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元存放8位二進(jìn)制信息，每個(gè)存儲(chǔ)單元都用不同的地址加以區(qū)分。CPU要對(duì)某個(gè)存儲(chǔ)單元進(jìn)行讀/寫(xiě)操作，必須先通過(guò)地址總線，向存儲(chǔ)器系統(tǒng)發(fā)出所需訪問(wèn)的存儲(chǔ)單元的地址碼。地址譯碼器的作用是用來(lái)接受CPU送來(lái)的地址信號(hào)并對(duì)它們進(jìn)行譯碼，選擇與地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行操作。地址譯碼有兩種方式：?jiǎn)巫g碼和雙譯碼。14單譯碼：適用于小容量存儲(chǔ)器，存儲(chǔ)器線性排列，以字選擇線來(lái)選擇某個(gè)字的所有位，特點(diǎn)是譯碼輸出線較多。當(dāng)?shù)刂反a有10根時(shí)，有2101024根輸出線，分別控制1024條字選擇線。15雙譯碼：存儲(chǔ)器以矩陣的形式排列，將地址線分成兩部分，對(duì)應(yīng)的地址譯碼器也是兩部分，即行

7、譯碼器和列譯碼器，行譯碼器輸出行地址選擇信號(hào)，列譯碼器輸出列地址選擇信號(hào)，行列選擇線交叉處即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出線較少，適合于較大的存儲(chǔ)器系統(tǒng)。16例，將n根地址線分成MN，相應(yīng)的存儲(chǔ)單元為2M2N, 地址選擇線共有2M+2N條, 大大小于2n條。2M選擇線2N選擇線174) 片選與讀寫(xiě)控制信號(hào)片選信號(hào)用以實(shí)現(xiàn)芯片的選擇，對(duì)于一個(gè)芯片來(lái)說(shuō)，只有片選信號(hào)有效，才能對(duì)其進(jìn)行讀寫(xiě)操作。應(yīng)首先使芯片的片選信號(hào)有效(大地址)，才能選擇其中的存儲(chǔ)單元進(jìn)行操作。讀寫(xiě)控制信號(hào)用來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)器中數(shù)據(jù)的流向的控制。1812345輸出地址地址選通讀信號(hào)有效數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)到數(shù)據(jù)總線1912345輸出

8、地址地址選通寫(xiě)信號(hào)有效數(shù)據(jù)進(jìn)入內(nèi)存數(shù)據(jù)從CPU到數(shù)據(jù)總線201、 靜態(tài)RAM1) 基本存儲(chǔ)單元T1，T2控制管T3，T4負(fù)載管T1截止，A=1(高電平) T2導(dǎo)通，B=0(低電平)T1導(dǎo)通，A=0(低電平) T2截止，B=1(高電平)雙穩(wěn)電路5.2.2讀寫(xiě)存儲(chǔ)器RAM在微機(jī)系統(tǒng)的工作過(guò)程中可以隨時(shí)地對(duì)其中的各個(gè)存儲(chǔ)單元進(jìn)行讀/寫(xiě)操作。21寫(xiě)過(guò)程X譯碼線為高, T5, T6導(dǎo)通；Y譯碼線為高, T7, T8導(dǎo)通; 數(shù)據(jù)信號(hào)從兩邊I/O輸入, 使T1,T2分別導(dǎo)通或截止；X, Y譯碼信號(hào)消失, 存儲(chǔ)單元狀態(tài)穩(wěn)定保持。T7, T8是公用的，不屬于具體的存儲(chǔ)單元。22讀過(guò)程X譯碼線為高, T5, T6

9、導(dǎo)通；Y譯碼線為高, T7, T8導(dǎo)通; 數(shù)據(jù)信號(hào)從A, B輸出, 送至兩邊的I/O線上，驅(qū)動(dòng)差動(dòng)放大器，判斷信號(hào)值；4) X, Y譯碼信號(hào)消失, 存儲(chǔ)單元狀態(tài)保持不變。232) 靜態(tài)RAM存儲(chǔ)芯片Intel6116Intel6116是一種2K8的靜態(tài)存儲(chǔ)芯片，其最基本的存儲(chǔ)單元是六管存儲(chǔ)電路。11位地址線，2048個(gè)唯一地址，8位數(shù)據(jù)線。多譯碼方式。7根地址線用于行譯碼，4根用于列譯碼24CS為高電平，封鎖與門(mén)，使輸入輸出緩沖器高阻，數(shù)據(jù)不能進(jìn)行讀寫(xiě)操作。CS為低電平，WE為低電平，寫(xiě)控制線有效，數(shù)據(jù)從CPU流向存儲(chǔ)器。CS為低電平，OE為低電平，讀控制線有效，數(shù)據(jù)從存儲(chǔ)器流向CPU。252

10、、 動(dòng)態(tài)RAM1) 基本存儲(chǔ)單元字選線數(shù)據(jù)線由T1與C構(gòu)成，當(dāng)C充有電荷，存儲(chǔ)單元為1，反之為0。依靠C的充放電原理來(lái)保存信息。寫(xiě)操作：字選線為高，T1導(dǎo)通，數(shù)據(jù)信息通過(guò)數(shù)據(jù)線進(jìn)入存儲(chǔ)單元；讀操作：字選線為高，T1導(dǎo)通，C上的電荷輸出到數(shù)據(jù)線上。分布電容電容C上的電荷會(huì)泄漏，所以要定時(shí)對(duì)存儲(chǔ)單元進(jìn)行刷新操作，補(bǔ)充電荷。2ms262) 動(dòng)態(tài)RAM存儲(chǔ)芯片Intel2164AIntel2164A是一種64K1的動(dòng)態(tài)存儲(chǔ)芯片，其最基本的存儲(chǔ)單元是單管存儲(chǔ)電路。8位地址線，1位數(shù)據(jù)線。存儲(chǔ)單元為641024個(gè)，應(yīng)該有16根地址線選擇唯一的存儲(chǔ)單元，由于封裝的限制，該芯片只有8位數(shù)據(jù)線引腳，所以16位地

11、址信息分兩次進(jìn)行接收，相應(yīng)的分別有行選通和列選通加以協(xié)調(diào)，在芯片內(nèi)部，還有8位地址鎖存器對(duì)一次輸入的8位地址進(jìn)行保存。由于有8位行地址選擇線，8位列地址選擇線，所以存儲(chǔ)體為256256，分成4個(gè)128128的存儲(chǔ)陣列。每存儲(chǔ)陣列內(nèi)的存儲(chǔ)單元用7位行列地址唯一選擇，再用剩下的1位行列地址控制I/O口進(jìn)行4選1。27Intel2164A的外部結(jié)構(gòu)A0A7:地址信號(hào)輸入，分時(shí)接收CPU選送的行、列地址。DIN : 數(shù)據(jù)輸入引腳DOUT:數(shù)據(jù)輸出引腳：行地址選通，低電平有效，有效時(shí)表明芯片當(dāng)前接收的是行地址。:讀/寫(xiě)控制線, 低電平時(shí), 寫(xiě)操作；高電平時(shí), 讀操作。：列地址選通，低電平有效，有效時(shí)表明

12、芯片當(dāng)前接收的是列地址。此時(shí)， 應(yīng)為低電平。N/C: 未用引腳281/128行、列譯碼器：分別用來(lái)接收7位的行、列地址，經(jīng)譯碼后，從128128個(gè)存儲(chǔ)單元中選擇出一個(gè)確定的存儲(chǔ)單元，以便進(jìn)行讀寫(xiě)操作。4個(gè)存儲(chǔ)單元選中后，經(jīng)過(guò)1位行列地址譯碼，通過(guò)I/O門(mén)選擇1位輸入輸出。由列選通控制輸出29行、列時(shí)鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號(hào)128讀出放大器：與4個(gè)128128存儲(chǔ)陣列相對(duì)應(yīng)，接收行地址選通的4128個(gè)存儲(chǔ)單元的信息，經(jīng)放大(刷新)后，再寫(xiě)回原存儲(chǔ)單元。30刷新操作：由于存儲(chǔ)單元中存儲(chǔ)信息的電容上的電荷會(huì)泄漏，所以要在一定的時(shí)間內(nèi)，對(duì)存儲(chǔ)單元進(jìn)行刷新操作，補(bǔ)充電荷。芯片內(nèi)部有4個(gè)12

13、8單元的讀放大器，在進(jìn)行刷新操作時(shí)，芯片只接收從地址總線上發(fā)來(lái)的低7位的行地址，1次從4個(gè)128128的存儲(chǔ)矩陣中各選中一行，共4128個(gè)單元，分別將其所保存的信息輸出到4個(gè)128單元的讀放大器中，經(jīng)放大后，再寫(xiě)回原存儲(chǔ)單元，這樣實(shí)現(xiàn)刷新操作。31由列選通控制輸出低7位高1位因此，在刷新操作中，只有行選通起作用，即芯片只讀取行地址，由于列選通控制輸出緩沖器，所以在刷新時(shí)，數(shù)據(jù)不會(huì)送到輸出數(shù)據(jù)線DOUT上。321、掩膜ROM 掩膜ROM所保存的信息取決于制造工藝，一旦芯片制成后，用戶是無(wú)法變更其結(jié)構(gòu)的。這種存儲(chǔ)單元中保存的信息，在電源消失后，也不會(huì)丟失，將永遠(yuǎn)保存下去。5.2.3只讀存儲(chǔ)器ROM

14、33若地址信號(hào)為00，則選中第一條字線，該線輸出為1，若有MOS管與其相連，該MOS管導(dǎo)通，對(duì)應(yīng)的位線就輸出為0，若沒(méi)有管子與其相連，輸出為1，所以，選中字線00后輸出為0110。同理，字線01輸出為0101。342、可編程序的ROM ：PROM如果用戶需要寫(xiě)入程序，則要通過(guò)專門(mén)的PROM寫(xiě)入電路，產(chǎn)生足夠大的電流把要寫(xiě)入“1”的那個(gè)存儲(chǔ)位上的二極管擊穿，就意味著寫(xiě)入了“1”。讀出的操作同掩膜ROM。這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)體中每條字線和位線的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時(shí)，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“0”。PN擊穿式35熔絲式這種存儲(chǔ)器在出廠時(shí)，熔

15、絲沒(méi)有燒斷，列線和Yxy接通此時(shí)，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“1”。如果用戶需要寫(xiě)入程序，則要通過(guò)專門(mén)的OTPROM寫(xiě)入電路，將熔絲燒斷，就意味著寫(xiě)入了“0”。36可擦除可編程序的ROM ：EPROM首先，柵極浮空，沒(méi)有電荷，沒(méi)有導(dǎo)電通道，漏源級(jí)之間不導(dǎo)電，表明存儲(chǔ)單元保存的信息為“1”。如果在漏源級(jí)之間加上+25V的電壓，漏源極被瞬間擊穿，電子通過(guò)SiO2絕緣層注入到浮動(dòng)?xùn)?，浮?dòng)?xùn)艃?nèi)有大量的負(fù)電荷。當(dāng)高電壓去除后，由于浮動(dòng)?xùn)胖車(chē)荢iO2絕緣層，負(fù)電荷無(wú)法泄漏，在N基體內(nèi)感應(yīng)出導(dǎo)電溝道。37導(dǎo)電溝道表明相應(yīng)的存儲(chǔ)單元導(dǎo)通，這時(shí)存儲(chǔ)單元所保存的信息為“0”。一般情況下，浮動(dòng)?xùn)派系碾姾刹?/p>

16、會(huì)泄漏，并且在微機(jī)系統(tǒng)的正常運(yùn)行過(guò)程中，其信息只能讀出而不能改寫(xiě)。如果要清除存儲(chǔ)單元中所保存的信息，就必須將浮動(dòng)?xùn)艃?nèi)的負(fù)電荷釋放掉。用一定波長(zhǎng)的紫外光照射浮動(dòng)?xùn)?，?fù)電荷可以獲得足夠的能量擺脫SiO2的包圍，以光電流的形式釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也就不存在了。38由這種存儲(chǔ)單元所構(gòu)成的ROM存儲(chǔ)芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線正是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射1520分鐘。紫外線照射之后各單元都是初始狀態(tài)0FFH39EPROM芯片Intel 2764Intel 2764是一種8K8的EPROM存儲(chǔ)器芯片，其最基本的存儲(chǔ)單元就是帶有浮動(dòng)?xùn)诺腗OS

17、管，有13條地址線，8條數(shù)據(jù)線，地址信號(hào)采用雙譯碼的方式來(lái)尋址存儲(chǔ)單元。40四種工作方式： 讀方式、編程方式、檢驗(yàn)方式、備用方式。例：Intel 2764的工作方式信號(hào)端VPP CE OE PGM D7D0 VCC讀方式編程方式檢驗(yàn)方式備用方式未選中+5V 低 低 低 輸出 +5V +12V 高 高 正脈沖 輸入 +5V +12V 低 低 低 輸出 +5V +5V 無(wú)關(guān) 無(wú)關(guān) 高 高阻 +5V +5V 高 無(wú)關(guān) 無(wú)關(guān) 高阻 +5V 41Intel 2764的使用42Intel 2764編程方式435.2.4非易失讀/寫(xiě)存儲(chǔ)器特點(diǎn)：無(wú)需紫外線擦除，無(wú)需編程器優(yōu)點(diǎn)：可以在線讀寫(xiě)，單電源兩種接口類型

18、：并行、串行441、電可擦除可編程ROM EEPROM E2PROM原理與EPROM類似，當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)，漏源極不導(dǎo)電，數(shù)據(jù)信息為“1”，當(dāng)浮動(dòng)?xùn)艓想姾?，漏源極導(dǎo)通，數(shù)據(jù)信息為“0”。在第一級(jí)浮動(dòng)?xùn)派厦嬖黾恿说诙?jí)浮動(dòng)?xùn)?，?dāng)VG電壓為正，電荷流向第一級(jí)浮動(dòng)?xùn)?編程)，當(dāng)VG電壓為負(fù)，電荷從浮動(dòng)?xùn)帕飨蚵O(擦除)，這個(gè)過(guò)程要求電流極小，可用普通電源(5V)供給VG。45快擦型存儲(chǔ)器(Flash Memory)快擦型存儲(chǔ)器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲(chǔ)器，但價(jià)格較貴。快擦型存儲(chǔ)器具有EEPROM的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取瞬間與DRAM相似，而寫(xiě)時(shí)間與磁盤(pán)

19、驅(qū)動(dòng)器相當(dāng)?？觳列痛鎯?chǔ)器可代替EEPROM，在某些應(yīng)用場(chǎng)合還可取代SRAM，尤其是對(duì)于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲(chǔ)器后可省去電池?？觳列痛鎯?chǔ)器還可用于激光打印機(jī)、條形碼閱讀器、各種一起設(shè)備易記計(jì)算機(jī)的外部設(shè)備中。465.3 存儲(chǔ)器接口設(shè)計(jì)在連接中考慮的問(wèn)題：1) CPU總線的負(fù)載能力一般輸出線的直流負(fù)載能力為帶一個(gè)TTL負(fù)載，故在小型系統(tǒng)中，CPU可以直接與存儲(chǔ)器相連，而在較大的系統(tǒng)中，一般需要連接緩沖器做中介。2) CPU的時(shí)序和存儲(chǔ)器的存取速度的配合問(wèn)題考慮CPU和存儲(chǔ)器的讀寫(xiě)速度，必要時(shí)需設(shè)計(jì)電路使CPU加上固定的延時(shí)周期TW 。473) 存儲(chǔ)器的地址分配和片選問(wèn)題在一

20、個(gè)大型的系統(tǒng)中，存儲(chǔ)器往往要由多片存儲(chǔ)器芯片組成，要通過(guò)片選信號(hào)來(lái)合理設(shè)置每一片存儲(chǔ)器芯片地址。4) 控制信號(hào)的連接不同的存儲(chǔ)器芯片控制信號(hào)的定義各不相同，正確連接控制信號(hào)才能正確啟動(dòng)讀寫(xiě)周期，使存儲(chǔ)器正常工作。常用的控制信號(hào)有RD, WR, WAIT等。485.3.3存儲(chǔ)器的地址選擇存儲(chǔ)器的尋址必須有兩個(gè)部分： 低位地址線連到所有存儲(chǔ)器芯片，實(shí)現(xiàn)片內(nèi)尋址； 高位地址線通過(guò)譯碼器或線性組合后輸出作為芯片的片選信號(hào)，實(shí)現(xiàn)片間尋址。三種存儲(chǔ)器地址選擇方法：1線性選擇方式 2全譯碼選擇方式 3部分譯碼選擇方式 491.線性選擇方式 無(wú)論ROM或RAM芯片，芯片引腳都包括地址線，數(shù)據(jù)線，讀/寫(xiě)控制線和

21、片選CS線，只有片選信號(hào)CS有效時(shí)，才可能對(duì)該芯片進(jìn)行操作。 例5-1 RAM芯片Intel 6264容量為8K8位，用2片靜態(tài)RAM芯片6264，組成l6K8位的存儲(chǔ)器系統(tǒng)。地址選擇的方式是將地址總線低13位(A12A0)并行地與存儲(chǔ)器芯片的地址線相連，而CS端與高位地址線相連。5051 為區(qū)分兩不同的芯片，用A13A19中任一根地址線來(lái)控制，如圖5-19所示，用A13來(lái)控制。A13為“0”選中#1芯片，A13為“1”選中#2芯片，此時(shí)#1芯片的段內(nèi)地址為00001FFFH，#2芯片的地址為2000H3FFFH。 圖示： 1：_0_ _ _ _ 2：_1_ _ _ _ 實(shí)際上，只要A130，

22、A14A19為任意值都選中#1芯片，而只要A131，A14A19都選中#2芯片，所以地址是重疊的。在一個(gè)段(64K)中，地址重疊區(qū)有4個(gè)： 4組地址可用于#1芯片尋址：00001FFFH，40005FFFH，80009FFFH，C000DFFFH 4組地址可用于#2芯片尋址：20003FFFH，60007FFFH，A000BFFFH，E000FFFFH 52 采用線性控制方式時(shí)，地址重疊，而且用不同的地址線作選片控制，地址分配不同。若上例用Al4作控制線，則它們的基本地址是： #1芯片：00001FFFH #2芯片：40005FFFH 圖示： 1：_0_ _ _ _ 2：_1_ _ _ _ 此

23、時(shí)內(nèi)存地址不連續(xù)。 線性選擇特點(diǎn)：方式簡(jiǎn)單，節(jié)省譯碼電路，但地址分配重疊，且地址空間不連續(xù)。在存儲(chǔ)容量較小且不要求擴(kuò)充的系統(tǒng)中，線性選擇法是一種簡(jiǎn)單經(jīng)濟(jì)的方法。532.全譯碼選擇方式 將低位地址總線直接與各芯片的地址線相連之外，其余高位地址總線全部經(jīng)過(guò)譯碼后作為各芯片的片選信號(hào)。 例5-2 假設(shè)一個(gè)微機(jī)系統(tǒng)的RAM容量為4K字節(jié)，采用lK8的RAM芯片，安排在64K空間的最低4K位置，A9A0作為片內(nèi)尋址，Al5A10譯碼后作為芯片尋址，如圖6-15所示，則4K芯片占用的地址空間分別為： _ _ _ _ 第一組：地址范圍為000003FFH 第二組：地址范圍為040007FFH 第三組：地址范

24、圍為08000BFFH 第四組：地址范圍為0C000FFFH 全譯碼方法特點(diǎn)：譯碼電路比較復(fù)雜，但所得的地址是唯一的連續(xù)的，并且便于內(nèi)存擴(kuò)充。 5455563.部分譯碼選擇方式 部分譯碼選擇方式是將高位地址線中的幾位經(jīng)過(guò)譯碼后作為片選控制，是線性選擇法與全譯碼選擇法的混合方式，通常采用3：8譯碼器74LSl38，其管腳圖及真值表如下所示。57CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有n根地址線，最多可選通2n個(gè)地址5859 例 如果要設(shè)計(jì)一個(gè)8K8的存儲(chǔ)器系統(tǒng)，采用2K8的RAM芯片4片，選用A10A0作為片內(nèi)尋址，用A13A11作為74LSl38

25、的譯碼輸入，利用輸出端Y0Y3作為片選信號(hào)，其地址分配為： 第一片：000007FFH (Y0 :_00 0_ _ _) 第二片：08000FFFH (Y1 :_00 1_ _ _) 第三片：100017FFH (Y2 :_01 0_ _ _) 第四片：18001FFFH (Y3 :_01 1_ _ _) 在存儲(chǔ)器的一段(64K)內(nèi)，A14和A15可以任意選擇，所以地址仍有重疊區(qū)。 圖示： _CB A_ _ _ 60 若利用輸出端Y4Y7作為片選信號(hào)，4片RAM芯片的地址分配又不同，分別為： 第一片：200027FFH (Y4 :_10 0_ _ _) 第二片：28002FFFH (Y5 :_

26、10 1_ _ _) 第三片：300037FFH (Y6 :_11 0_ _ _) 第四片：38003FFFH (Y7 :_11 1_ _ _) 部分譯碼方式的特點(diǎn)：可尋址空間比線性選擇范圍大，比全譯碼選擇方式的地址空間要小。部分譯碼方式的譯碼器比較簡(jiǎn)單，但地址擴(kuò)展受到一定的限制，并且出現(xiàn)地址重疊區(qū)。使用不同信號(hào)作片選控制信號(hào)時(shí)，它們的地址分配也將不同，此方式經(jīng)常應(yīng)用在設(shè)計(jì)較小的微型計(jì)算機(jī)系統(tǒng)中。 61 總之，CPU與存儲(chǔ)器相連時(shí)：將低位地址線連到存儲(chǔ)器所有芯片的地址線上，實(shí)現(xiàn)片內(nèi)選址。將高位地址線單獨(dú)選用(線選法)或經(jīng)過(guò)譯碼器(部分譯碼或全譯碼)譯碼輸出控制芯片的選片端，以實(shí)現(xiàn)芯片間尋址。

27、連接時(shí)要注意地址分布及重疊區(qū)。 625.3.1存儲(chǔ)器芯片的擴(kuò)展1) 存儲(chǔ)器芯片的位擴(kuò)充如果CPU的數(shù)據(jù)線為8位，而存儲(chǔ)器的一個(gè)存儲(chǔ)單元中只有4bit數(shù)據(jù)，這時(shí)，就要用兩片這樣的存儲(chǔ)芯片通過(guò)位擴(kuò)充的方式滿足CPU系統(tǒng)的要求。例：用1K4的2114芯片構(gòu)成1K8的存儲(chǔ)器系統(tǒng)分析：1K4有10根地址線，4根數(shù)據(jù)線，而要求的存儲(chǔ)器系統(tǒng)1K8需要有10根地址線，8根數(shù)據(jù)線，所以，用2片2114組成，其地址線一一對(duì)應(yīng)接在一起，數(shù)據(jù)線則分高4位低4位分別接在系統(tǒng)的數(shù)據(jù)線上，2片2114地址一樣。63第1步：將存儲(chǔ)器芯片的10根地址線連接在一起，并與CPU的低位地址一一相連。64第2步：將1號(hào)芯片的4位數(shù)據(jù)線

28、與CPU的低4位連接，將2號(hào)芯片的4位數(shù)據(jù)線與CPU的高4位連接，形成8位數(shù)據(jù)線。65第3步：將1號(hào)芯片和2號(hào)芯片的讀寫(xiě)控制線相連，并與CPU的WR(寫(xiě)有效)相連。66存儲(chǔ)器地址分配片1與片2的地址是一樣的，對(duì)CPU來(lái)說(shuō)，當(dāng)A10,A11均為0時(shí)，Y0有效，即片選有效，選中這兩片存儲(chǔ)器。地址碼地址范圍A15A12A11A10A9A8A0000000000H000010001H0011103FFH67第4步：用CPU的高端地址譯碼產(chǎn)生片選信號(hào)，同時(shí)，用CPU的M/IO信號(hào)控制譯碼器輸出，只有當(dāng)執(zhí)行讀寫(xiě)存儲(chǔ)器的指令時(shí)片選才有效。682) 存儲(chǔ)器芯片的字?jǐn)U充存儲(chǔ)器芯片內(nèi)每個(gè)存儲(chǔ)單元的位數(shù)滿足存儲(chǔ)器數(shù)

29、據(jù)線的要求，但每個(gè)芯片的容量不夠，這時(shí)，也需要多片芯片連接，合成一個(gè)大的存儲(chǔ)系統(tǒng)。例：用2K8的2716組成8K8的存儲(chǔ)器系統(tǒng)。分析：2K8有11根地址線，8根數(shù)據(jù)線，而要求的存儲(chǔ)器系統(tǒng)8K8需要有13根地址線，8根數(shù)據(jù)線，所以，用4片2716組成，其低位地址線、數(shù)據(jù)線一一對(duì)應(yīng)接在一起，而CPU的高2位地址作為譯碼器的輸入信號(hào)，譯碼器輸出4位線分別連接4個(gè)芯片的片選端，使4個(gè)芯片的地址范圍不重復(fù)。69第1步：將存儲(chǔ)器芯片的11根地址線連接在一起，并與CPU的低11位地址一一相連；將存儲(chǔ)器的8位數(shù)據(jù)線一一相連，并與CPU的數(shù)據(jù)總線連接在一起。70第2步：將存儲(chǔ)器芯片的讀允許OE線連接在一起，并與

30、CPU的讀控制線RD相連；71第3步：將CPU的2根高位地址線經(jīng)過(guò)譯碼產(chǎn)生4種輸出分別控制4片2716的片選端，使其分占不同的存儲(chǔ)空間；同時(shí)用CPU的M/IO信號(hào)控制譯碼器輸出，只有當(dāng)進(jìn)行存儲(chǔ)器操作時(shí)，選中的地址空間才有效。72存儲(chǔ)器地址分配存儲(chǔ)器的地址線一致，所不同的只有片選端。A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(1)00000000000000000H000000000010001H000000000100002H1111111111007FEH1111111111107FFH73A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(2)01000000000000800H000000000010801H000000000100802H111111111100FFEH111111111110FFFH74A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(3)10000000000001000H000000000011001H000000000101002H1111111111017FEH1111111111117FFH75A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(4)11000000000001800H000000000011