數(shù)字電路課件：第十一章 數(shù)－模和模－數(shù)轉(zhuǎn)換

1、第十一章 數(shù)模和模數(shù)轉(zhuǎn)換本章主要內(nèi)容：本章系統(tǒng)講授數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換的基本原理和常見(jiàn)的典型電路。主要內(nèi)容有：本章重點(diǎn)內(nèi)容：D/A、 A/D轉(zhuǎn)換器的基本原理及其轉(zhuǎn)換精度和轉(zhuǎn)換速度D/A轉(zhuǎn)換器A/D轉(zhuǎn)換器轉(zhuǎn)換精度和轉(zhuǎn)換速度本章學(xué)時(shí)安排：本章習(xí)題：6學(xué)時(shí)11.2、11.3、11.5、11.7、 11.12、11.13、11.16數(shù)/模與模/數(shù)轉(zhuǎn)換器是計(jì)算機(jī)與外部設(shè)備的重要接口，也是數(shù)字測(cè)量和數(shù)字控制系統(tǒng)的重要部件。 實(shí)現(xiàn)D/A轉(zhuǎn)換的電路稱為數(shù)/模轉(zhuǎn)換器( 簡(jiǎn)稱D/A轉(zhuǎn)換器或DAC )；實(shí)現(xiàn)A/D轉(zhuǎn)換的電路稱為模/數(shù)轉(zhuǎn)換器( 簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC )。下面，介紹這兩種電路的工作原理及其應(yīng)用。11.

2、1 概述將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)稱為數(shù)/模轉(zhuǎn)換( 簡(jiǎn)稱D/A轉(zhuǎn)換 )；將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)稱為模/數(shù)轉(zhuǎn)換( 簡(jiǎn)稱A/D轉(zhuǎn)換 )。為了保證數(shù)據(jù)處理結(jié)果的準(zhǔn)確性，A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器必須有足夠的轉(zhuǎn)換精度。為了適應(yīng)快速過(guò)程的控制和檢測(cè)，A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器必須有足夠的轉(zhuǎn)換速度。所以，轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。11.2 D/A 轉(zhuǎn)換器構(gòu)成D/A轉(zhuǎn)換器的基本思想：由于構(gòu)成數(shù)字代碼的每一位都有一定的“權(quán)”，因此為了將數(shù)字量轉(zhuǎn)換成模擬量，就必須將每一位代碼按其“權(quán)”轉(zhuǎn)換成相應(yīng)的模擬量，然后再將代表各位的模擬量相加即可得到與該數(shù)字量成正比的模擬量。D

3、/A轉(zhuǎn)換器的電路形式很多，下面分別介紹幾種典型的D/A轉(zhuǎn)換器。11.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器一個(gè)多位二進(jìn)制數(shù)中每一位的1所代表的數(shù)值大小稱為這一位的權(quán)。如果一個(gè)n位二進(jìn)制數(shù)用Dn=dn-1dn-2 d1d0表示，則從最高位（Most Significant Bit，簡(jiǎn)寫MSB）到最低位（Least Significant Bit，簡(jiǎn)寫LSB）的權(quán)將依次為2n-1、2n-2、21、20。電路由電子模擬開(kāi)關(guān)、權(quán)電阻求和網(wǎng)絡(luò)、運(yùn)算放大器和基準(zhǔn)電源等部分組成。當(dāng)di =1時(shí)，將開(kāi)關(guān)Si 接到VREF上，則基準(zhǔn)電源VREF經(jīng)電阻2kR引起的支路電流Ii流向運(yùn)算放大器的虛地點(diǎn)；當(dāng)di=0時(shí)，開(kāi)關(guān)Si

4、 接地，將相應(yīng)電阻直接接地，該支路流向運(yùn)放的電流為零。權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器電子模擬開(kāi)關(guān)(S0S3)是受二進(jìn)制數(shù)d0 d3 控制并由電子器件構(gòu)成的開(kāi)關(guān)。11.2 D/A 轉(zhuǎn)換器+VV+23 R22R2RRI3I2I1I0iRF (R/2)S3S2S1S0d0d1d2d3(LSB)(MSB)vOifVREF因?yàn)椋海╠3=1時(shí)， ； d3=0時(shí)，I3=0）所以：運(yùn)算放大器接成反相求和電路，可得：11.2 D/A 轉(zhuǎn)換器+VV+23 R22R2RRI3I2I1I0iRF (R/2)S3S2S1S0d0d1d2d3(LSB)(MSB)vOifVREF同理，可得n位權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)RF=R/2

5、時(shí)，輸出電壓為：結(jié)論權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器輸出的模擬電壓正比于輸入的數(shù)字量Dn，從而實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。當(dāng)Dn=0時(shí)，vo=0；當(dāng)Dn=1111時(shí)，即輸出模擬電壓的最大范圍是權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，所用電阻元件數(shù)很少。但缺點(diǎn)是各個(gè)電阻的阻值相差較大，尤其是輸入信號(hào)的位數(shù)較多時(shí)，問(wèn)題更加突出，這對(duì)制作集成電路不利。為了克服這個(gè)缺點(diǎn)，在輸入數(shù)字量的位數(shù)較多時(shí)，可以采用雙級(jí)權(quán)電阻網(wǎng)絡(luò)。11.2 D/A 轉(zhuǎn)換器雙級(jí)權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器而電阻的最大值與最小值相差仍為8倍。可以證明，11.2 D/A 轉(zhuǎn)換器RF=R/2vO VREFd0d1d2d3(LSB)(MSB)S78

6、RS5S4S64R2RRRS=8Rd4d5d6d7+S38RS1S0S24R2RR當(dāng)D=1時(shí)，T2管飽和導(dǎo)通，T1 管截止，則S與a點(diǎn)通；相當(dāng)于開(kāi)關(guān) S 接到“ 1 ”端。當(dāng)D=0時(shí)，T1管飽和導(dǎo)通，T2 管截止，則S被接地。相當(dāng)于開(kāi)關(guān)S接到“0”端。也可以采用場(chǎng)效應(yīng)管組成模擬電子開(kāi)關(guān)。由于晶體管存在導(dǎo)通電阻和導(dǎo)通電壓，故模擬電子開(kāi)關(guān)的存在將引起一定的轉(zhuǎn)換誤差，影響轉(zhuǎn)換精度。模擬電子開(kāi)關(guān)模擬電子開(kāi)關(guān)的簡(jiǎn)化原理電路11.2 D/A 轉(zhuǎn)換器T1T2SDa11.2.2 倒T形電阻網(wǎng)絡(luò)D/A 轉(zhuǎn)換器電阻網(wǎng)絡(luò)中只有R和2R兩種阻值的電阻。由于：所以無(wú)論模擬電子開(kāi)關(guān)Si合到哪一邊，都相當(dāng)于接“地”，即每個(gè)

7、支路的電流始終維持不變。11.2 D/A 轉(zhuǎn)換器vORf =R+VREFR2RR2RR2R2R2RS0S1S2S3d0d1d3最低位(LSB)最高位(MSB)I A+Id2由圖可知，從AA、BB、CC、DD往左看過(guò)去的等效電阻均為R，所以總電流I=VREF/R，每個(gè)支路的電流依次為I/2，I/4，I/8，I/16。當(dāng)di為1時(shí)，相應(yīng)支路的電流流向運(yùn)算放大器；當(dāng)di為0時(shí)，電流不流向運(yùn)算放大器。所以：由于開(kāi)關(guān)Si總是接“地”電位，所以電阻網(wǎng)絡(luò)可等效成如下電路。11.2 D/A 轉(zhuǎn)換器IV0+R2RR2RR2R2R2RIAABBCCDDI/2I/2I/4I/4I/8I/8I/16I/16VREF同

8、理可得，n位輸入的倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)運(yùn)放的反饋電阻為R的條件下，輸出的模擬電壓為：11.2 D/A 轉(zhuǎn)換器vORf =R+VREFR2RR2RR2R2R2RS0S1S2S3d0d1d3最低位(LSB)最高位(MSB)I A+Id2采用倒T形電阻網(wǎng)絡(luò)的集成D/A轉(zhuǎn)換器CB7520（AD7520，內(nèi)部電路見(jiàn)教材第511頁(yè)) ，其輸入為10位二進(jìn)制數(shù)，采用CMOS模擬電子開(kāi)關(guān)。CB7520內(nèi)部沒(méi)有運(yùn)算放大器，所以使用時(shí)需外接。1腳是模擬電流Iout1輸出端，接運(yùn)算放大器的反相輸入端。2腳是模擬電流Iout2輸出端，一般接“地”。3腳是接“地”端。413腳是數(shù)字信號(hào)的輸入端，共10位。14

9、腳是CMOS模擬電子開(kāi)關(guān)的電源接線端。15腳是參考電壓接線端，可接正電源，也可接負(fù)電源。16腳是內(nèi)部反饋電阻RF的引出端，該腳應(yīng)接運(yùn)算放大器的輸出端。CB7520的外引線排列圖121314Iout1123456716151110Iout2GNDd9d8d7d5VREFUDDd0d1d2d3RF89d6d4CB752011.2 D/A 轉(zhuǎn)換器CB7520（AD7520）的電路原理圖11.2 D/A 轉(zhuǎn)換器11.2.3 權(quán)電流型D/A轉(zhuǎn)換器為了克服模擬開(kāi)關(guān)引起的誤差，可以采用權(quán)電流型D/A轉(zhuǎn)換器。 電路中每個(gè)恒流源的大小依次為前一個(gè)的1/2，和輸入二進(jìn)制數(shù)對(duì)應(yīng)位的“權(quán)”成正比。只要保證VB和VEE

10、穩(wěn)定，則Ii 不受開(kāi)關(guān)內(nèi)阻的影響，恒定不變。11.2 D/A 轉(zhuǎn)換器vORFVREF()S0S1S2S3d0d1d3(LSB)(MSB)I/2 A+Id2I/4I/8I/16IiIiVBREiVEE當(dāng)di =1時(shí)，對(duì)應(yīng)的開(kāi)關(guān)Si將恒流源接至運(yùn)放的反相輸入端；當(dāng)di=0時(shí)，開(kāi)關(guān)Si 接地。即vO與輸入的數(shù)字量成正比在相同的VB和VEE取值下，為得到一組依次為1/2遞減的電流源就需要一組不同阻值的電阻。為減少電阻阻值的種類，一般采用倒T形電阻網(wǎng)絡(luò)的分流作用產(chǎn)生所需的一組恒流源。具體電路見(jiàn)教材第513頁(yè)。11.2 D/A 轉(zhuǎn)換器vORFVREF()S0S1S2S3d0d1d3(LSB)(MSB)I/

11、2 A+Id2I/4I/8I/16利用倒T型電阻網(wǎng)絡(luò)的權(quán)電流型D/A 轉(zhuǎn)換器11.2 D/A 轉(zhuǎn)換器使用時(shí)需外接運(yùn)算放大器和產(chǎn)生基準(zhǔn)電流用的RR。權(quán)電流型的集成D/A轉(zhuǎn)換器DAC0808DAC0808的電路結(jié)構(gòu)框圖11.2 D/A 轉(zhuǎn)換器模擬開(kāi)關(guān)d0d1d2d3d4d5d6d7(LSB)(MSB)1211倒T形電阻網(wǎng)絡(luò)偏置電路 基準(zhǔn) 電流源TVEE31415VR+VRCOMPVCCGNDIO4213161098765DAC0808的典型應(yīng)用輸入數(shù)字量范圍：全0全1，輸出模擬電壓范圍：09.96V。11.2 D/A 轉(zhuǎn)換器DAC08085k145k15RRVREF5kRFvO模擬量輸出24160

12、.01FVEE = 15V356789101112d0d1d2d3d4d5d6d7（LSB）（MSB）數(shù)字量輸入I13VCC=15VIO* 11.2.4 開(kāi)關(guān)樹(shù)型D/A轉(zhuǎn)換器3位二進(jìn)制數(shù)碼的開(kāi)關(guān)樹(shù)型D/A轉(zhuǎn)換器電路結(jié)構(gòu)圖當(dāng)d2=1時(shí)，S21接通，S20斷開(kāi)；當(dāng)d2=0時(shí)，S20接通，S21斷開(kāi)。11.2 D/A 轉(zhuǎn)換器RRRRRRRRvOVREFS01S01S01S01S00S00S00S00S11S11S10S10S21S20(LSB)(MSB)同理推得，輸入為n位二進(jìn)制數(shù)的D/A轉(zhuǎn)換器，其輸出為電路特點(diǎn)：所用電阻種類單一，且當(dāng)輸出端基本不取電流時(shí)，對(duì)開(kāi)關(guān)的導(dǎo)通內(nèi)阻要求不高。11.2 D/A

13、 轉(zhuǎn)換器RRRRRRRRvOVREFS01S01S01S01S00S00S00S00S11S11S10S10S21S20(LSB)(MSB)* 11.2.5 權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換器當(dāng)di1時(shí)，對(duì)應(yīng)的開(kāi)關(guān)Si接到參考電壓VREF；當(dāng)di0時(shí)，開(kāi)關(guān)Si接地。轉(zhuǎn)換開(kāi)始前先令所有的開(kāi)關(guān)（S0S3、SD）接地，使電容充分放電。然后斷開(kāi)SD，并行加入輸入信號(hào)。設(shè)輸入d3d2d1d01000，則：voVREFSDvOVREFC0C0C1C2C320Cx20Cx21Cx22Cx23Cxd0d1d2d3(LSB)(MSB)S0S1S2S3（Ct為全部電容電容量之和）11.2 D/A 轉(zhuǎn)換器同理，可得輸入數(shù)字信號(hào)

14、為任何狀態(tài)時(shí)，輸出的模擬電壓為：可見(jiàn)輸出的模擬電壓與輸入的數(shù)字量成正比，達(dá)到了數(shù)/模轉(zhuǎn)換的目的。權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換器的特點(diǎn)：輸出電壓的精度只與各個(gè)電容器電容量的比例有關(guān)，而與它們電容量的絕對(duì)值無(wú)關(guān)。輸出模擬電壓的穩(wěn)態(tài)值不受開(kāi)關(guān)內(nèi)阻及參考電壓源內(nèi)阻的影響，從而降低了對(duì)開(kāi)關(guān)電路及參考電壓源的要求。穩(wěn)態(tài)下權(quán)電容網(wǎng)絡(luò)不消耗功率。缺點(diǎn)：當(dāng)輸入數(shù)字量位數(shù)較多時(shí)各個(gè)電容器的電容量相差很大，不利于集成，由于電容充、放電時(shí)間的增加也降低了電路的轉(zhuǎn)換速度。11.2 D/A 轉(zhuǎn)換器11.2.6 具有雙極性輸出的D/A轉(zhuǎn)換器由于二進(jìn)制算術(shù)運(yùn)算中通常把帶符號(hào)的數(shù)表示為補(bǔ)碼形式，所以需要D/A轉(zhuǎn)換器能將補(bǔ)碼形式輸入的正

15、、負(fù)數(shù)分別轉(zhuǎn)換成正、負(fù)極性的模擬電壓。輸入為3位二進(jìn)制補(bǔ)碼時(shí)要求D/A轉(zhuǎn)換器的輸出11.2 D/A 轉(zhuǎn)換器0+1V+2V+3V+4V+5V+6V+7V無(wú)偏移時(shí)的輸出-4V000-3V100-2V010-1V1100001+1V101+2V011+3V111d0d1d2偏移-4V后的輸出原碼輸入對(duì)普通的3位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，此時(shí)將輸入看作無(wú)符號(hào)數(shù)，若取VREF= 8V，則輸入全0時(shí)輸出0V、輸入全1時(shí)輸出7V。若將此輸出電壓（表中間一列）偏移4V，就得到所要求的輸出電壓（表右邊一列）。如輸入代碼d2d1d0=100時(shí)，將其輸出+4V偏移-4V得到+4V-4V=0V。11.2 D/A 轉(zhuǎn)

16、換器vORVREF(8V)R2RR2R2R2RS0S1S2d0d1(LSB)(MSB)I A+Id2I/2vORVREF(8V)R2RR2R2R2RS0S1S2d0d1(LSB)(MSB)I A+Id2I/2為此增設(shè)了由RB和VB組成的偏移電路。為使輸入d2d1d0=100時(shí)的輸出電壓為0，只要使IB與此時(shí)的I大小相等即可。故應(yīng)?。涸賹⒃a輸入與補(bǔ)碼輸入對(duì)比，發(fā)現(xiàn)只要將補(bǔ)碼的符號(hào)位求反，再加到偏移后的D/A轉(zhuǎn)換器上，就可得到所需要的輸入、輸出關(guān)系了。所以d2經(jīng)反相器G反相后加到D/A轉(zhuǎn)換器。0+1V+2V+3V+4V+5V+6V+7V無(wú)偏移時(shí)的輸出-4V000-3V100-2V010-1V11

17、00001+1V101+2V011+3V111d0d1d2偏移-4V后的輸出原碼輸入11.2 D/A 轉(zhuǎn)換器VB(+)IBRBG構(gòu)成雙極性輸出D/A轉(zhuǎn)換器的一般方法：只要在求和放大器（即運(yùn)算放大器）的輸入端接入一個(gè)偏移電流，使輸入最高位為1而其他各位輸入為0時(shí)的輸出VO=0，同時(shí)將輸入的符號(hào)位反相后接到一般的D/A轉(zhuǎn)換器的輸入，就得到了雙極性輸出的D/A轉(zhuǎn)換器。11.2 D/A 轉(zhuǎn)換器vORVREF(8V)R2RR2R2R2RS0S1S2d0d1(LSB)(MSB)I A+Id2I/2VB(+)IBRBG 11.2.7 D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度一、D/A轉(zhuǎn)換器的轉(zhuǎn)換精度分辨率：D/A轉(zhuǎn)

18、換器的分辨率是指輸出模擬電壓可能被分離的等級(jí)數(shù)，它表示D/A轉(zhuǎn)換器在理論上可以達(dá)到的精度。D/A轉(zhuǎn)換器的轉(zhuǎn)換精度常用分辨率和轉(zhuǎn)換誤差來(lái)描述。n位D/A轉(zhuǎn)換器的分辨率有兩種表示法：直接用輸入數(shù)字量的有效位數(shù)n 來(lái)表示；n位的D/A轉(zhuǎn)換器可給出2n個(gè)不同等級(jí)的輸出電壓。用能夠分辨出來(lái)的最小輸出電壓和最大輸出電壓之比來(lái)表示，即表示為：或0.000212位120.00110位100.00398位80.01596位60.06674位4用 表示用n位表示輸入的位數(shù)為n11.2 D/A 轉(zhuǎn)換器由于D/A轉(zhuǎn)換器的各個(gè)環(huán)節(jié)在參數(shù)和性能上與理論值之間不可避免地存在差異，所以實(shí)際能達(dá)到的轉(zhuǎn)換精度要由轉(zhuǎn)換誤差來(lái)決定。

19、表示由各種因素引起的轉(zhuǎn)換誤差的一個(gè)綜合性指標(biāo)稱為線性誤差（也叫轉(zhuǎn)換誤差）。線性誤差表示實(shí)際的D/A轉(zhuǎn)換特性和理想轉(zhuǎn)換特性之間的最大偏差。00001111015/16數(shù)字量輸入模擬量輸出線性誤差的表示法有兩種：用最低有效位的倍數(shù)表示。例如：線性誤差為1LSB，表示輸出模擬電壓與理論值之間的絕對(duì)誤差小于、等于當(dāng)輸入為0001時(shí)的輸出電壓。用輸出電壓滿刻度FSR的百分?jǐn)?shù)表示輸出電壓誤差絕對(duì)值的大小。實(shí)際可能的D/A轉(zhuǎn)換特性理想的D/A轉(zhuǎn)換特性11.2 D/A 轉(zhuǎn)換器造成轉(zhuǎn)換誤差的原因：參考電壓VREF的波動(dòng)、運(yùn)算放大器的零點(diǎn)漂移、模擬開(kāi)關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降、電阻網(wǎng)絡(luò)中電阻阻值的偏差以及三極管特性的

20、不一致等等。而由不同因素所導(dǎo)致的轉(zhuǎn)換誤差各有不同的特點(diǎn)。參考電壓VREF波動(dòng)引起的轉(zhuǎn)換誤差若參考電壓VREF偏離標(biāo)準(zhǔn)值VREF，則輸出將產(chǎn)生的誤差電壓為：即由VREF的變化所引起的誤差和輸入數(shù)字量的大小成正比。故由VREF引起的轉(zhuǎn)換誤差叫做比例系數(shù)誤差。右圖表示了VREF一定時(shí)vO值偏離理論值的情況。1/163/165/167/169/1611/1613/1615/16000000110110100111001111比例系數(shù)誤差11.2 D/A 轉(zhuǎn)換器運(yùn)算放大器的零點(diǎn)漂移引起的轉(zhuǎn)換誤差vO2零點(diǎn)漂移引起的誤差電壓vO2的大小與輸入數(shù)字量無(wú)關(guān)，輸出電壓的轉(zhuǎn)換特性曲線將發(fā)生平移（移上或移下）。如右

21、圖中的虛線所示。因此把這種性質(zhì)的誤差叫做漂移誤差或平移誤差。漂移誤差1/163/165/167/169/1611/1613/1615/16000000110110100111001111模擬開(kāi)關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降引起的轉(zhuǎn)換誤差：每個(gè)開(kāi)關(guān)的導(dǎo)通壓降未必相等，且開(kāi)關(guān)接地時(shí)和接VREF時(shí)的壓降不一定相同，故此誤差電壓vO3既非常數(shù)也不 與輸入數(shù)字量成正比。這種誤差叫非線性誤差。這種誤差的變化沒(méi)有規(guī)律。11.2 D/A 轉(zhuǎn)換器電阻網(wǎng)絡(luò)中電阻阻值的偏差引起的轉(zhuǎn)換誤差vO4：因各支路電阻的誤差不一定相同，且不同位置上的電阻偏差對(duì)輸出的影響也不同，所以誤差電壓vO4與輸入數(shù)字量之間不是線性關(guān)系，也是非線性

22、誤差。由右圖還可以看到，非線性誤差的存在有可能導(dǎo)致D/A轉(zhuǎn)換特性在局部出現(xiàn)非單調(diào)性，即輸入數(shù)字量不斷增加的過(guò)程中vO發(fā)生局部減小的現(xiàn)象。這種非單調(diào)性會(huì)引起系統(tǒng)工作不穩(wěn)定，應(yīng)力求避免。非線性誤差1/163/165/167/169/1611/1613/1615/16000000110110100111001111因幾種誤差電壓之間不存在固定的函數(shù)關(guān)系，故最大的誤差電壓為：總之，要獲得高精度的D/A轉(zhuǎn)換器，不僅要選用高分辨率的D/A轉(zhuǎn)換器件，還須有高穩(wěn)定度的參考電源VREF和低漂移的運(yùn)算放大器。11.2 D/A 轉(zhuǎn)換器例1：10位倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器CB7520（AD7520），外接參考電壓V

23、REF = 10V。為保證VREF偏離標(biāo)準(zhǔn)值所引起的誤差小于 LSB，試計(jì)算VREF的相對(duì)穩(wěn)定度應(yīng)取多少。解：當(dāng)輸入只有LSB=1而其余位均為0時(shí)的輸出電壓為：故與 LSB相對(duì)應(yīng)的輸出電壓絕對(duì)值為：當(dāng)VREF變化VREF所引起的輸出變化量為：當(dāng)輸入數(shù)字量最大（即所有各位全為1）時(shí)vO最大，則：11.2 D/A 轉(zhuǎn)換器因vO必須小于、等于 LSB對(duì)應(yīng)的輸出電壓，即：得：所以參考電壓VREF的相對(duì)穩(wěn)定度為：允許參考電壓VREF的變化量?jī)H為：以上討論的轉(zhuǎn)換誤差都是在輸入輸出處于穩(wěn)定狀態(tài)下得出的，是靜態(tài)誤差。此外，在動(dòng)態(tài)過(guò)程中（即輸入數(shù)碼突變時(shí)）還有附加的動(dòng)態(tài)轉(zhuǎn)換誤差。例如：當(dāng)輸入數(shù)碼突變時(shí)有多個(gè)模擬

24、開(kāi)關(guān)需要改變狀態(tài)，因其動(dòng)作速度不同，就會(huì)在輸出端產(chǎn)生瞬時(shí)的尖峰脈沖，形成很大的動(dòng)態(tài)轉(zhuǎn)換誤差。為徹底消除動(dòng)態(tài)誤差的影響，可以在D/A轉(zhuǎn)換器的輸出端附加采樣保持電路，并將采樣時(shí)間選在過(guò)渡過(guò)程結(jié)束之后。詳見(jiàn)第11.3.2節(jié)。11.2 D/A 轉(zhuǎn)換器二、D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通常用建立時(shí)間tset來(lái)定量描述D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。由于輸入數(shù)字量的變化越大建立時(shí)間越長(zhǎng)，所以一般產(chǎn)品說(shuō)明書(shū)中給出的都是輸入從全0跳變?yōu)槿?（或從全1跳變?yōu)槿?）時(shí)的建立時(shí)間。定義：從輸入的數(shù)字量發(fā)生突變開(kāi)始，直到輸出電壓進(jìn)入與穩(wěn)態(tài)值相差 LSB范圍以內(nèi)的這段時(shí)間，稱為建立時(shí)間tset。vOOt穩(wěn)態(tài)值tset11.2 D/A

25、轉(zhuǎn)換器 * 11.2.8 串行輸入的D/A轉(zhuǎn)換器為了減少傳輸線的數(shù)目，數(shù)字信號(hào)經(jīng)常以串行方式給出。此時(shí)需先將串行的數(shù)字信號(hào)轉(zhuǎn)換為并行信號(hào)，然后再加到并行輸入的D/A轉(zhuǎn)換器，得到所要求的模擬電壓。為轉(zhuǎn)換控制信號(hào)，它為低電平時(shí)，串行輸入數(shù)據(jù)SDI 在SCLK的操作下逐位送入移位寄存器，轉(zhuǎn)換成并行輸出數(shù)據(jù)。輸入數(shù)據(jù)全部進(jìn)入移位寄存器后 回到高電平，其上升沿將移位寄存器輸出的并行數(shù)據(jù)裝入DAC寄存器。DAC寄存器的輸出即并行輸入DAC的數(shù)字量輸入，于是在并行輸入DAC的輸出端就得到所需要的模擬電壓。串行輸入D/A轉(zhuǎn)換器的電路結(jié)構(gòu)框圖11.2 D/A 轉(zhuǎn)換器并行輸入DACDAC寄存器移位寄存器SDISC

26、LKCSVREFvOMAX515：是MAXIM公司生產(chǎn)的10位串行輸入的DAC集成器件。電路附加了上電復(fù)位控制電路和輸出緩沖放大器。前者在接通電源瞬間將控制邏輯電路置成設(shè)定的起始狀態(tài)，并將移位寄存器和DAC寄存器置零。電路采用+5V電源供電，外接參考電壓不應(yīng)超過(guò)VDD2V。串行輸入D/A轉(zhuǎn)換器MAX515的電路結(jié)構(gòu)框圖11.2 D/A 轉(zhuǎn)換器10位倒T形R2R電阻網(wǎng)絡(luò)DAC10位DAC寄存器2位 (LSB) (MSB) 4位 0 10位數(shù)據(jù) 填充16位移位寄存器控制邏輯上電復(fù)位+緩沖放大器2R2RSCLKSDIAGNDSDOvOVDDVREF12368745AMAX515的工作時(shí)序圖12341

27、6SCLKSDISDO串行輸入數(shù)據(jù)由兩個(gè)8位的字節(jié)給出，首先送入的4位是虛擬的填充位，最后送入的兩位是0，中間的10位是輸入的數(shù)字量。故在CS每次的低電平持續(xù)時(shí)間里應(yīng)當(dāng)加給移位寄存器16個(gè)串行時(shí)鐘脈沖。當(dāng)CS回到高電平后，移位寄存器的數(shù)據(jù)被并行地裝入DAC寄存器中，并在并行輸入的DAC輸出端得到相應(yīng)的模擬電壓。此外，MAX515還設(shè)置了串行數(shù)據(jù)輸出端SDO，以供校驗(yàn)之用。11.2 D/A 轉(zhuǎn)換器集成D/A轉(zhuǎn)換器DAC0832及其應(yīng)用它是八位的D/A轉(zhuǎn)換器，即在對(duì)其輸入八位數(shù)字量后，通過(guò)外接的運(yùn)算放大器，可以獲得相應(yīng)的模擬電壓值。DAC0832簡(jiǎn)化電路框圖11.2 D/A 轉(zhuǎn)換器8位輸入寄存器8

28、位DAC寄存器8位D/A轉(zhuǎn)換器AGNDVCCDGNDILEIout1Iout2vO+D7D0VREFRFBDAC0832的管腳分布圖XFERCSWR1WR2AGNDD4D5D6D7D0D1D2D3VCCVREFRFBDGNDILEIout1Iout21234567891019181716151413121120ILE：數(shù)據(jù)允許鎖存信號(hào)D0D7：8位數(shù)據(jù)輸入端VREF：基準(zhǔn)電源輸入端RFB：反饋信號(hào)輸入端Iout1：電流輸出端1，其值隨DAC內(nèi)容線性變化。Iout2：電流輸出端2，Iout1 + Iout2 =常數(shù)。VCC：電源輸入端AGND：模擬地DGND：數(shù)字地11.2 D/A 轉(zhuǎn)換器例2:

29、 單步輸入操作 適用于單個(gè)DAC工作D7D0CSWR1數(shù)據(jù)存入數(shù)據(jù) 鎖定（b）（a）ILEWR2WR1CSXFERRFBD7D0Iout2Iout11+11.2 D/A 轉(zhuǎn)換器A/D轉(zhuǎn)換器的任務(wù)是將模擬量轉(zhuǎn)換成數(shù)字量，它是模擬信號(hào)和數(shù)字儀器的接口。根據(jù)其性能不同，類型也比較多。 11.3.1 A/D轉(zhuǎn)換器的基本原理由于輸入的模擬信號(hào)是連續(xù)的而輸出的數(shù)字信號(hào)是離散的，所以轉(zhuǎn)換只能在一系列選定的瞬間對(duì)輸入取樣，然后將這些取樣值轉(zhuǎn)換成輸出的數(shù)字量。A/D轉(zhuǎn)換的過(guò)程是：對(duì)輸入的模擬電壓信號(hào)進(jìn)行取樣；取樣結(jié)束后進(jìn)入保持時(shí)間；在保持時(shí)間內(nèi)將取樣的電壓量化為數(shù)字量；按一定的編碼形式給出轉(zhuǎn)換結(jié)果；重復(fù)以上過(guò)程

30、。11.3 A/D 轉(zhuǎn)換器一、取樣定理tOvItOvSfO為了保證能從取樣信號(hào)vS將原來(lái)的被取樣信號(hào)vI恢復(fù)，必須滿足取樣定理：其中fS為取樣頻率，fi(max)為輸入模擬信號(hào)vI的最高頻率分量的頻率。在滿足取樣定理的條件下，可以用低通濾波器將vS還原為vI 。低通濾波器的電壓傳輸系數(shù)在低于fi(max)的范圍內(nèi)應(yīng)保持不變，而在fS fi(max)以前應(yīng)迅速下降為0。一般取：11.3 A/D 轉(zhuǎn)換器二、量化和編碼數(shù)字信號(hào)不僅在時(shí)間上是離散的，而且數(shù)值大小的變化也是不連續(xù)的。即任一數(shù)字量的大小只能是某個(gè)規(guī)定的最小數(shù)量單位的整數(shù)倍。量化：進(jìn)行A/D轉(zhuǎn)換時(shí)，必須把取樣電壓表示為某個(gè)規(guī)定的最小數(shù)量單位

31、的整數(shù)倍。此轉(zhuǎn)化過(guò)程叫做量化。該最小數(shù)量單位叫量化單位，用表示。顯然，就是數(shù)字信號(hào)最低有效位（LSB）的1所代表的數(shù)量大小。編碼：把量化的結(jié)果用代碼（二進(jìn)制或其他進(jìn)制）表示出來(lái)。這些代碼就是A/D轉(zhuǎn)換的輸出結(jié)果。量化誤差：由于模擬電壓是連續(xù)的，它不一定能被整除，由此而引起的誤差叫量化誤差。將模擬電壓信號(hào)劃分為不同的量化等級(jí)時(shí)，采用的劃分方法不同，其量化誤差相差也較大。11.3 A/D 轉(zhuǎn)換器1V7/8V6/8V5/8V4/8V3/8V2/8V1/8V0V1111101011000110100010007=7/8V6=6/8V5=5/8V4=4/8V3=3/8V2=2/8V1=1/8V0=0V輸

32、入信號(hào)二進(jìn)制代碼 代表的模擬電壓1V13/15V11/15V9/15V7/15V5/15V3/15V1/15V0V1111101011000110100010007=14/15V6=12/15V5=10/15V4=8/15V3=6/15V2=4/15V1=2/15V0=0V輸入信號(hào)二進(jìn)制代碼 代表的模擬電壓把01V的模擬電壓轉(zhuǎn)換成3位二進(jìn)制代碼，劃分量化電平的兩種方法：量化電平最大量化誤差為 ，即量化電平最大量化誤差為/2，即11.3 A/D 轉(zhuǎn)換器當(dāng)輸入的模擬電壓在正、負(fù)范圍內(nèi)變化時(shí)，一般采用二進(jìn)制補(bǔ)碼的形式編碼。此例中取量化電平=1V，輸出為3位二進(jìn)制補(bǔ)碼，最高位為符號(hào)位。101(-3)1

33、11(-1)001(+1)011(+3)011(+3)010(+2)001(+1) 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0-0.5-1.0-1.5-2.0-2.5-3.0-3.501101000100011111010111.3 A/D 轉(zhuǎn)換器 11.3.2 取樣保持電路T為N溝道增強(qiáng)型MOS管，作模擬開(kāi)關(guān)。工作原理：當(dāng)取樣控制信號(hào)vL為高電平時(shí)T導(dǎo)通，輸入信號(hào)vI經(jīng)電阻RI和T向CH充電。若RI=RF，則充電結(jié)束后：vO = vC = -vI vC為電容上的電壓。當(dāng)vL返回低電平后，T截止。CH上的電壓在一段時(shí)間內(nèi)基本保持不變，故vO不變，取樣結(jié)果被保存下來(lái)。 CH的漏電

34、越小，運(yùn)放的輸入阻抗越高，vO保持的時(shí)間就越長(zhǎng)。缺點(diǎn)：由于取樣過(guò)程中需要輸入電壓經(jīng)RI和T向電容充電，從而限制了取樣速度。若減小RI，必將降低電路的輸入阻抗，從而不可取。解決這個(gè)矛盾的一種可行方法是在電路的輸入端增加一級(jí)隔離放大器。取樣-保持電路的基本形式11.3 A/D 轉(zhuǎn)換器+TRFRICHvIvLvOA1、A2：運(yùn)算放大器S：模擬開(kāi)關(guān)L：控制S狀態(tài)的邏輯單元。當(dāng)vLVREF+VTH時(shí)S接通；當(dāng)vLvO，vB=1。當(dāng)vL=1時(shí)開(kāi)始轉(zhuǎn)換，計(jì)數(shù)器作加計(jì)數(shù)。當(dāng)vO增至vO=vI時(shí)，vB=0，門G封鎖，計(jì)數(shù)器停止計(jì)數(shù)，此時(shí)計(jì)數(shù)器中的數(shù)字就是所求的數(shù)字信號(hào)。特點(diǎn)：電路簡(jiǎn)單，但轉(zhuǎn)換時(shí)間太長(zhǎng)，只適用于對(duì)

35、轉(zhuǎn)換速度要求不高的場(chǎng)合。當(dāng)輸出為n位二進(jìn)制數(shù)碼時(shí)，最長(zhǎng)的轉(zhuǎn)換時(shí)間可達(dá)2n-1倍的時(shí)鐘周期。11.3 A/D 轉(zhuǎn)換器C+DAC計(jì)數(shù)器脈沖源vIvOvBGCLKvL（LSB） （MSB）輸出寄存器并行數(shù)字輸出逐次漸近型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度比并聯(lián)比較型A/D轉(zhuǎn)換器低，但比計(jì)數(shù)型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度要高得多。n位輸出的逐次漸近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換所需的時(shí)間為n+2個(gè)時(shí)鐘信號(hào)周期的時(shí)間。而且在輸出位數(shù)較多時(shí)，逐次漸近型A/D轉(zhuǎn)換器的電路規(guī)模要比并聯(lián)比較型小得多，所以它是目前集成A/D轉(zhuǎn)換器中用得最多的一種電路。其工作原理可用天平稱重過(guò)程來(lái)說(shuō)明。若有四個(gè)砝碼共重15克，每個(gè)重量分別為8、4、2、

36、1克。設(shè)待稱重量WX=13克，可以用下表步驟來(lái)稱量：逐次漸近型A/D轉(zhuǎn)換器砝碼重第一次第二次第三次第四次加4克加2克加1克8克砝碼總重 待稱重量Wx，故保留砝碼總重 待稱重量Wx，故撤除砝碼總重 = 待稱重量Wx，故保留暫時(shí)結(jié)果8克12克12克13克 結(jié) 論11.3 A/D 轉(zhuǎn)換器逐次漸近型A/D轉(zhuǎn)換器的電路結(jié)構(gòu)框圖大，這個(gè)1應(yīng)保留。再將次高位置1，重復(fù)上述過(guò)程，直到最低位比較完為止。此時(shí)寄存器中的數(shù)字就是所求的輸出數(shù)字量。轉(zhuǎn)換前先將寄存器清0，故加給DAC的是全0信號(hào)。當(dāng)vL變?yōu)?時(shí)開(kāi)始轉(zhuǎn)換，時(shí)鐘信號(hào)首先將寄存器的最高位置1，使寄存器為10000。該數(shù)字量被DAC轉(zhuǎn)換成模擬電壓vO，并與vI

37、比較，若vOvI，說(shuō)明數(shù)字太大，則這個(gè)1應(yīng)去掉；若vOvI，說(shuō)明數(shù)字不夠C+DAC逐次漸近寄存器脈沖源vIvOCLKvL(LSB) (MSB)并行數(shù)字輸出控制邏輯轉(zhuǎn)換控制信號(hào)模擬輸入11.3 A/D 轉(zhuǎn)換器(MSB)(LSB)3位逐次漸近型A/D轉(zhuǎn)換器的電路原理圖FFA、FFB、FFC組成3位數(shù)碼寄存器，F(xiàn)F1FF5和門電路G1G9組成控制邏輯電路。11.3 A/D 轉(zhuǎn)換器1D C11D C11D C11D C11D C1Q1Q2Q3Q4Q5FF1FF2FF3FF4FF5C11S 1RC11S 1RC11S 1RD A CC+CLKvLvIvO/2G6G7G8d2 (MSB)(22)d1 (2

38、1)d0 (LSB)(20)G5G4G3G2G1QAQBQCvBG9FFAFFBFFC+轉(zhuǎn)換前:將FFAFFC置零，F(xiàn)F1FF5組成的環(huán)形移位寄存器置成10000狀態(tài)。vL為高電平以后，轉(zhuǎn)換開(kāi)始。第一個(gè)CLK脈沖到達(dá)后，置FFAFFC為100，DAC輸出相應(yīng)的模擬電壓vO。若vIvO，則vB=0；若vIvO，則vB=1。同時(shí)移位寄存器右移一位，使FF1FF5 為01000。11.3 A/D 轉(zhuǎn)換器1D C11D C11D C11D C11D C1Q1Q2Q3Q4Q5FF1FF2FF3FF4FF5C11S 1RC11S 1RC11S 1RD A CC+CLKvLvIvO/2G6G7G8d2 (M

39、SB)(22)d1 (21)d0 (LSB)(20)G5G4G3G2G1QAQBQCvBG9FFAFFBFFC+第二個(gè)CLK脈沖到達(dá)后，F(xiàn)FB置1。若原來(lái)vB=1，則 FFA被置0；若原來(lái)vB=0，則FFA的1狀態(tài)保留。同時(shí)移位寄存器右移一位，使變?yōu)?0100。第三個(gè)CLK脈沖到達(dá)后，F(xiàn)FC置1。若原來(lái)vB=1，則 FFB被置0；若原來(lái)vB=0，則FFB的1狀態(tài)保留。同時(shí)移位寄存器右移一位，使變?yōu)?0010。11.3 A/D 轉(zhuǎn)換器1D C11D C11D C11D C11D C1Q1Q2Q3Q4Q5FF1FF2FF3FF4FF5C11S 1RC11S 1RC11S 1RD A CC+CLKv

40、LvIvO/2G6G7G8d2 (MSB)(22)d1 (21)d0 (LSB)(20)G5G4G3G2G1QAQBQCvBG9FFAFFBFFC+第五個(gè)CLK到達(dá)后， FF1FF5右移一位，變?yōu)?0000。返回初始狀態(tài)。由于Q5=0，G6 G8封鎖，轉(zhuǎn)換輸出信號(hào)隨之消失。為減小量化誤差，令DAC的輸出產(chǎn)生/2的偏移量。是量化單位。為使量化誤差不大于/2，第一個(gè)量化電平應(yīng)為/2。 第四個(gè)CLK脈沖到達(dá)后，同樣由此時(shí)vB的狀態(tài)決定 FFC的1是否保留。這時(shí)FFAFFC的狀態(tài)就是轉(zhuǎn)換結(jié)果。同時(shí)FF1FF5右移一位，變?yōu)?0001。由于Q5=1，門G6 G8 打開(kāi)，F(xiàn)FAFFC的狀態(tài)送到輸出端。11

41、.3 A/D 轉(zhuǎn)換器1D C11D C11D C11D C11D C1Q1Q2Q3Q4Q5FF1FF2FF3FF4FF5C11S 1RC11S 1RC11S 1RD A CC+CLKvLvIvO/2G6G7G8d2 (MSB)(22)d1 (21)d0 (LSB)(20)G5G4G3G2G1QAQBQCvBG9FFAFFBFFC+集成電路A/D轉(zhuǎn)換器 ADC0804 及其應(yīng)用集成的A/D轉(zhuǎn)換器有多種型號(hào)可供選擇，如：高速的、高分辨率的、高速且高精度的等等。用戶可根據(jù)任務(wù)要求進(jìn)行選擇。這里介紹集成的A/D轉(zhuǎn)換器ADC0804 。ADC0804 是分辨率為八位的模數(shù)轉(zhuǎn)換組件，采用逐次漸近型工作原理

42、。ADC0804管腳分布圖CSWRAGNDD4D5D6D7D0D1D2D3VCCVREF/2DGND1234567891019181716151413121120RDCLKRCLKINTRVin(+) Vin() 11.3 A/D 轉(zhuǎn)換器ADC0804 內(nèi)部電路框圖電阻網(wǎng)絡(luò)及電子開(kāi)關(guān)移位寄存器控制邏輯時(shí) 鐘CLKVin(+)Vin()VCCVREF/2AGNDD7D0WRCSINTRRDCS+數(shù)據(jù)寄存器+八位三態(tài)輸出鎖存器11.3 A/D 轉(zhuǎn)換器轉(zhuǎn)換時(shí)間約 100 微秒CSWRINTRRD數(shù)據(jù)讀出ADC0804 工作時(shí)序圖11.3 A/D 轉(zhuǎn)換器INTRRDWRCS當(dāng)A/D轉(zhuǎn)換結(jié)束時(shí)，INTR

43、 自動(dòng)變低以便通知其它設(shè)備（如計(jì)算機(jī)）取結(jié)果，在RD前沿后INTR自動(dòng)變高。中斷請(qǐng)求RD =0 時(shí)三態(tài)門接通外部總線； RD=1 時(shí)三態(tài)門處于高阻態(tài)。0讀出輸出數(shù)字信號(hào)在WR上升沿后約 100微秒 轉(zhuǎn)換完成。0對(duì)輸入模擬信號(hào)進(jìn)行A/D轉(zhuǎn)換說(shuō)明控制端功能ADC0804的功能表11.3 A/D 轉(zhuǎn)換器 11.3.5 雙積分型A/D轉(zhuǎn)換器VT變換型：首先把輸入的模擬電壓信號(hào)轉(zhuǎn)換成與之成正比的時(shí)間寬度信號(hào)，然后在這個(gè)時(shí)間寬度里對(duì)固定頻率的時(shí)鐘脈沖計(jì)數(shù)，計(jì)數(shù)的結(jié)果就是正比于輸入模擬電壓的數(shù)字信號(hào)。VF變換型：首先把輸入的模擬電壓信號(hào)轉(zhuǎn)換成與之成正比的頻率信號(hào)，然后在一個(gè)固定的時(shí)間間隔里對(duì)得到的頻率信號(hào)計(jì)

44、數(shù)，所得到的計(jì)數(shù)結(jié)果就是正比于輸入模擬電壓的數(shù)字信號(hào)。雙積分型A/D轉(zhuǎn)換器是用得最多的VT變換型A/D轉(zhuǎn)換器。它由積分器、比較器、計(jì)數(shù)器、控制邏輯和時(shí)鐘信號(hào)源幾部分組成。屬于間接A/D轉(zhuǎn)換器目前使用的間接A/D轉(zhuǎn)換器多屬于兩類：電壓時(shí)間變換型（簡(jiǎn)稱VT變換型）和電壓頻率變換型（簡(jiǎn)稱VF變換型）。11.3 A/D 轉(zhuǎn)換器轉(zhuǎn)換開(kāi)始前（vL=0）：將計(jì)數(shù)器清零，并接通開(kāi)關(guān)S0，使積分電容C完全放電。vL=1時(shí)開(kāi)始轉(zhuǎn)換：令開(kāi)關(guān)S1合到輸入 vI一側(cè)，積分器對(duì)vI進(jìn)行固定時(shí)間T1的積分。即vO與vI成正比。雙積分型A/D 轉(zhuǎn)換器的結(jié)構(gòu)框圖令開(kāi)關(guān)S1合到參考電壓VREF一側(cè)，積分器向相反方向積分。若vO上

45、升到零時(shí)所經(jīng)過(guò)的積分時(shí)間為T2，則：11.3 A/D 轉(zhuǎn)換器vGvO A+CS0 C+S1vIVREF模擬輸入R積分器比較器計(jì)數(shù)器數(shù)字量輸出控制邏輯時(shí)鐘脈沖源S0S1vL轉(zhuǎn)換控制CLK即：得到：即T2與輸入信號(hào)vI成正比令計(jì)數(shù)器在T2時(shí)間里對(duì)頻率為 fC（ fC=1/TC）的時(shí)鐘脈沖計(jì)數(shù)，則計(jì)數(shù)結(jié)果也一定與vI 成正比，即數(shù)字量D為：若取T1=NTC，則：雙積分型A/D轉(zhuǎn)換器的電壓波形圖vOOVO2VO1T22T21T1t1t22t21ttttCLKOOOvGvG11.3 A/D 轉(zhuǎn)換器雙積分型A/D轉(zhuǎn)換器的控制邏輯電路11.3 A/D 轉(zhuǎn)換器 Qn-11JC11KRQ1Q0d0（LSB）dn

46、-1（MSB）d1FFAQA數(shù)字量輸出CLKvL轉(zhuǎn)換控制vGG1 A+CS0 C+S1vIVREFR積分器比較器vOL0L1n位計(jì)數(shù)器1JC11KR1JC11KR1JC11KR轉(zhuǎn)換開(kāi)始前：vL=0，則計(jì)數(shù)器和附加觸發(fā)器均被置零；同時(shí)開(kāi)關(guān)S0閉合，使積分電容C完全放電。vL=1后轉(zhuǎn)換開(kāi)始：S0斷開(kāi)、S1接到vI一側(cè)，積分器開(kāi)始對(duì)vI積分。因積分器輸出為負(fù)電壓，故比較器輸出為高電平，門G打開(kāi)，計(jì)數(shù)器對(duì)vG端的脈沖計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)滿 2n 個(gè)脈沖以后，自動(dòng)返回全0狀態(tài)，同時(shí)給FFA 一個(gè)進(jìn)位信號(hào)，使FFA置1。S1轉(zhuǎn)接 -VREF，開(kāi)始反向積分。當(dāng)積分器輸出回到0后，比較器輸出變?yōu)榈碗娖?，G封鎖，轉(zhuǎn)

47、換結(jié)束。此時(shí)計(jì)數(shù)器中所存數(shù)字就是轉(zhuǎn)換結(jié)果。VREF11.3 A/D 轉(zhuǎn)換器 Qn-11JC11KRQ1Q0d0（LSB）dn-1（MSB）d1FFAQA數(shù)字量輸出CLKvL轉(zhuǎn)換控制vGG1 A+CS0 C+S1vIR積分器比較器vOL0L1n位計(jì)數(shù)器1JC11KR1JC11KR1JC11KR因?yàn)門1=2 n TC，即N=2n，所以轉(zhuǎn)換結(jié)果為：雙積分型A/D轉(zhuǎn)換器的優(yōu)點(diǎn)：1工作性能穩(wěn)定，R、C的緩慢變化不影響轉(zhuǎn)換精度，且時(shí)鐘周期的緩慢變化也不會(huì)帶來(lái)轉(zhuǎn)換誤差。2抗干擾能力強(qiáng)。缺點(diǎn)：工作速度低，一般在每秒幾十次以內(nèi)。11.3 A/D 轉(zhuǎn)換器 Qn-11JC11KRQ1Q0d0（LSB）dn-1（MSB）d1FFAQA數(shù)字量輸出CLKvL轉(zhuǎn)換控制vGG1 A+CS0 C+