二進制編碼器課件

1、6.3.1 二進制編碼器 6.3.2 二-十進制編碼器 6.3 編碼器返回結(jié)束放映6.3.3 優(yōu)先編碼器 7/15/20221復(fù)習1、簡述組合邏輯電路的分析步驟。2、簡述組合邏輯電路設(shè)計的一般步驟。7/15/20222生活中常用十進制數(shù)及文字、符號等表示事物。6.3 編碼器數(shù)字電路只能以二進制信號工作。用二進制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。實現(xiàn)編碼功能的邏輯電路，稱為編碼器。編碼器7/15/20223對M個信號編碼時，應(yīng)如何確定位數(shù)N？ N位二進制代碼可以表示多少個信號？ 例：對0到9這十個數(shù)碼編碼時，采用幾位二進制代碼？編碼原則：N位二進制代碼可以表示2N個信號，則對

2、M個信號編碼時，應(yīng)由2N M來確定位數(shù)N。例：對0到9這十個數(shù)碼編碼時，采用了4位二進制代碼。241610。編碼器有二進制編碼器、二-十進制編碼器和優(yōu)先編碼器等。 7/15/20224定義：用n位二進制代碼對2n個信號進行編碼的電路，稱為二進制編碼器 舉例：以一個三位二進制普通編碼器為例，說明普通二進制編碼器的工作原理。 （普通編碼器：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。） 6.3.1 二進制編碼器 7/15/20225圖6-4 位二進制編碼器由圖-可寫出編碼器的輸出邏輯函數(shù)為：根據(jù)函數(shù)表達式可列出真值表（設(shè)輸入信號為1表示對該輸入進行編碼。）見表6-47/15/202

3、26 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0任何時刻只允許輸入一個編碼請求其它輸入取值組合不允許出現(xiàn)，為無關(guān)項。表6-4 三位二進制編碼器真值表7/15/20227圖6-5 編碼器的符號圖返回輸入：八個信號（對象）I0I7 （二值量）輸出：三位二進制代碼Y2Y1Y0稱八線三線編碼器7/15/20228定義：將十個數(shù)字轉(zhuǎn)換為二進制代碼的電路，稱為二-十進制編碼器 舉例：圖-所示為二-十進制編碼器。I0.I9為十個需要編碼的輸入信號,輸出Y3Y2Y1Y0為四位二進制代碼。6.3.2 二-十進制編碼器 7/15/20229圖6-6 8421BCD碼編碼器由圖-6可寫出編碼器的輸出

4、邏輯函數(shù)為：7/15/202210表6-5 8421 BCD碼編碼器真值表7/15/202211 在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進行編碼。優(yōu)先級別的高低由設(shè)計者根據(jù)輸入信號的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。返回6.3.3 優(yōu)先編碼器 7/15/202212表6-6 74LS148電路的功能表例：八線三線優(yōu)先編碼器74LS148 7/15/202213 74LS148的邏輯功能描述： (1) 編碼輸入端：邏輯符號輸入端 上面均有“”號，這表示編碼輸入低電平有效。I0I7低電平有效允許編碼，但無有效編碼請求優(yōu)先權(quán)

5、最高7/15/202214(2) 編碼輸出端 ：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0 7/15/202215 （3） 選通輸入端：只有在 = 0時，編碼器才處于工作狀態(tài)；而在 = 1時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。SS禁止狀態(tài)工作狀態(tài)7/15/202216允許編碼，但無有效編碼請求正在優(yōu)先編碼（4）選通輸出端YS和擴展輸出端YEX：為擴展編碼器功能而設(shè)置。7/15/202217圖6-7 74LS148的邏輯符號 以上通過對74LS148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊的能力。不要求背74LS148的功能表。7/15/202218圖6-8 用74LS148接成的16線4線優(yōu)先編碼器 優(yōu)