基于verilog hdl交通燈控制系統(tǒng)設(shè)計(jì)開題報(bào)告

1、一、課題來(lái)源（選擇其中一項(xiàng)填寫：1.導(dǎo)師指定；2.自選；3.課題指南）導(dǎo)師指定二、課題現(xiàn)狀城市道路交叉口是城市道路網(wǎng)絡(luò)的基本節(jié)點(diǎn),也是網(wǎng)絡(luò)交通流的瓶頸。交通燈是城市交通系統(tǒng)的重要組成部分，對(duì)于保證機(jī)動(dòng)車輛的安全行駛，維持城市道路的順暢起到了重要作用。而交通信號(hào)控制的目的是為城市道路交叉口 (或交通網(wǎng)絡(luò))提供安全可靠和有效的交通流,通常最為常用的原則是車輛在交叉口的通過量最大或車輛在交叉口的延誤最小。目前,很多城市交叉路口的交通燈實(shí)行的是定時(shí)控制，燈亮的時(shí)間是預(yù)先設(shè)定好的，在時(shí)間和空間方面的應(yīng)變性能較差，一定程度上造成了交通資源的浪費(fèi)，加重了道路交通壓力。大部分無(wú)控制交叉口都存在小時(shí)車流、車速緩

2、慢、延誤情況嚴(yán)重、事故多發(fā)、通行能力和服務(wù)水平低下等問題。特別是隨著城市車流量的快速增市無(wú)控制道路交叉口的交通壓力越來(lái)越大。傳統(tǒng)的設(shè)計(jì)方法是基于中、小規(guī)模集成電路進(jìn)行的，采用的電路元件多，接線復(fù)雜，故障率高，可靠性低，修改電路的功能需要硬件電路的支持。可編程邏輯器件 PLD 的出現(xiàn)，使得 在 就可以制作 集成電路。 速硬件描述語(yǔ)言 Verilong HDL 可以對(duì)數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述，在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次可以用計(jì)算機(jī)進(jìn)行 ，編程簡(jiǎn)單，程序修改容易，不需要硬件電路的支持，給設(shè)計(jì)者帶來(lái)了很大的方便。因此，在EDA 技術(shù)的基礎(chǔ)上，利用CPLD 的相關(guān)知識(shí)設(shè)計(jì)的交通燈控制系統(tǒng)，可

3、以根據(jù)實(shí)際情況對(duì)燈亮?xí)r間進(jìn)行調(diào)整，具有一定的實(shí)用性。對(duì)于緩解交通阻塞、提高城市道路交叉口車輛通行效率的有效方法。三、課題的目標(biāo)和意義目標(biāo)：用Verilog HDL 硬件描述語(yǔ)言完成對(duì)交通信號(hào)功能的描述，通過在MAX+PLUS II上編譯，并通過波形仿真來(lái)驗(yàn)證所編寫的程序是否正確。最意義：現(xiàn)代化的交通控制是解決城市交通安全、提高道路通行能力的主要措施之一,交通控制的目的就是要將不同流向的車流在時(shí)間上分離。采用信號(hào)控制是交通控制的方法之一,信號(hào)控制的在于信號(hào)配時(shí),而它是通過基于EDA 技術(shù)的信號(hào)燈的功能來(lái)實(shí)現(xiàn)的?；贓DA 技術(shù)的信號(hào)控制的目的在于最大限度地提高交叉口的使用效率。具體說(shuō)來(lái),一方面對(duì)

4、道路使用者來(lái)講，要使延誤、停車、排隊(duì)盡可能??；另一方面對(duì)道路管理效率來(lái)講,要使交叉口的通行能力盡可能大。本任務(wù)從城市交叉口現(xiàn)存問題入手,結(jié)合 EDA 技術(shù)的特征與設(shè)計(jì)方法，將EDA 技術(shù)引入信號(hào)控制交叉口的設(shè)計(jì)中，并將分析EDA 技術(shù)在信號(hào)控制交叉口設(shè)計(jì)中的應(yīng)用原理,同時(shí)通過編程詳細(xì)解釋EDA 技術(shù)在信號(hào)控制交叉口設(shè)計(jì)中的應(yīng)用過程，可供城市智能交通控制系統(tǒng)開發(fā)者參考，應(yīng)用于工程實(shí)踐之中。后到試驗(yàn)箱中最終驗(yàn)證正確性。此設(shè)計(jì)要求實(shí)現(xiàn)路通燈的基本功能，將編譯成功后的程序到試驗(yàn)箱中，要求上的紅黃藍(lán) LED 燈按照規(guī)律次序變化。并將倒計(jì)時(shí)顯示在七段譯碼管中顯示，當(dāng)?shù)褂?jì)到 0 時(shí)，前后方向和左右方向 LE

5、D 燈同時(shí)發(fā)生相應(yīng)的變化。自此完成此課題。四、課題主要內(nèi)容本文介紹的是基于EDA 技術(shù)設(shè)計(jì)交通燈系統(tǒng)的案。EDA 技術(shù)的一個(gè)重要特征就是使用硬件描述語(yǔ)言(HDL)來(lái)完成系統(tǒng)的設(shè)計(jì)文件，應(yīng)用 Verilong HDL 的數(shù)字電路實(shí)驗(yàn)降低了數(shù)字系統(tǒng)的設(shè)計(jì)難度,這在電子設(shè)計(jì)領(lǐng)域已得到設(shè)計(jì)者的廣泛采用。通過學(xué)習(xí)硬件描述語(yǔ)言 Verilog HDL, 掌握硬件開發(fā)環(huán)境MAX+ PLUS II的使用方法, 了解交通燈控制的原理和方法，并以此為例,利用 Ver ilog 實(shí)現(xiàn)控制模塊，并用MAX+PLUS II，最后在實(shí)際硬件上調(diào)試。通過本設(shè)計(jì)，掌握基于CPLD 的硬件開發(fā)流程及其調(diào)試方法。本設(shè)計(jì)就是針對(duì)交

6、通信號(hào)燈控制器的設(shè)計(jì)問題，提出了基于 Verilong HDL語(yǔ)言的交通信號(hào)燈系統(tǒng)的硬件實(shí)現(xiàn)方法；本設(shè)計(jì)主要由控制模塊，計(jì)數(shù)模塊和譯碼顯示模塊和主程序模塊；控制模塊，計(jì)數(shù)模塊和譯碼顯示模塊和主程序模塊的功能及其詳細(xì)信息；并且利用Max +Plus對(duì)應(yīng)用程序進(jìn)行了仿真，并給出了相應(yīng)的仿真結(jié)果。五、課題進(jìn)度安排2010 年 11 月2011 年 1 月下旬：收集相關(guān)文獻(xiàn)資料，擬寫設(shè)計(jì)開題開始相關(guān)準(zhǔn)備工作；2011 年 2 月上旬2011 年 3 月中旬：進(jìn)行系統(tǒng)分析，劃分模塊，寫好論文總體大綱，對(duì)目錄的各個(gè)模塊進(jìn)行詳細(xì)介紹，寫出實(shí)現(xiàn)程序，完成初稿；2011 年 3 月下旬2011 年 4 月中旬：

7、對(duì)實(shí)現(xiàn)程序模塊進(jìn)行仿真，實(shí)現(xiàn)交通燈系統(tǒng)控制的功能，完成二稿；2011 年 4 月下旬2011 年 5 月下旬：對(duì)進(jìn)行修改以及改進(jìn)，以實(shí)現(xiàn)的完整性，完成答辯稿。六、主要參考文獻(xiàn), 陳,. 一種智能交通信號(hào)控制機(jī)的設(shè)計(jì)與實(shí)現(xiàn)J. 計(jì)算機(jī)應(yīng)用研究,2004,08:145.交通燈控制系統(tǒng)電路設(shè)計(jì)J.重慶學(xué)院學(xué)報(bào),2005,02:1.一種基于 EDA 的智能交通燈設(shè)計(jì)J.工業(yè)學(xué)院學(xué)報(bào),2009,01:1.基于 VHDL 狀態(tài)機(jī)設(shè)計(jì)的智能交通控制燈J.國(guó)外電子元器件,2007,02:39.基于 Verilog HDL 設(shè)計(jì)的交通燈控制系統(tǒng)J.現(xiàn)代電子技術(shù),2005, 08:2., 王思明. 基于 Verilog HDL 語(yǔ)言的帶左轉(zhuǎn)復(fù)雜交通燈設(shè)計(jì)J. 微型電腦應(yīng)用,2006,04:1.徐志軍,徐光輝.CPLD/FPGA 的開發(fā)與應(yīng)用M.：電子工業(yè),2002.17.,.數(shù)字系統(tǒng)設(shè)計(jì)與 Verilong HDLM.：電子工業(yè),2002.146.Verilong HDL 實(shí)用M.：電子科技大學(xué),1999.18.基于 FPGA/CPLD 和 VHDL 語(yǔ)言的交通燈控制系統(tǒng)設(shè)計(jì)J.開發(fā)與設(shè)計(jì)技術(shù),2007,06:1618.七、課程學(xué)習(xí)情況（課程學(xué)習(xí)未達(dá)到學(xué)分要求者不得進(jìn)行開