基于FPGA的數(shù)字圖像處理資料

1、蘇州科技(kj)學(xué)院基于(jy)FPGA的數(shù)字圖像處理基本算法研究與實(shí)現(xiàn) Good Luck! 設(shè)計(jì)者：張志明 2015.12.11共十八頁(yè)CONTENTS工作總結(jié)和未來(lái)還需要做的工作4課題的來(lái)源及研究的目的和意義1國(guó)內(nèi)外該方向的研究現(xiàn)狀及分析2本課題研究的內(nèi)容3共十八頁(yè)課題(kt)的來(lái)源及研究的目的和意義隨著數(shù)字多媒體技術(shù)的不斷發(fā)展，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于各種軍用、民用(mnyng)、商用及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理技術(shù)的日益普及是和圖像處理系統(tǒng)的不斷完善分不開(kāi)的。圖像處理系統(tǒng)一般包括兩個(gè)部分：圖像采集部分和圖像處理部分。圖像采集部分由專用的視頻處理器、圖像緩存和控制接口電路組成。它的主

2、要作用是將實(shí)時(shí)視覺(jué)傳感器獲取的模擬視頻信號(hào)轉(zhuǎn)化為數(shù)字圖像信號(hào)，并將這些數(shù)字圖像信號(hào)傳送給計(jì)算機(jī)或者專用的圖像處理器件進(jìn)行處理。圖像處理部分可以是計(jì)算機(jī)，也可以是專用圖像處理器件，或者是兩者的結(jié)合。專用的圖像處理器件主要有專用集成芯片、數(shù)字信號(hào)處理器 和現(xiàn)場(chǎng)可編程門陣列以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。近年來(lái)，微電子技術(shù)和超大規(guī)模的集成電路制造技術(shù)的發(fā)展，特別現(xiàn)場(chǎng)可編程門陣列 FPGA 的發(fā)展，為提高圖像處理系統(tǒng)各種性能提供了新的思路和方法。由于底層圖像處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡(jiǎn)單，以 FPGA 作為主要處理芯片的圖像處理系統(tǒng)非常適合于對(duì)圖像進(jìn)行

3、處理。共十八頁(yè)課題的來(lái)源及研究的目的(md)和意義 一般地，圖像處理大致可以分為低級(jí)處理和高級(jí)處理： 低級(jí)處理的數(shù)據(jù)量大，算法簡(jiǎn)單，存在著較大的并行性；高級(jí)處理的算法復(fù)雜，數(shù)據(jù)量小。在圖像處理的實(shí)現(xiàn)手段上，圖像低級(jí)處理階段，利用軟件來(lái)實(shí)現(xiàn)是一個(gè)很耗時(shí)的過(guò)程，但是利用硬件實(shí)現(xiàn)，就可以對(duì)大量數(shù)據(jù)進(jìn)行并行處理，能夠極大的提高處理速度；而圖像高級(jí)處理階段，利用軟件來(lái)實(shí)現(xiàn)則具有較高的性價(jià)比。因此，圖像處理系統(tǒng)中可以利用高速硬件模塊(如 FPGA)承擔(dān)圖像低級(jí)處理任務(wù)。這樣(zhyng)對(duì)大量圖像數(shù)據(jù)進(jìn)行了低級(jí)處理，使系統(tǒng)在減少數(shù)據(jù)傳輸量的同時(shí)還極大的提高了實(shí)時(shí)性能。共十八頁(yè)為什么選擇FPGA作為(zuw

4、i)處理平臺(tái)圖像處理的實(shí)現(xiàn)方法主要有以下幾種：1.通用計(jì)算機(jī)2.專用集成電路(jchng-dinl)（ASIC）3.數(shù)字信號(hào)處理器（DSP）4.現(xiàn)場(chǎng)可編程門陣列（FPGA）共十八頁(yè)國(guó)內(nèi)外該方向的研究(ynji)現(xiàn)狀及分析圖像處理分為三個(gè)階段：第一階段大體上是 20 世紀(jì) 60 年代末到 80 年代中期，當(dāng)時(shí)的代表產(chǎn)品是美國(guó)(mi u)和英國(guó)的一些公司推出的各種圖像計(jì)算機(jī)以及圖像分析系統(tǒng)。由于這些系統(tǒng)采用機(jī)箱式結(jié)構(gòu)，所以系統(tǒng)的體積比較大，雖然功能比較強(qiáng)，但價(jià)格比較昂貴。在中國(guó)，圖像處理系統(tǒng)的研制起步比較晚，主要有清華大學(xué)研制的圖像采集系統(tǒng)和圖像計(jì)算機(jī)。第二階段是從 80 年代中期到 90 年代初

5、期，該階段的特點(diǎn)是小型化，外部結(jié)構(gòu)不再是機(jī)箱式而是插卡式。通過(guò)把圖像卡插到計(jì)算機(jī)內(nèi)，即可和計(jì)算機(jī)構(gòu)成圖像采集系統(tǒng)。在國(guó)內(nèi)，80 年代末到 90 年代初，中科院自動(dòng)化研究所和清華大學(xué)都成功研制了一系列的圖像采集卡。由于圖像卡體積小、價(jià)格低、使用方便，所以很受用戶歡迎。這階段的圖像卡大都開(kāi)始采用大規(guī)模集成電路甚或是專用集成電路。共十八頁(yè)第三階段是從 90 年代初開(kāi)始，這階段的產(chǎn)品出現(xiàn)兩大類，一種仍是采用插卡式，隨著 PCI 總線技術(shù)的成熟，采用 PCI 總線的產(chǎn)品逐步取代采用 ISA 總線接口(ji ku)的產(chǎn)品。在國(guó)內(nèi)，很多公司等都推出各自的 PCI 圖像卡產(chǎn)品。該類產(chǎn)品的特點(diǎn)是：采用 PCI

6、總線，在 Windows平臺(tái)上編制圖像處理軟件。另一種圖像卡是采用大規(guī)模集成電路或?qū)Ｓ眯酒〈?jì)算機(jī)的脫機(jī)圖像處理系統(tǒng)。隨著專用集成芯片(ASIC)、數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片集成度、運(yùn)算速度的大幅度提高，價(jià)格大幅度降低，這些芯片成為脫機(jī)圖像系統(tǒng)的主流處理器。美國(guó) TI 公司在 DSP 市場(chǎng)上的主導(dǎo)地位使得 TI 公司的圖像處理平臺(tái)在世界上處于領(lǐng)先地位。國(guó)內(nèi)的 DSP 技術(shù)起步較晚，但發(fā)展很快。90 年代末就有比較成熟的產(chǎn)品出現(xiàn)4。由于 PCI 總線的諸多優(yōu)點(diǎn)，在沒(méi)有特殊限制的場(chǎng)合，采用計(jì)算機(jī)+PCI 接口圖像采集卡仍將是圖像處理系統(tǒng)的主流配置。共十八頁(yè)基于(j

7、y)FPGA的圖像處理的實(shí)現(xiàn)1.FPGA 的設(shè)計(jì)(shj)方法與流程共十八頁(yè)基于FPGA的圖像處理(t xin ch l)的實(shí)現(xiàn)圖像處理的方法 通常情況下，當(dāng)圖像被系統(tǒng)采集到時(shí)，系統(tǒng)獲取的圖像由于經(jīng)過(guò)傳輸和隨機(jī)干擾，使圖像質(zhì)量下降。為了穩(wěn)定地進(jìn)行特征抽取，提高精度等必須消除噪聲。同時(shí)為了取出圖像的幾何學(xué)各種特征，便于圖像識(shí)別，提高識(shí)別的速度，必須進(jìn)行圖像的濾波和邊緣檢測(cè)(jin c)等圖像處理方法。 圖像增強(qiáng)有很多方法，本文采用的是：頻域處理共十八頁(yè)基于FPGA的圖像處理(t xin ch l)的實(shí)現(xiàn)中值濾波算法標(biāo)準(zhǔn)的中值濾波器都是由一個(gè)(y )奇數(shù)大小尺寸的滑動(dòng)窗組成，通常為 3x3 窗或

8、5x5 窗等。以 3x3 窗為例，該窗沿著圖像數(shù)據(jù)的行方向逐像素滑動(dòng)，在每一次滑動(dòng)期間內(nèi)，方形窗中的所有像素按照灰度值被排序，這組數(shù)據(jù)中的中值作為輸出，替代原來(lái)窗函數(shù)的中心位置像素的會(huì)度值。共十八頁(yè)基于FPGA的圖像處理(t xin ch l)的實(shí)現(xiàn)圖像邊緣檢測(cè)算法的步驟(1)分別將 4 個(gè)方向模板沿著圖像從一個(gè)像素移動(dòng)到另一個(gè)像素，并將像素的中心(zhngxn)與圖像中的某個(gè)像素位置重合；(2)將模板內(nèi)的系數(shù)與其圖像上相對(duì)應(yīng)的像素值相乘；(3)將所有相乘的值相加；(4)將 4 個(gè)卷積的最大值，賦給圖像中對(duì)應(yīng)模板中心位置的像素, 作為該像素新的灰度值；(5)選取合適的閾值 TH_hold，若新

9、像素灰度值THold，則判讀該像素點(diǎn)為圖像邊緣點(diǎn)。共十八頁(yè)基于FPGA的圖像處理(t xin ch l)的實(shí)現(xiàn)采用 FPGA 實(shí)現(xiàn)圖像處理的硬件電路(dinl)主要包括 3x3 方形窗生成模塊和圖像處理算法模塊共十八頁(yè)基于FPGA的圖像處理(t xin ch l)的實(shí)現(xiàn)中值濾波算法(sun f)模法實(shí)現(xiàn)的步驟：1.先將 3x3 窗中的 9 個(gè)像素分為 3 組，分別對(duì) 3 個(gè)組中的 3 個(gè)像素灰度值進(jìn)行兩兩比較后得到這 3 個(gè)像素的大小排序關(guān)系2.再將這 3 組像素中的最小值進(jìn)行比較，取最大值，對(duì)3 組像素的 3 個(gè)中值排序后取中值，對(duì) 3 組像素的最大值進(jìn)行比較排序后取最小值3.最后對(duì)上面得到

10、的 3 個(gè)值進(jìn)行兩兩排序比較得到的值即為中值 median共十八頁(yè)基于(jy)FPGA的圖像處理的實(shí)現(xiàn)邊緣檢測(cè)示意圖將經(jīng)過(guò)中值濾波后的視頻圖像數(shù)據(jù)流通過(guò)通過(guò) FIFO 緩存和 3x3 方形窗處理(chl)后即可得到并行的 9 個(gè)要處理像素，其中 FIFO 模塊和 3x3 方形窗模塊可以復(fù)用前面的模塊。然后將得到得圖像數(shù)據(jù)送入 4 個(gè)濾波器進(jìn)行濾波，分別產(chǎn)生 4 個(gè)方向的梯度值，通過(guò)對(duì) 4 個(gè)梯度值及閾值進(jìn)行比較，最后輸出邊緣檢測(cè)后的視頻圖像數(shù)據(jù)流。其流程圖如圖 。共十八頁(yè) 總結(jié)(zngji)和展望總結(jié) 中值濾波，邊緣檢測(cè)等底層的視頻圖像信號(hào)算法處理的數(shù)據(jù)量大，對(duì)處理的速度要求高，但是運(yùn)算結(jié)構(gòu)相

11、對(duì)比較簡(jiǎn)單，我們使用 FPGA 進(jìn)行硬件實(shí)現(xiàn)。本文結(jié)合視頻圖像處理系統(tǒng)(xtng)的特點(diǎn)和 FPGA 應(yīng)用技術(shù)，根據(jù)視頻圖像處理系統(tǒng)的要求，主要就數(shù)字視頻圖像處理系統(tǒng)的開(kāi)發(fā)過(guò)程進(jìn)行了論述，設(shè)計(jì)并實(shí)現(xiàn)了基于 FPGA 的圖像處理系統(tǒng)。共十八頁(yè)展望(zhnwng)本文只對(duì)常用的圖像處理算法進(jìn)行研究實(shí)現(xiàn)，有待挖掘和改善更優(yōu)越的圖像處理算法，以便更好的提高系統(tǒng)的性能實(shí)現(xiàn)系統(tǒng)過(guò)程中并沒(méi)有太多考慮邏輯和時(shí)序上的優(yōu)化，下一步要認(rèn)真掌握 FPGA的設(shè)計(jì)技巧，優(yōu)化設(shè)計(jì)以提高系統(tǒng)的性能由于 FPGA 自身的特性，它無(wú)法完成相對(duì)比較復(fù)雜的圖像處理和模式識(shí)別算法。下一步的工作需要將 DSP 加入到圖像處理系統(tǒng)中，使之能夠完成各種復(fù)雜的圖像處理和模式識(shí)別算法考慮將圖像(t xin)處理系統(tǒng)將和網(wǎng)絡(luò)結(jié)合，實(shí)現(xiàn)遠(yuǎn)程的圖像(t xin)采集和傳輸。共十八頁(yè) 完 謝謝(xi xie)，各位!共十八頁(yè)內(nèi)容摘要蘇州科技學(xué)院。課題的來(lái)源及研究的目的和意義。它的主要作用是將實(shí)時(shí)視覺(jué)傳感器獲取的模擬視頻信號(hào)轉(zhuǎn)化為數(shù)字圖像信號(hào)，并將這些數(shù)字圖像信號(hào)傳送給計(jì)算機(jī)或者專用的圖像處理器件進(jìn)行處理。在圖像處理的實(shí)現(xiàn)手段上，圖像低級(jí)處理階段，利用軟件來(lái)實(shí)現(xiàn)是一個(gè)很耗時(shí)的