存儲器與可編程邏輯器件課件

1、第六章存儲器與可編程邏輯器件存儲器概述存儲器：專用于存放大量二進制數(shù)碼的器件按材料分類 1) 磁介質(zhì)類軟磁盤、硬盤、磁帶、 2) 光介質(zhì)類CD、DVD、MO、 3) 半導體介質(zhì)類SDRAM、EEPROM、FLASH ROM、按功能分類隨機存儲(讀寫)存儲器 RAM只讀存儲器 ROM RAM: SDRAM, 磁盤， ROM: CD, DVD, FLASH ROM, EEPROM存儲器一般概念存儲器分類： RAM (Random Access Memory) 隨機存取存儲器ROM (Read Only Memory) 只讀存儲器隨機存取存儲器：在運行狀態(tài)可以隨時進行讀或?qū)懖僮鱎AM信息易失： 芯片

2、必須供電才能保持存儲的數(shù)據(jù)SRAMDRAM只讀存儲器：通過特定方法寫入數(shù)據(jù)，正常工作時只能讀出ROM信息非易失：信息一旦寫入，即使斷電也不會丟失ROM (工廠掩膜)PROM(一次編程)存儲器概述PROM(多次編程)雙極型MOS型存儲器：專用于存放大量二進制數(shù)碼的器件存儲器的主要性能指標：容量：存儲單元總數(shù)（bit）存取時間：表明存儲器工作速度其它：材料、功耗、封裝形式等等存儲器概述1Kbit=1024bit=210bit128Mbit=134217728bit=227bit字長：一個芯片可以同時存取的比特數(shù)1位、4位、8位、16位、32位等等標稱：字數(shù)位數(shù) 如4K8位=2128=215單元（b

3、it）讀操作和寫操作時序圖：存儲器的工作時序關系隨機存取存儲器 隨機存取存儲器（RAM） ，它能隨時從任何一個指定地址的存儲單元中取出（讀出）信息，也可隨時將信息存入（寫入）任何一個指定的地址單元中。因此也稱為讀/寫存儲器。優(yōu)點：讀/寫方便缺點：信息容易丟失，一旦斷電，所存儲器的信息會隨之消失，不利于數(shù)據(jù)的長期保存。存儲矩陣(2n字m位)片選與讀寫控制電路CSR/W地址輸入控制輸入三組輸入信號： 地址輸入、控制輸入和數(shù)據(jù)輸入一組輸出信號：數(shù)據(jù)輸出大容量RAM數(shù)據(jù)輸入輸出合為雙向端口A0Ai地址譯碼器.W0.m數(shù)據(jù)輸入/輸出I/Om主要由地址譯碼器、存儲體及讀出電路等三部分組成。 存儲矩陣 地址

4、譯碼器數(shù)據(jù)輸入/輸出地址輸入控制信號輸入( CS 、R/W)地址譯碼器：對外部輸入的地址碼進行譯碼，唯一地選擇存儲矩陣中的一個存儲單元輸入/輸出控制電路：對選中的存儲單元進行讀出或?qū)懭霐?shù)據(jù)的操作存儲矩陣：存儲器中各個存儲單元的有序排列RAM的結(jié)構框圖片選與讀寫控制電路1. 存儲矩陣：由存儲單元構成，一個存儲單元存儲一位二進制數(shù)碼“1”或“0”。與ROM不同的是RAM存儲單元的數(shù)據(jù)不是預先固定的，而是取決于外部輸入信息，其存儲單元必須由具有記憶功能的電路構成。2. 地址譯碼器：也是N取一譯碼器。3. 讀/寫控制電路：當R/W=1時，執(zhí)行讀操作，R/W=0時，執(zhí)行寫操作。4. 片選控制：當CS=0

5、時，選中該片RAM工作， CS=1時該片RAM不工作。靜態(tài)MOS存儲單元(SRAM) MOS六管存儲單元 T1T4構成基本RS觸發(fā)器 T1T2構成MOS反相器 T3T4構成MOS反相器兩個反相器輸入與輸出交叉連接，構成基本RS觸發(fā)器，儲存數(shù)據(jù) 。T5、T6本單元控制門 Xj=1，行地址選擇線Xi有效(選中) T5、T6開通，觸發(fā)器的兩個互補輸出端與位線接通。 Xj=0，行地址選擇線Xi無效 T5、T6關斷，觸發(fā)器的兩個互補輸出端與位線隔離。存儲單元VDDT3T4T2T1T6T5行選擇Xi列選擇Yj數(shù)據(jù)位數(shù)據(jù)位DDT8T7B位線B位線T7、T8列存儲單元的公用控制門 Yj=1，T7 、T8均導通

6、，觸發(fā)器的輸出才與數(shù)據(jù)線接通，該單元才能通過數(shù)據(jù)線傳送數(shù)據(jù)。 讀出是無破壞性的，即，讀操作不會使數(shù)據(jù)發(fā)生改變。 寫入會改變原來存放的數(shù)據(jù)。即，不管原來存放的數(shù)據(jù)是什么，寫操作后一定是新寫入的數(shù)據(jù)。 讀取數(shù)據(jù)：VDDT3T4T2T1T6T5行選擇Xi列選擇Yj數(shù)據(jù)位數(shù)據(jù)位DDT8T7B位線B位線先將待寫入的數(shù)據(jù)送到 D、 端上，再使X、Y有效， T5T8開通，外來數(shù)據(jù)強行使觸發(fā)器置位或復位。 使Xi、Yj有效，T5T8開通，觸發(fā)器的兩個互補輸出端分別向 D、 端傳出數(shù)據(jù)；寫入數(shù)據(jù)：11VDDT3T4T2T1T6T5行選擇Xi列選擇Yj數(shù)據(jù)位數(shù)據(jù)位DDT8T7B位線B位線片選：寫入數(shù)據(jù)：片選和讀寫

7、控制邏輯的與門被封鎖，輸出0，片選和讀寫控制邏輯的與門輸出由讀寫信號控制，允許讀寫操作。片選與讀寫控制&I/OA3A2A1100三態(tài)門A1、A2、A3均為高阻，存儲單元與數(shù)據(jù)總線隔離，讀寫操作禁止。0VDDT3T4T2T1T6T5行選擇Xi列選擇Yj數(shù)據(jù)位數(shù)據(jù)位DDT8T7B位線B位線&I/OA3A2A1讀操作片選和讀寫控制邏輯的與門輸出由讀寫信號控制讀寫控制三態(tài)門A2、A3高阻A1打開，數(shù)據(jù)輸出到總線寫操作三態(tài)門A1高阻，A2 、A3開放，數(shù)據(jù)經(jīng)位線使存儲單元置數(shù)。0101010SRAM的基本結(jié)構 8根列地址選擇線32根行地址選擇線1024個存儲單元，排成3232的矩陣7.1.1 RAM的結(jié)

8、構圖中的每個地址譯碼選通時有四個存儲單元同時輸入輸出；存儲器容量為256字4位1024bit存儲器存儲矩陣結(jié)構存儲單元數(shù)量多，將存儲單元排列成矩陣形式（存儲器陣列）陣列中各單元的選擇稱地址譯碼A0A1A2A3A4A5A6A7CS0CS1CS255地址譯碼器存儲器陣列01255A0A1A2A3CSX0CSX1CSX15行地址譯碼器列地址譯碼器A4A5A6A7CSY0CSY1CSY15011516173232241255單譯碼行列（雙）譯碼地址譯碼方式從RAM的結(jié)構再看RAM指標的意義：容量：指存儲矩陣的大小，即陣列中所有存儲單元的總數(shù)字數(shù)2n ：指地址單元的總數(shù)為2n ，n為RAM外部地址線的

9、根數(shù)字長：指每個地址單元中的數(shù)據(jù)位數(shù)；也即是每次尋址后 從存儲器中讀出（或?qū)懭耄┑臄?shù)據(jù)位數(shù)存儲容量字數(shù)（2n ）字長（數(shù)據(jù)位數(shù)）10.1.1 只讀存儲器（ROM）1ROM的結(jié)構圖10-1 ROM的結(jié)構主要由地址譯碼器、存儲體及讀出電路等三部分組成。 利用觸發(fā)器保存數(shù)據(jù)寫入時在D和/D上加上反相信號，引起觸發(fā)器的翻轉(zhuǎn)即可數(shù)據(jù)讀出非破壞性，一次寫入，可以反復讀出存儲單元占用管元多，每比特面積大、功耗高動態(tài)存儲單元利用柵級電容上的存儲電荷保存數(shù)據(jù)寫入過程是給電容充電或放電的過程破壞性讀出存儲單元管元少、面積小、功耗低、利于海量存儲需要刷新時序控制存儲單元特點比較：靜態(tài)存儲單元動態(tài)MOS存儲單元(DR

10、AM)CS、T：存儲元件： CS：數(shù)據(jù)存儲在CS上。 CS上充滿電荷時表示存儲1， CS上無電荷時表示存儲0。 T：門控管，工作在開關狀態(tài)。CB：雜散分布電容，CS、CB的容量都很小。選擇線高電平時，MOS管T導通，存儲器被選中。 CSCBT 選擇線數(shù)據(jù)線存儲單元DRAM工作原理（1）寫數(shù)據(jù)： 待寫數(shù)據(jù)位加在數(shù)據(jù)線上 CB充放電 選擇線加高電平使T導通 CS充放電 撤消選擇線上的高電平使T截止 CS上的電荷狀態(tài)被保持。（2）讀數(shù)據(jù)： 使數(shù)據(jù)線置于中間電位 CB充放電 使數(shù)據(jù)線處于高阻抗，選擇線加高電平使T導通 CB和CS上的電荷重新分配達到平衡。若 平衡后的電位高于中間電位，則原來存入的數(shù)據(jù)為

11、1； 平衡后的電位低于中間電位，則原來存入的數(shù)據(jù)為0。 注意： 讀取數(shù)據(jù)時CS上的電荷發(fā)生了改變，原來存入的數(shù)據(jù)被破壞 應立即將讀得的數(shù)據(jù)重新寫入。CSCBT 選擇線數(shù)據(jù)線存儲單元Di1Di0（3）刷新: 刷新：由于漏電，應周期性地給Cs補充電荷， 使存儲的數(shù)據(jù)不丟失。 刷新操作：執(zhí)行一次讀操作，但并不使用讀得 的數(shù)據(jù)。 存儲單元為陣列排列時，以行為單位進行刷新， 周期約為幾毫秒 存儲器：由大量的存儲單元按陣列方式排列形成。 例：44 存儲單元方陣構成的存儲器，能存放16個二進制數(shù)據(jù)位： A0A3： 地址，對某一存儲單元進行選擇。其中： A1A0：由X選擇譯碼電路譯為4路輸出，用作行選擇； A

12、3A2：由Y選擇譯碼電路譯為4路輸出，用作列選擇。 只有行和列同時選中的存儲單元才能通過D、 端進行訪問。 Y選擇譯碼X選擇譯碼A0A1A2A3DD0,0X0X1X2X3Y3Y2Y1Y0讀寫控制I/OCS/RW0,10,20,31,01,11,21,32,02,12,22,33,03,13,23,3存儲器的擴展 當用一片ROM/RAM芯片不能滿足存儲容量的需要時，可以將若干片ROM/RAM組合到一起，接成一個存儲容量更大的ROM/RAM，稱為存儲器的擴展存儲芯片配置的數(shù)量采用多片ROM/RAM經(jīng)擴展后組成容量更大的ROM/RAM存儲以滿足系統(tǒng)的需要。芯片數(shù)量的選擇由系統(tǒng)要求的容量（MN）和單片

13、容量（mn）來決定已知系統(tǒng)要求的內(nèi)存容量為M（字數(shù)）N（字長或位數(shù)），現(xiàn)有單片ROM/RAM的容量為m（字數(shù)）n（字長或位數(shù)）。所需單片ROM/RAM的數(shù)量計算原則如下。計算原則：Mm，N n根據(jù)字數(shù)計算所需單片數(shù)：M/m （取整數(shù)）根據(jù)字長或位數(shù)計算所需單片數(shù)：N/n （取整數(shù)）總片數(shù)：S=(M/m )(N/n )擴展方式若單片ROM/RAM的字數(shù)滿足系統(tǒng)內(nèi)存總的字數(shù)要求，而每個字的字長或位數(shù)不夠用時，則采用位擴展方式位擴展后的存儲器字數(shù)沒改變而位數(shù)增加，存儲器容量相應增加 1位擴展方式 1位擴展方式2字擴展方式3字位擴展方式RAM容量的位(字長)擴展D0 D1 D2 D3CSD12 D13

14、 D14 D15A11A0R/WR/WCSA0A114K4位I/O0 I/O1 I/O2 I/O3R/WCSA0A114K4位I/O0 I/O1 I/O2 I/O3 位數(shù)擴展利用芯片的并聯(lián)方式實現(xiàn)用1K1位的RAM擴展成1K8位的存儲器。用8片1K1位芯片經(jīng)位擴展后組成的1K8位存儲器 2字擴展方式若每一片ROM/RAM的數(shù)據(jù)位數(shù)夠，而字數(shù)不能滿足系統(tǒng)內(nèi)存總的字數(shù)要求，則采用字擴展方式,將多片存儲器（RAM或ROM）芯片接成一個字數(shù)更多的存儲器。字擴展后的存儲器數(shù)據(jù)位數(shù)或字長沒有變，而字數(shù)增加，存儲器容量相應增加字數(shù)的擴展可以利用外加譯碼器控制芯片的片選（ CS ）輸入端來實現(xiàn)。 RAM容量的

15、字擴展字數(shù)的擴展（地址的擴展）利用外加譯碼器控制存儲器芯片的片選輸入端(I)(II)(III)(IV)芯片74139有效輸出端A14A13 IY00 0 IIY10 1IIIY21 0IVY31 1低位地址并聯(lián)入各芯片，高位地址經(jīng)譯碼作為各芯片的片選信號，數(shù)據(jù)端并接用2568位RAM擴展成10248位RAM 用4片2568位RAM經(jīng)字擴展后組成的1K8位存儲器 圖示是用字擴展方式將4片2568位的RAM擴展為10248位RAM的系統(tǒng)框圖。圖中，譯碼器的輸入是系統(tǒng)的高位地址A9、A8 ，其輸出是各片RAM的片選信號。若A9A8=01 ，則RAM（2）片的 /CS=0 ，其余各片RAM的 /CS均

16、為1，故選中第二片。第二片的信息可以讀出，送到位線上。讀出的內(nèi)容則由低位地址 A7A0決定。顯然，4片RAM輪流工作，任何時候，只有一片RAM處于工作狀態(tài)，整個系統(tǒng)字數(shù)擴大了4倍，而字長仍為8位。 3字位擴展方式當單片ROM/RAM的字數(shù)和位數(shù)都不夠時，就要采用字位擴展方式 用1K4位RAM擴展成一個4K8位存儲器 用8片1K4位RAM芯片，經(jīng)字位擴展構成的存儲器 N字M位ROM結(jié)構 ROM結(jié)構二極管ROM結(jié)構圖A1A0D3D2D1D0001100011001101010111101ROM的數(shù)據(jù)表 將ROM輸入地址A1A0視為輸入變量，而將D3、D2、D1、D0視為一組輸出邏輯變量，則D3、D

17、2、D1、 D0就是A1、A0的一組邏輯函數(shù)。 ROM在組合邏輯設計中的應用ROM的與或陣列圖 (a) 框圖； (b) 符號矩陣 與陣列A0A1或陣列F0F1F2F3m0m1m2m3m0m1m2m3F0F1F2F3A0A1A0A1A0A1(a)(b) 用ROM實現(xiàn)邏輯函數(shù)一般按以下步驟進行： (1) 根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)，確定ROM容量，選擇合適的ROM。 (2) 寫出邏輯函數(shù)的最小項表達式，畫出ROM陣列圖。 (3) 根據(jù)陣列圖對ROM進行編程。 例 用ROM實現(xiàn)四位二進制碼到格雷碼的轉(zhuǎn)換。 解 (1) 輸入是四位二進制碼B3B0，輸出是四位格雷碼，故選用容量為244的ROM。 (

18、2) 列出四位二進制碼轉(zhuǎn)換為格雷碼的真值表，如表 9 - 2 所示。由表可寫出下列最小項表達式： 四位二進制碼轉(zhuǎn)換為格雷碼的真值表 四位二進制碼轉(zhuǎn)換為四位格雷碼陣列圖 3. 可擦除的可編程ROM(EPROM) SIMOS管的結(jié)構和符號 (1) EPROM的存儲單元采用浮柵雪崩注入MOS管 10.1.1 只讀存儲器（ROM）1ROM的結(jié)構圖10-1 ROM的結(jié)構主要由地址譯碼器、存儲體及讀出電路等三部分組成。 地址譯碼器的作用是將輸入的地址譯碼成相應的控制信息，利用這個控制信號從存儲矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到讀出電路。 存儲矩陣中字線和位線交叉處能存儲一位二進制信息的電路叫做一個

19、存儲元。而一個字線所對應的m個存儲元的總體叫作一個存儲單元。ROM中的存儲元不用觸發(fā)器而用一個半導體二極管或三極管，但更多的是由MOS場效應管組成。這種存儲元雖然寫入不方便，但電路結(jié)構簡單，有利于提高集成度。 讀出電路的作用有兩個：一是提高存儲器的帶負載能力；二是實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便于系統(tǒng)的總線聯(lián)結(jié)。 通常用位（bit）和字節(jié)（Byte）作為存儲器的存儲單位。 位用來表示一個二進制信息的0和1，是最小的存儲單位。在微型計算機中信息大多是以字節(jié)形式存放的。一個字節(jié)由8個信息位組成，字是計算機進行數(shù)據(jù)處理時，一次存取、加工和傳遞的一組二進制位，它的長度是字長。字長是衡量計算機性能的一個重

20、要指標 6ROM在組合邏輯設計中的應用 用ROM實現(xiàn)組合邏輯的基本原理可從存儲器和與或邏輯網(wǎng)絡兩個角度來理解。 用ROM實現(xiàn)組合邏輯函數(shù)時，具體的做法就是將邏輯函數(shù)的輸入變量作為ROM的地址輸入，將每組輸出對應的函數(shù)值作為數(shù)據(jù)寫入相應的存儲單元中即可，這樣按地址讀出的數(shù)據(jù)便是相應的函數(shù)值。從與或邏輯網(wǎng)絡的角度看，ROM中的地址譯碼器形成了輸入變量的所有最小項，即實現(xiàn)了邏輯變量的與運算。ROM中的存儲矩陣實現(xiàn)了最小項的或運算，即形成了各個邏輯函數(shù)。 圖10-4 ROM的與或陣列圖（a）框圖；（b）符號矩陣 如圖10-4所示，其中圖10-4（a）為ROM的框圖，圖10-4（b）為ROM的符號矩陣圖

21、。在圖10-4（b）中，與陣列中的小圓點表示各邏輯變量之間的與運算，或陣列中的小圓點表示個最小項之間的或運算。 由圖10-4可知，用ROM實現(xiàn)邏輯函數(shù)時，需列出它的真值表或最小項表達式，然后畫出ROM的符號矩陣圖。工廠根據(jù)用戶提供的符號矩陣圖，便可生產(chǎn)出所需的ROM。利用ROM不僅可實現(xiàn)邏輯函數(shù)（特別是多輸出函數(shù)），而且可以用作序列信號發(fā)生器字符發(fā)生器以及存放各種數(shù)學函數(shù)表（如快速乘法表、指數(shù)表、對數(shù)表及三角函數(shù)表等）。 用ROM實現(xiàn)邏輯函數(shù)一般按以下步驟進行：（1）根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)，確定ROM容量，選擇合適的ROM。（2）寫出邏輯函數(shù)的最小項表達式，畫出ROM陣列圖。（3）根據(jù)

22、陣列圖對ROM進行編程?！纠?0-1】用ROM實現(xiàn)四位二進制碼到格雷碼的轉(zhuǎn)換。 解：（1）輸入是四位二進制碼，輸出是四位格雷碼，故選用容量為的ROM。（2）列出四位二進制碼轉(zhuǎn)換位格雷碼的真值表，如表10-2 所示。由可寫出下列最小項表達式為 二進制數(shù)（存儲地址）B3B2B1B0格雷碼（存放數(shù)據(jù)）G3G2G1G000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000表10-2 四位二進制碼轉(zhuǎn)換為四

23、位格雷碼陣列圖 （3）可畫出四位二進制碼格雷碼轉(zhuǎn)換器的ROM符號矩陣，如圖10-5所示。圖10-5 四位二進制碼轉(zhuǎn)換為四位格雷碼陣列圖10.2.1 PLD的電路表示法PLD器件的連接表示法如圖 ：圖10-10 PLD的連接表示法： PLD器件圖中與門的畫法與傳統(tǒng)畫法不同，例如3個輸入端的與門畫法表示在圖10-11中。 圖10-11 與門畫法 因為PLD器件中的與門輸入端很多，一般一個與門往往要有幾十個輸入，傳統(tǒng)畫法已不適應，而PLD表示法更適合于“陣列圖”。 PLD器件圖一般將可編程的部分畫成“陣列圖”的形式。輸入線在陣列圖中往往畫成列線（豎線），與門的輸入線往往畫成行線（橫線）。圖10-12

24、所示為3端輸入的“與”陣列圖。圖10-12 陣列圖 8.2 只讀存儲器(ROM) 按存儲器功能的不同，ROM分為掩膜ROM（簡稱Mask ROM或ROM）、可編程ROM（簡稱PROM）、光可擦除可編程ROM（簡稱EPROM）、電可擦除可編程ROM（簡稱EEPROM）和快閃存儲器五種。 8.2.1 掩膜只讀存儲器ROM 掩膜ROM又稱內(nèi)容固定的ROM，其存儲的內(nèi)容是固定不變的，廠方根據(jù)用戶提供的程序設計光刻掩膜板，在制作芯片時一次成型，使用時無法再更改。 ROM的電路結(jié)構主要由地址譯碼器、存儲矩陣和輸出緩沖器三部分組成。其結(jié)構框圖如圖8.2.1所示。存儲矩陣地 址 譯 碼 器輸 出 緩 沖 器地

25、址輸入數(shù)據(jù)輸出圖8.2.1 ROM的結(jié)構框圖0單元1單元2單元2n-1單元 地址譯碼器：地址譯碼器負責把輸入的n位二進制地址代碼翻譯成2個相應的控制信號，從而選中存儲矩陣中相應的存儲單元，以便將該單元的m位數(shù)據(jù)傳送給輸出緩沖器。 存儲矩陣：存儲矩陣由2n個存儲單元組成。每一個存儲單元都有一個確定地址。每個存儲單元由若干基本存儲電路組成（一般為2的整數(shù)倍）?；敬鎯﹄娐房梢杂啥O管、三極管或MOS管構成。每個存儲電路只能存儲一位二進制代碼“0”或“1”。 輸出緩沖器：輸出緩沖器由三態(tài)門組成，其作用一是可以提高存儲器的帶負載能力，二是可以實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的數(shù)據(jù)總線連接。 圖8.

26、2.2（a）是一個存儲容量為44位（4個存儲單元，每個存儲單元4位）的只讀存儲器結(jié)構圖。地址譯碼器由2線-4線譯碼器構成，存儲矩陣都采用了二極管結(jié)構。A1A0為輸入的地址碼，可產(chǎn)生W0W3 4組不同的地址，從而選中所對應的存儲單元。W0W3稱為字線。存儲矩陣由二極管或門組成，其輸出數(shù)據(jù)為D3D0。當字線W0W3 其中之一被選中時，在位線b3b0上便輸出一組4位二進制代碼D3D0。 輸出緩沖器為三態(tài)輸出電路。當EN= 0時，允許數(shù)據(jù)從b3、b2、b1、b0各條位線上輸出；當 EN= 1時，輸出端為高阻狀態(tài)。 分析圖8.2.2不難看出，當?shù)刂反aA1A0=00時，地址譯碼器中與W0相連的二極管同時截

27、至，字線W0被選中，W0變?yōu)楦唠娢?，其余字線均為低電位（稱W0被選中）。W0與位線b2、b1相連的二極管導通，位線b2、b1也變?yōu)楦唠娢?，此時，位線上輸出數(shù)據(jù)D3D2D1D0=0110；同理，當A1A0=01、10、11時，輸出數(shù)據(jù)分別為1101、0001、1110。可編程只讀存儲器PROM PROM （Programmable Read-Only Memory）是一種一次性可編程只讀存儲器，可由用戶自己將編寫的程序?qū)懭氪鎯ζ?，即一次性寫入信息。信息寫入后只能讀出，不能修改。 PROM常采用二極管或三極管做基本存儲電路，熔絲狀態(tài)決定單元內(nèi)容。 二極管、三極管PROM單元，熔絲完好內(nèi)容為1，燒斷

28、為0 MOS管PROM單元，熔絲完好內(nèi)容為0，燒斷為1。 位線字線位線字線Vcc位線字線 PROM在出廠時，三極管陣列的熔絲均為完好狀態(tài)，相當于所有基本存儲電路的存儲數(shù)據(jù)為“1”。 寫入數(shù)據(jù)的過程實際上就是將相應的基本存儲電路由“1”變“0”的過程。位線字線Vcc 當用戶寫入數(shù)據(jù)時，通過編程地址選中相應的字線，使之變?yōu)楦唠娖?。若在某位寫?”，寫入邏輯使相應的位線呈低電平，三極管導通，較大的電流將熔絲燒斷，即存入“0”。顯然，熔絲一旦燒斷，就無法復原，因此這種PROM只能一次性被編程。 讀操作： 選中的字線變?yōu)楦唠娖?。若熔絲完好，則在位線輸出數(shù)據(jù)“1”；若熔絲已燒斷，則在位線輸出“0”。 PR

29、OM的優(yōu)點：是可實現(xiàn)由用戶一次性編程， 缺點：是程序?qū)懭牒蟛荒苄薷?，一旦寫錯，整個芯片報廢。 位線字線Vcc光可擦除、可編程只讀存儲器EPROM EPROM是一種光可擦除、可編程只讀存儲器，可進行多次改寫。使用時可通過紫外線照射將EPROM存儲的內(nèi)容擦除，然后用編程器寫入新的信息。在奔騰代以前的計算機中用來存儲BIOS程序的ROM就是采用這種芯片。 V2V1VCCV3FAMOSD S字線位線存儲電路結(jié)構圖存儲器外形.EPROM 存儲器光可擦除、可編程只讀存儲器EPROM 圖8.2.5為EPROM的基本存儲電路。圖中V1相當于負載電阻，V3是浮柵雪崩注入式MOS管（FAMOS管）。這種FAMOS

30、管的柵極被二氧化硅絕緣層包圍，對外無引出線而處于懸浮狀態(tài)，故稱為“浮柵”。芯片出廠時（未編程狀態(tài)），所有浮柵管都處于截止狀態(tài)。由于位線可通過V1接電源，位線處于高電平，故各個存儲電路相當于存“1”。因此寫數(shù)據(jù)的過程，實際上就是將相應的基本存儲電路由“1”變“0”的過程。 寫“0”時，可將FAMOS管V3的漏極D接上高于正常工作電壓（+5V）的+25V電壓，則漏、源極間的導電溝道會造成雪崩擊穿，使浮柵極積累電荷，F(xiàn)AMOS管導通。由于浮柵極電荷無放電回路，因而FAMOS管總處于導通狀態(tài)。當字線被選中時，字線變?yōu)楦唠娖?，使V2導通，由于V3也導通，故位線變?yōu)榈碗娖?，即該存儲電路存?”。 擦除數(shù)據(jù)

31、時，可用專用的紫外線燈照射EPROM的石英窗口，約20分鐘即可將FAMOS管浮柵中的電荷消除，恢復到產(chǎn)品出廠時的全“1”狀態(tài)，此后可再次寫入信息。寫好的芯片在正常使用時，要用黑膠帶將石英窗口貼上，以防紫外線照射誤擦信息。這種EPROM內(nèi)的數(shù)據(jù)可保持10年以上。 EPROM的種類較多，如ATMEL公司的AT27BV010，存儲容量1MB；AT27BV020，存儲容量2MB；AT27BV4096，存儲容量4MB。 EPROM的優(yōu)點是可多次擦除、重新編程使用，缺點是只能整片擦除，不能按單元擦除，且擦除時需將芯片從線路板上取下，擦除后，再用專用編程器寫入數(shù)據(jù)。8.2.4 電可擦除、可編程只讀存儲器EE

32、PROM EPROM雖然可多次擦除、重新編程使用，但芯片寫入時，即使只寫錯一位，也必須將整個芯片擦掉重寫。且擦除時需要專用紫外線燈照射，這在實際使用中是非常不方便的。而在實際使用中，往往只需要改寫幾個字節(jié)的內(nèi)容即可。因此，多數(shù)情況下需要以字節(jié)為單位擦寫。 EEPROM（Electrically Erasable Programmable Read-Only Memory)是近年來被廣泛采用的一種可用電擦除、可編程的只讀存儲器。其主要特點是能進行在線讀寫、擦除、更改，不需要專用擦除設備，且擦除、讀寫速度比PROM快得多。它既能象RAM那樣隨機地進行讀寫，又能象ROM那樣在斷電的情況下保存數(shù)據(jù)，且

33、容量大、體積小，使用簡單可靠。 EEPROM的擦除只需要廠商提供的專用刷新程序，就可輕而易舉地改寫內(nèi)容，不必將資料全部刪除才能寫入，而且是以Byte為最小修改單位。EEPROM在寫入數(shù)據(jù)時，仍要利用一定的編程電壓，它屬于雙電壓芯片。 借助EEPROM芯片的雙電壓特性，可廣泛應用于計算機主板的BIOS ROM芯片，可使BIOS具有良好的防毒能力。在升級時，把跳線開關撥至“ON”的位置，即給芯片加上相應的編程電壓，；平時使用時，則把跳線開關撥至“OFF”的位置，可防止CIH類的病毒對BIOS芯片的非法修改。至今仍有不少主板采用EEPROM作為BIOS芯片。 EEPROM除廣泛應用于計算機主板外，還

34、廣泛應用于手機、單片機、家用電器、汽車電子等眾多領域。如現(xiàn)在的電視機遙控系統(tǒng)中用來存放頻道信息的存儲器AT24C04就是采用EEPROM，其存儲容量達4KB。 EEPROM的種類較多，如ATMEL公司的AT24C04，存儲容量4KB；AT24C08，存儲容量8KB；AT24C1024，存儲容量1024KB。8.2.5 閃速只讀存儲器Flash ROM Flash ROM是在EPROM和EEPROM技術基礎上發(fā)展的一種新型半導體存儲器。既有EPROM價格便宜、集成度高的優(yōu)點，又有EEPROM的電可擦除、可重寫性和非易失性。其擦除、重寫速度快。傳統(tǒng)的EEPROM芯片只能按字節(jié)擦除，而Flash R

35、OM每次可擦除一塊或整個芯片。塊的大小視生產(chǎn)廠商的不同而有所不同。Flash ROM的讀和寫操作都是在單電壓下進行，屬于真正的單電壓芯片。 Flash ROM的工作速度大大快于傳統(tǒng)EPROM芯片。一片1MB的閃速存儲芯片，其擦除、重寫時間小于5秒，比一般的EPROM要快得多。Flash ROM的存儲容量普遍大于EPROM ，現(xiàn)在已做到1GB。壽命長，成品Flash ROM芯片可反復擦除百萬次以上。數(shù)據(jù)保存時間至少20年。讀取速度快，讀取時間小于90nS?，F(xiàn)在我們常用的優(yōu)盤、MP3以及計算機內(nèi)部的BIOS芯片、顯示器的緩存都采用Flash ROM芯片。 Flash ROM的種類較多，如ATMEL

36、公司的AT29BV010A，存儲容量1MB；AT29BV020，存儲容量2MB；AT29BV040A，存儲容量4MB。8.2.6 ROM應用舉例 ROM廣泛應用于計算機、電子儀器、電子測量設備和數(shù)控電路，其具體應用有專門的教材進行論述，這里僅介紹用ROM在數(shù)字邏輯電路中的應用。 分析ROM的工作原理可知，ROM中的地址譯碼器可產(chǎn)生地址變量的全部最小項，能夠?qū)崿F(xiàn)地址變量的與運算，即字線W與地址變量A0A1存在與邏輯關系，而ROM中的存儲矩陣可實現(xiàn)有關最小項的或運算，即輸出數(shù)據(jù)D與地址變量的有關最小項存在或邏輯關系。由于任何組合邏輯函數(shù)都可變換為標準與或表達式。因此，從理論上說，利用ROM可以實現(xiàn)

37、任何組合邏輯函數(shù)。 【例8.2.1】用ROM實現(xiàn)下列函數(shù)。 Y1=AB+BC ， Y2= AB+BC 解：（1）將函數(shù)轉(zhuǎn)化為標準與或式。 Y1=m(3,6,7) ， Y2=m(1,4,5) （2）畫出用ROM實現(xiàn)的邏輯陣列圖8.2.6。8.3.4 RAM容量的擴展 1.字數(shù)的擴展 當一片RAM芯片的位數(shù)夠用而字數(shù)不夠用時，可以采取字擴展的方式。圖8.3.6是采用2片Intel6116（2K8位）擴展成一個4 K8位RAM的接線圖。 2.位數(shù)的擴展 當一片RAM的字數(shù)夠用而位數(shù)不夠用時，應采取位數(shù)擴展的方法。圖8.3.7是采用2片2114（1K4位）擴展成一個1K8位的RAM的接線圖。 從圖中可

38、以看出，位數(shù)擴展的方法非常簡單，只需將各片RAM的地址輸入端、讀寫控制端、片選信號端分別并聯(lián)即可。容量為2564 RAM的存儲矩陣存儲單元1024個存儲單元排成32行32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個字列Y11，X21，位于X2和Y1交叉處的字單元可以進行讀出或?qū)懭氩僮?，而其余任何字單元都不會被選中。地址的選擇通過地址譯碼器來實現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。2564 RAM存儲矩陣中，256個字需要8位地址碼A7A0。其中高3位A7A5用于列譯碼輸入，低5位A4A0用于行譯碼輸入。A7A0=0010

39、0010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。000100 0 13.6.2 RAM容量的擴展位擴展將地址線、讀寫線和片選線對應地并聯(lián)在一起輸入輸出（I/O）分開使用作為字的各個位線字擴展輸入輸出（I/O）線并聯(lián)要增加的地址線A10A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端 地址譯碼器有n個輸入端，有2n個輸出信息，每個輸出信息對應一個信息單元，而每個單元存放一個字，共有2n個字（W0、W1、W2n-1稱為字線）。 每個字有m位，每位對應從D0、D1、Dm-1輸出（稱為位線）。 存儲器的容量是2nm(字線位線)。 ROM中的存儲體可以由二極管、三極管和M

40、OS管來實現(xiàn)。圖8-5 二極管ROM圖8-6 字的讀出方法 在對應的存儲單元內(nèi)存入的是1還是0，是由接入或不接入相應的二極管來決定的。 存儲矩陣為了便于表達和設計，通常將圖8-5簡化如圖8-7 所示。 圖8-7 44 ROM陣列圖 有存儲單元地址譯碼器圖8-5 二極管ROM在編程前，存儲矩陣中的全部存儲單元的熔絲都是連通的，即每個單元存儲的都是1。 用戶可根據(jù)需要，借助一定的編程工具，將某些存儲單元上的熔絲用大電流燒斷，該單元存儲的內(nèi)容就變?yōu)?，此過程稱為編程。 熔絲燒斷后不能再接上，故PROM只能進行一次編程。 2可編程只讀存儲器（PROM） 圖8-8 PROM的可編程存儲單元3可擦可編程R

41、OM（EPROM） 最早出現(xiàn)的是用紫外線照射擦除的EPROM。 浮置柵MOS管（簡稱FAMOS管）的柵極被SiO2絕緣層隔離，呈浮置狀態(tài)，故稱浮置柵。 當浮置柵帶負電荷時， FAMOS管處于導通狀態(tài)，源極漏極可看成短路，所存信息是0。 若浮置柵上不帶有電荷，則FAMOS管截止，源極漏極間可視為開路，所存信息是1。 圖8- 浮置柵EPROM(a) 浮置柵MOS管的結(jié)構 (b) EPROM存儲單元帶負電-導通-存0不帶電-截止-存1浮置柵EPROM出廠時，所有存儲單元的FAMOS管浮置柵都不帶電荷，F(xiàn)AMOS管處于截止狀態(tài)。 寫入信息時，在對應單元的漏極與襯底之間加足夠高的反向電壓，使漏極與襯底之

42、間的PN結(jié)產(chǎn)生擊穿，雪崩擊穿產(chǎn)生的高能電子堆積在浮置柵上，使FAMOS管導通。當去掉外加反向電壓后，由于浮置柵上的電子沒有放電回路能長期保存下來，在的環(huán)境溫度下，以上的電荷能保存年以上。如果用紫外線照射FAMOS管分鐘，浮置柵上積累的電子形成光電流而泄放，使導電溝道消失，F(xiàn)AMOS管又恢復為截止狀態(tài)。為便于擦除，芯片的封裝外殼裝有透明的石英蓋板。8.1.3 存儲器的應用 2EPROM的應用 程序存儲器、碼制轉(zhuǎn)換、字符發(fā)生器、波形發(fā)生器等。 例：八種波形發(fā)生器電路。 將一個周期的三角波等分為256份，取得每一點的函數(shù)值并按八位二進制進行編碼，產(chǎn)生256字節(jié)的數(shù)據(jù)。用同樣的方法還可得到鋸齒波、正弦

43、波、階梯波等不同的八種波形的數(shù)據(jù)，并將這八組數(shù)據(jù)共2048個字節(jié)寫入2716當中。返回圖8-13 八種波形發(fā)生器電路圖 波形選擇開關 256進制計數(shù)器 存八種波形的數(shù)據(jù) 經(jīng)8位DAC轉(zhuǎn)換成模擬電壓。S3 S2 S1波 形A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0正弦波000H0FFH0 0 1鋸齒波100H1FFH0 1 0三角波200H2FFH1 1 1階梯波700H7FFH表8-2 八種波形及存儲器地址空間分配情況 S1、S2和S3：波形選擇開關。兩個16進制計數(shù)器在CP脈沖的作用下，從00HFFH不斷作周期性的計數(shù)，則相應波形的編碼數(shù)據(jù)便依次出現(xiàn)在數(shù)據(jù)線

44、D0D7上，經(jīng)D/A轉(zhuǎn)換后便可在輸出端得到相應波形的模擬電壓輸出波形。 圖8-14 三角波細分圖 下面以三角波為例說明其實現(xiàn)方法。 三角波如圖8-14所示，在圖中取256個值來代表波形的變化情況。在水平方向的257個點順序取值，按照二進制送入EPROM2716（2K8位）的地址端A0A7，地址譯碼器的輸出為256個（最末一位既是此周期的結(jié)束，又是下一周期的開始）。由于2716是8位的，所以要將垂直方向的取值轉(zhuǎn)換成8位二進制數(shù)。表8-3 三角波存儲表 將這255個二進制數(shù)通過用戶編程的方法，寫入對應的存儲單元，如表8-3所示。將2716的高三位地址A10A9A8取為0，則該三角波占用的地址空間為

45、000H0FFH，共256個。 8.1.4 其它類型存儲器簡介1. EEPROM用電氣方法在線擦除和編程的只讀存儲器。 存儲單元采用浮柵隧道氧化層MOS管。寫入的數(shù)據(jù)在常溫下至少可以保存十年，擦除/寫入次數(shù)為萬次 10萬次。 2. 快閃存儲器Flash Memory 采用與EPROM中的疊柵MOS管相似的結(jié)構，同時保留了EEPROM用隧道效應擦除的快捷特性。理論上屬于ROM型存儲器；功能上相當于RAM。 單片容量已達64MB，并正在開發(fā)256MB的快閃存儲器?？芍貙懢幊痰拇螖?shù)已達100萬次。 返回由美國Dallas半導體公司推出，為封裝一體化的電池后備供電的靜態(tài)讀寫存儲器。 它以高容量長壽命鋰

46、電池為后備電源，在低功耗的SRAM芯片上加上可靠的數(shù)據(jù)保護電路所構成。 其性能和使用方法與SRAM一樣，在斷電情況下，所存儲的信息可保存10年。 其缺點主要是體積稍大，價格較高。 此外，還有一種nvSRAM，不需電池作后備電源，它的非易失性是由其內(nèi)部機理決定的。 已越來越多地取代EPROM，并廣泛應用于通信設備、辦公設備、醫(yī)療設備、工業(yè)控制等領域。 3. 非易失性靜態(tài)讀寫存儲器NVSRAM 表8-4 常見存儲器規(guī)格型號 類型 容量SRAMEPROMEEPROMFLASHNVSRAM雙口RAM2 K86116 27162816DS1213B7132/71364 K8 2732DS1213B8 K

47、86264 27642864DS1213B16 K8 2712832 K862256 272562825628F256DS1213D64 K8 275122851228F512128 K8628128 270102801028F010DS1213D256 K8628256 270202802028F020512 K8628512 270402804028F040DS16501 M 86281000 270802808028F080半導體存儲器分類：按功能只讀存儲器（ROM）隨機存取存儲器（RAM）按元件雙極型存儲器:速度快，功耗大。MOS型存儲器：速度較慢，功耗小， 集成度高。23.1 只讀存

48、儲器23.1.1 ROM的結(jié)構框圖 只讀存儲器（ROM） ，它存儲的信息是固定不變的。工作時，只能讀出信息，不能隨時寫入信息。圖23.1.1 ROM的結(jié)構框圖存儲輸出讀出電路存儲矩陣地址譯碼器NM位線（數(shù)據(jù)線）字線（選擇線）地址輸入AN-1A1A0.W0W1WnN-1DM-1D0D1.表示存儲容量ROM主要結(jié)構存儲矩陣地址譯碼器 1.存儲矩陣：由存儲單元構成，一個存儲單元存儲一位二進制數(shù)碼“1”或“0”。存儲器是以字為單位進行存儲的。圖23.1.1中有NM個存儲單元。 2.地址譯碼器：為了存取的方便，給每組存儲單元以確定的標號，這個標號稱為地址。圖23.1.1中，W0WN-1稱為字單元的地址選

49、擇線，簡稱字線；地址譯碼器根據(jù)輸入的代碼從W0WN-1條字線中選擇一條字線，確定與地址代碼相對應的一組存儲單元位置。被選中的一組存儲單元中的各位數(shù)碼經(jīng)位線D0DM-1傳送到數(shù)據(jù)輸出端。23.1.2 ROM的工作原理圖23.1.2二極管 ROM電路11A0A1字線位線讀出電路地址譯碼器存儲矩陣存儲輸出地址輸入W0W1W2W3D0D1D2D3A1A0+UA0A1存“1”存“0” (1) 存儲矩陣23.1.2 ROM的工作原理1. 二極管構成的ROM的工作原理圖中的存儲矩陣有四條字線和四條位線。共有十六個交叉點，每個交叉點都可看作一個存儲單元。交叉點處接有二極管時，相當于存“1”；交叉點處沒有接二極

50、管時，相當于存“0”；如：字線W0與位線有四個交叉點，其中與位線D0和D2交叉處接有二極管。當選中W0（為高電平）字線時，兩個二極管導通，使位線D0和D2為“1”，這相當于接有二極管的交叉點存“1”。23.1.2 ROM的工作原理 交叉點處沒有接二極管處，相當于存“0”；位線D1和D3為“0”，這相當于沒接有二極管的交叉點存“0”。ROM的特點：存儲單元存“0”還是存“1”是在設計和制造時已確定，不能改變；而且存入信息后，即使斷開電源，所存信息也不會消失，所以ROM也稱固定存儲器。(2) 地址譯碼器 圖中是一個二極管譯碼器，兩位地址代碼A1A0可指定四個不同的地址。23.1.2 ROM的工作原

51、理四個地址的邏輯式分別為：地址譯碼器特點：（1）N取一譯碼：即N條字線中，每次只能選中一條字線。圖示電路為四選一譯碼。（2）最小項譯碼：n個地址輸入變量A0An最小項的數(shù)目為N=2n。圖示電路最小項為四個。地址譯碼器是一個“與”邏輯陣列23.1.2 ROM的工作原理表23.1.1 N取一譯碼及ROM存儲內(nèi)容地址碼A0A10 00 11 01 1最小項及編號N取一譯碼存儲內(nèi)容W0W1W2W3D0D1D2D3m0m1m2m3 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 1 0從圖23.1.2中可看出：地址譯碼器是一個“與”

52、邏輯陣列11A0A1字線位線讀出電路地址譯碼器存儲矩陣地址輸入W0W1W2W3D0D1D2D3A1A0+UA0A123.1.2 ROM的工作原理“0”“0”0 0 0 1 導通 0 1 0 1導通23.1.2 ROM的工作原理存儲矩陣是一個“或”邏輯陣列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址譯碼器D3D2D1D0圖23.1.3 簡化的 ROM存儲矩陣陣列圖有二極管無二極管2. 雙極型晶體管和MOS場效應管構成的存儲矩陣圖23.1.4 雙極型存儲矩陣存“1”存“0”D3D2D1D0W2W1W0+UDDW32. 雙極型晶體管和MOS場效應管構成的存儲矩

53、陣 “1”“0”“0”“0”選中 1 1 0 1D3D2D1D0W2W1W0+UDDW3導通1D31D21D11D0W0W1W2W3負載管+UDD圖23.1.5 MOS型存儲矩陣“1”“0”“0”“0”選中 0 0 1 0 1 1 0 1導通1. ROM構成的全加器23.1.3 ROM的應用 在數(shù)字系統(tǒng)中ROM的應用十分廣泛，如組合邏輯、波形變換、字符產(chǎn)生以及計算機的數(shù)據(jù)和程序存儲等。輸入變量A 加數(shù)B 加數(shù)C0 低位進位數(shù)輸出變量S 本位和C0 向高位進位數(shù)23.1.3 ROM的應用A B C0十進制最小項被選中字線最小項編號位線SC 0 0 0 0 0 1 0 1 0 0 1 1 1 0

54、0 1 0 1 1 1 0 1 1 101234567ABC0ABC0ABAC0AC0BC0BC0ABBC0AC0BAW0=1W1=1W2=1W3=1W4=1W5=1W6=1W7=1m0m1m2m3m4m5m6m7 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 表23.1.2全加器邏輯狀態(tài)及三變量最小項編碼根據(jù)表23.1.2可得：WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7SCABC最小項譯碼器圖23.1.6 ROM構成的全加器3.ROM構成的字符發(fā)生器23.1.3 ROM的應用 字符發(fā)生器常用于顯示終端、打印機及其其它一些數(shù)字裝置。將各種字母、數(shù)字等字符

55、事先存儲在ROM的存儲矩陣中，再以適當?shù)姆绞浇o出地址碼，某個字符就能讀出來，并驅(qū)動顯示器顯示。 下面用ROM構成的字符發(fā)生器顯示字母R來說明其工作原理。圖23.1.8 字符顯示原理圖(b)WOW1W2W3W4W5W6(a)000001010011100101110D4D3D2D1D0行譯碼器A2A1A0讀出電路 由圖可看出該字符顯示器由7行5 列構成存儲矩陣，將字母R的形狀分割成若干部分并在相應的單元存入信息“1”。當?shù)刂份斎胗?000110周期地循環(huán)變化時, 即可逐行掃描各字線, 把字線W0 W7所存儲的字母“R”的字形信息從位線D0 D4讀出。使顯示設備一行行的顯示出圖23.1.8(b)的

56、字形。23.2 隨機存取存儲器 隨機存取存儲器（RAM） ，它能隨時從任何一個指定地址的存儲單元中取出（讀出）信息，也可隨時將信息存入（寫入）任何一個指定的地址單元中。因此也稱為讀/寫存儲器。優(yōu)點：讀/寫方便缺點：信息容易丟失，一旦斷電，所存儲器的信息會隨之消失，不利于數(shù)據(jù)的長期保存。地址輸入An-1A0A1地址譯碼器存儲矩陣數(shù)據(jù)線讀寫/控制電路讀/寫控制(R/W)片選(CS)輸入/輸出 I/O.23.2.1 RAM的結(jié)構和工作原理圖23.2.1 RAM的結(jié)構框圖1. 存儲矩陣：由存儲單元構成，一個存儲單元存儲一位二進制數(shù)碼“1”或“0”。與ROM不同的是RAM存儲單元的數(shù)據(jù)不是預先固定的，而

57、是取決于外部輸入信息，其存儲單元必須由具有記憶功能的電路構成。2. 地址譯碼器：也是N取一譯碼器。3. 讀/寫控制電路：當R/W=1時，執(zhí)行讀操作，R/W=0時，執(zhí)行寫操作。4. 片選控制：當CS=0時，選中該片RAM工作， CS=1時該片RAM不工作。1.RAM位數(shù)的擴展圖23.2.3 RAM2114位數(shù)擴展將幾片的地址端、R/W端、CS端并接在一起A9 A0 R/W CSRAM2114(1)I/O3I/O7I/O6I/O2IO/5I/O1I/O4I/O0A9 A0 R/W CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位低四位A9A0R/WCS

58、地址碼1. RAM字數(shù)的擴展A11 A0十二根地址線，組成4096字4位的RAM圖23.2.3 RAM2114字數(shù)擴展.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線譯碼器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS圖23.2.3 RAM2114字數(shù)擴展.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線譯碼器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS00選中0 可編程邏輯器件（PLD）它是由用戶自行定義功能（編程）的一類邏輯器件的總稱。圖23.3.