集成電路的計算機(jī)輔助設(shè)計（ICCAD）課程教學(xué)大綱

1、PAGE PAGE 4 集成電路的計算機(jī)輔助設(shè)計(ICCAD) 課程教學(xué)大綱一、課程說明（一）課程名稱、所屬專業(yè)、課程性質(zhì)、學(xué)分； 課程名稱: 集成電路的計算機(jī)輔助設(shè)計(ICCAD) 所屬專業(yè): 微電子科學(xué)與工程 課程性質(zhì): 微電子專業(yè)限選 學(xué) 分: 3（二）課程簡介、目標(biāo)與任務(wù)； 集成電路的計算機(jī)輔助設(shè)計（ICCAD）主要介紹集成電路的設(shè)計方法、綜合特性和測試仿真方法、目前流行的硬件描述語言（VHDL, Verilog HDL）以及測試仿真工具軟件。本課程的目標(biāo)是使微電子專業(yè)學(xué)生掌握集成電路設(shè)計方面的基礎(chǔ)知識，為將來從事集成電路設(shè)計方面的工作打下基礎(chǔ)。（三）先修課程要求，與先修課與后續(xù)相關(guān)課

2、程之間的邏輯關(guān)系和內(nèi)容銜接； 先修課程包括: 數(shù)字電路、模擬電路、集成電路分析與設(shè)計、固體電子器件物理；本課程在這些課程的基礎(chǔ)上，利用計算機(jī)語言對集成電路進(jìn)行設(shè)計、測試仿真。（四）教材與主要參考書。 本課程主要參考書： 1、集成電路設(shè)計 CAD/EDA工具實用教程，韓雁等編著 機(jī)械工業(yè)出版社 20102、Verilog HDL 數(shù)字集成電路高級程序設(shè)計， 蔡覺平等編著 西安電子科技大學(xué)出版社， 2015年 3、VHDL 實用教程， 潘松等編著，電子科技大學(xué)出版社4、基于Matlab/simulink 的系統(tǒng)仿真技術(shù)與應(yīng)用， 薛定宇等著， 清華大學(xué)出版社 2011年5、集成電路計算機(jī)輔助設(shè)計基礎(chǔ)

3、教程張?zhí)炝x 北京大學(xué)出版社 1999年二、課程內(nèi)容與安排第一章 ICCAD系統(tǒng)概述 （2課時）第二章 Verilog HDL 語言 （8課時）第一節(jié) Verilog HDL語言簡述第二節(jié) Verilog HDL語言的一般結(jié)構(gòu)Verilog HDL語言的基本語法應(yīng)用舉例第三章 VHDL 語言 （8課時）第一節(jié) VHDL語言簡述第二節(jié) VHDL語言結(jié)構(gòu)體的描述第三節(jié) 結(jié)構(gòu)體的子結(jié)構(gòu)設(shè)計方法 順序語句和并發(fā)語句 信號處理和屬性函數(shù) 配置第四章 圖論基礎(chǔ) （4課時）第一節(jié) 無向圖及有向圖第二節(jié) 通路、回路、圖的連通性第三節(jié) 圖的矩陣表示和圖的遍歷第四節(jié) 最小生成樹和最短路徑第五章 最優(yōu)化方法 （4課時

4、）第一節(jié) 線性規(guī)劃第二節(jié) 無約束非線性規(guī)劃第三節(jié) 約束非線性規(guī)劃 模擬退火算法第六章 遺傳算法 （4課時）第一節(jié) 遺傳算法簡述第二節(jié) 基本遺傳算法第三節(jié) 遺傳算法的實現(xiàn)技術(shù) MATLAB遺傳工具箱及應(yīng)用實例第七章 電路系統(tǒng)的劃分 （6課時）第一節(jié) 版圖CAD基礎(chǔ)第二節(jié) 集成電路的布圖模式第三節(jié) 電路劃分及其分級 電路劃分問題公式表示及算法分類群遷移算法和模擬退火算法其他劃分算法第八章 布圖規(guī)劃、布局和布線 （6課時）第一節(jié) 布圖規(guī)劃第二節(jié) 電路的表示第三節(jié) 布局中連線長度的估計第四節(jié) 布局的目標(biāo)函數(shù)初始布局和改善布局 總體布線和迷宮布線 線探索布線和詳細(xì)布線第九章 FPGA設(shè)計EDA工具軟件

5、（6課時）第一節(jié) 數(shù)字系統(tǒng)設(shè)計流程第二節(jié) 常用的FPGA設(shè)計EDA工具軟件第三節(jié) Quartus II 簡介第四節(jié) 設(shè)計實例第十章 Matlab及Simulink 仿真 （6課時）第一節(jié) matlab 簡介第二節(jié) Simulink 入門第三節(jié) 電路分析應(yīng)用（一）教學(xué)方法與學(xué)時分配以課堂講授為主，利用PPT講稿及相應(yīng)軟件演示所講實例；考試方式：閉卷考試。學(xué)時分配：第一章（2學(xué)時）、第二章（8學(xué)時）、第三章（8學(xué)時）、第四章（4學(xué)時）、第五章（4學(xué)時）、第六章（4學(xué)時）、第七章（6學(xué)時）、第八章（6學(xué)時）、第九章（6學(xué)時）、第十章（6學(xué)時），共計54學(xué)時（二）內(nèi)容及基本要求主要內(nèi)容：本課程主要介紹集成電路設(shè)計基礎(chǔ)知識，相應(yīng)可編程硬件描述語言（Verilog HDL、VHDL）， FPGA設(shè)計用到的EDA工具軟件、Matlab及simulink。【重點掌握】： Verilog HDL語言編程【掌握】：集成電路設(shè)計基礎(chǔ)知識（包括圖論、最優(yōu)化方法、遺傳算法、電路系統(tǒng)劃分）【了解】： FPGA設(shè)計EDA工具軟件、VHDL語言【一般了解】： Matlab及Simulink【難點】：