FPGA在數(shù)字交換機(jī)中的應(yīng)用

1、- -FPGA在數(shù)字交換機(jī)中的應(yīng)用摘要當(dāng)今社會(huì)數(shù)字集成電路得到廣泛的應(yīng)用。得益于數(shù)字集成電路的飛速發(fā)展，數(shù)字程控交換機(jī)在性能得到的極大提升的同時(shí)，成本卻大幅下降，容量為幾十門到幾百門電話的中小型程控交換機(jī)得以普及。今年來酒店業(yè)和服務(wù)行業(yè)的迅速發(fā)展，又給數(shù)字程控交換機(jī)提供了一個(gè)廣闊的市場空間。在整個(gè)數(shù)字程控交換系統(tǒng)中，按照通信流程完成語音數(shù)據(jù)的交換是實(shí)現(xiàn)各種擴(kuò)展功能的前提和基礎(chǔ)。目前很多數(shù)字程控交換機(jī)中采用的是專用交換芯片，這樣做的好處是讓研發(fā)的過程變得比較簡單。缺點(diǎn)是交換機(jī)容量和功能也被限定，擴(kuò)展性很差。由于企業(yè)的規(guī)模有大有小，數(shù)字程控交換機(jī)的研發(fā)企業(yè)更希望有一種靈活性好，便于擴(kuò)展的系統(tǒng)平臺(tái)，

2、以滿足各種規(guī)模的市場需求。本課題選擇FPGA(FiledProgrammableGateArray)代替專用交換芯片完成語音數(shù)據(jù)的交換工作。本文著重介紹了控制板上FPGA的內(nèi)部模塊劃分和模塊的設(shè)計(jì)，主要包括數(shù)據(jù)收集模塊、接口狀態(tài)檢測模塊、FPGA和DSP(DigitalSignalProcessor)的接口、語音數(shù)據(jù)交換模塊等等。詳細(xì)介紹了FPGA如何與嵌入式應(yīng)用程序以及DSP一起，按照通信流程完成語音數(shù)據(jù)的交換并實(shí)現(xiàn)各種擴(kuò)展功能。關(guān)鍵詞程控交換機(jī)；集成電路；FPGA；語音交換FPGAinDigitalProgram-controlledSwitchesAbstractTodayssociet

3、yDigitalIntegratedCircuitshasbeenwidelyused.ThankstotherapiddevelopmentofDigitalIntegratedCircuits,DigitalProgram-controlledSwitches,greatlyenhancetheperformance,thecostofsubstantialdeclineinthecapacityofsmallandmedium-sizedprogram-controlledswitchboardsdozensofdoorstohundredsoftelephonetopopularize

4、.Thisyearthehotelindustryandtherapiddevelopmentofserviceindustries,andgavetheDigitalProgram-controlledSwitchestoprovideabroadmarketspace.Digitaltelephoneswitchingsystem,inaccordancewiththecommunicationprocesstocompletetheexchangeofvoiceanddataistheprerequisiteandbasisforvariousextensions.AlotofDigit

5、alProgram-controlledSwitches,ApplicationSpecificIntegratedCircuits,thebenefitsofdoingsoistomakeresearchanddevelopmentprocessisrelativelysimple.Thedisadvantageisthattheswitchcapacityandfunctionalityislimited,scalabilityispoor.Enterprisesvarygreatlyinsize,R&DcompaniesoftheDigitalProgram-controlledSwit

6、chesalsohopethatthereisaflexibility,scalableplatformtomeetthemarketneedsofallsizes.ThetopicschosenfortheFPGA(FiledProgrammableGateArray)insteadofApplicationSpecificIntegratedCircuitstocompletetheexchangeofvoiceanddata.ThisarticlefocusesonthecontrolboardFPGAinternalmoduledivisionandmoduledesign,inclu

7、dingdatacollectionmodule,interfacestatusdetectionmodule,FPGAandDSP(DigitalSignalProcessor)interface,voiceanddataexchangemodule.Describedindetailandembeddedapplications,andDSP,FPGAhowtocompletetheexchangeofvoicedata,inaccordancewiththecommunicationprocessandtoachieveavarietyofextensions.哈爾濱理工大學(xué)學(xué)士學(xué)位論文

8、- -KeywordsProgram-controlledSwitches;IntegratedCircuits;FPGA;Voiceswitching目錄TOC o 1-5 h z HYPERLINK l bookmark2 摘要I HYPERLINK l bookmark6 AbstractII HYPERLINK l bookmark10 第1章緒論6 HYPERLINK l bookmark12 1.1課題背景6 HYPERLINK l bookmark14 1.2設(shè)計(jì)任務(wù)和內(nèi)容7 HYPERLINK l bookmark16 第2章數(shù)字交換機(jī)原理82.1數(shù)字交換機(jī)8 HYPERLIN

9、K l bookmark18 2.1.1硬件組成82.1.2軟件組成92.1.3主要分類10 HYPERLINK l bookmark20 2.1.4方案比較10 HYPERLINK l bookmark24 PCW技術(shù)13 HYPERLINK l bookmark26 FPGA技術(shù)14嵌入式技術(shù)15 HYPERLINK l bookmark28 嵌入式系統(tǒng)的定義15 HYPERLINK l bookmark30 嵌入式系統(tǒng)的特點(diǎn)15 HYPERLINK l bookmark32 嵌入式系統(tǒng)的分類16 HYPERLINK l bookmark42 SOC技術(shù)16 HYPERLINK l boo

10、kmark44 ST-BUS數(shù)據(jù)幀格式定義18 HYPERLINK l bookmark52 信令通信流程19 HYPERLINK l bookmark54 2.8本章小結(jié)20 HYPERLINK l bookmark56 第3章系統(tǒng)硬件設(shè)計(jì)22 HYPERLINK l bookmark58 3.1系統(tǒng)組成22 HYPERLINK l bookmark60 3.2接口板ASIC的設(shè)計(jì)233.3綜合控制板FPGA的設(shè)計(jì)25 HYPERLINK l bookmark64 NiosII軟核處理器26Avalon交換結(jié)構(gòu)總線27SDRAM控制器29 HYPERLINK l bookmark66 數(shù)據(jù)收

11、集模塊29 HYPERLINK l bookmark68 接口狀態(tài)檢測模塊303.4.5與DSP的接口模塊30 HYPERLINK l bookmark70 語音數(shù)據(jù)交換模塊30片內(nèi)ROM31哈爾濱理工大學(xué)學(xué)士學(xué)位論文- - HYPERLINK l bookmark72 3.4.8數(shù)據(jù)發(fā)送模塊31 HYPERLINK l bookmark74 3.5系統(tǒng)功能實(shí)現(xiàn)32 HYPERLINK l bookmark76 3.6本章小結(jié)33第4章FPGA的編譯與仿真34 HYPERLINK l bookmark78 編譯34 HYPERLINK l bookmark80 仿真35 HYPERLINK l

12、 bookmark84 本章小結(jié)37 HYPERLINK l bookmark86 結(jié)論38 HYPERLINK l bookmark88 致謝39 HYPERLINK l bookmark90 參考文獻(xiàn)40附錄A錯(cuò)誤!未定義書簽。附錄B錯(cuò)誤!未定義書簽。第1章緒論課題背景自1876年貝爾發(fā)明電話以來，電話交換機(jī)技術(shù)處于迅速的變革和發(fā)展之中。其歷程可分為三個(gè)階段：人工交換、機(jī)電交換、和電子交換的電話交換機(jī)1。早在1878年就出現(xiàn)了人工交換機(jī)，它是借助話務(wù)員進(jìn)行話務(wù)接續(xù)，顯然其效率是很低的。15年后步進(jìn)制的交換機(jī)問世，它標(biāo)志著交換技術(shù)從人工時(shí)代邁入機(jī)電交換時(shí)代。隨后半導(dǎo)體器件和計(jì)算機(jī)技術(shù)的誕生與

13、迅速發(fā)展，猛烈地沖擊著傳統(tǒng)的機(jī)電式交換結(jié)構(gòu)，使之走向電子化。美國貝爾系統(tǒng)經(jīng)過艱苦努力于1965年生產(chǎn)了世界上第一臺(tái)商用存儲(chǔ)程序控制的電子交換機(jī)（No.1ESS），這一成果標(biāo)志著電話交換機(jī)從機(jī)電時(shí)代躍入電子時(shí)代，使交換技術(shù)發(fā)生時(shí)代的變革。程控時(shí)分交換機(jī)一般在話路部分中傳送和交換的是數(shù)字話音信號(hào)，因而習(xí)慣稱為程控?cái)?shù)字電話交換機(jī)。PCM傳輸技術(shù)的出現(xiàn)，促使人們開始研制PCM時(shí)分交換機(jī)，即數(shù)字交換機(jī)。1970年，法國首先開通了第一臺(tái)數(shù)字交換系統(tǒng)E10，這是電話交換技術(shù)發(fā)展中的又一個(gè)轉(zhuǎn)折點(diǎn)3。這一階段程控交換的主要特點(diǎn)是其交換網(wǎng)絡(luò)實(shí)現(xiàn)了數(shù)字化，交換矩陣中交換的也是數(shù)字信號(hào)，數(shù)字交換網(wǎng)絡(luò)可以是時(shí)間接線器（

14、T接線器），也可以是空間接線器（S接線器），現(xiàn)在都有現(xiàn)成的大規(guī)模集成電路。為了擴(kuò)大交換網(wǎng)絡(luò)容量，可組成多級(jí)網(wǎng)絡(luò)，如TST、STS、TSST、TSSST結(jié)構(gòu)，但隨著集成電路技術(shù)的進(jìn)一步發(fā)展，已經(jīng)能做成大容量的單T網(wǎng)絡(luò)，這樣使網(wǎng)絡(luò)結(jié)構(gòu)、接續(xù)軟件都得到大大簡化。數(shù)字程控交換機(jī)是一種利用計(jì)算機(jī)技術(shù)控制電話接續(xù)的電話交換通信裝置。數(shù)字程控交換機(jī)以其性能優(yōu)越、技術(shù)先進(jìn)，不僅可以交換話音信息，還可以交換數(shù)據(jù)信息，已經(jīng)在綜合業(yè)務(wù)數(shù)字網(wǎng)的方向穩(wěn)步發(fā)展中。隨著社會(huì)需求的日益增長，數(shù)字交換機(jī)的概念不再局限于電信運(yùn)營商機(jī)房里的大型交換機(jī)。酒店行業(yè)，娛樂服務(wù)行業(yè)的迅速發(fā)展，以及中小型企業(yè)的不斷增多，為數(shù)字程控交換機(jī)提供

15、大廣闊的市場空間。雖然超大規(guī)模集成電路的飛速發(fā)展讓昂貴的交換機(jī)成本得以下降，但是基于ASIC的交換機(jī)也集成了ASIC的缺點(diǎn)，即靈活性差，不便于定制。低成本可編程邏輯器件的出現(xiàn)，在彌補(bǔ)了ASIC的缺點(diǎn)的同時(shí)，也提供了足夠的設(shè)計(jì)資源和較高的可靠性，滿足了通信設(shè)備對(duì)性能的高要求。哈爾濱理工大學(xué)學(xué)士學(xué)位論文- VIII-數(shù)字程控交換機(jī)是一種利用計(jì)算機(jī)技術(shù)控制電話接續(xù)的電話交換通信裝置。數(shù)字程控交換機(jī)以其性能優(yōu)越、技術(shù)先進(jìn)，不僅可以交換話音信息，還可以交換數(shù)據(jù)信息，已經(jīng)在綜合業(yè)務(wù)數(shù)字網(wǎng)的方向穩(wěn)步發(fā)展中。數(shù)字交換網(wǎng)絡(luò)是程控交換系統(tǒng)中一種規(guī)模可縮放的大容量數(shù)字交換部件，目前在交換機(jī)中運(yùn)行的數(shù)字交換系統(tǒng)，其數(shù)

16、字交換網(wǎng)絡(luò)主要采用T型時(shí)分交換。在現(xiàn)實(shí)上通常采用復(fù)制式T型時(shí)分交換。在實(shí)現(xiàn)上通常采用專用通信芯片。由于通信專用芯片成本較高，并且對(duì)大容量的交換網(wǎng)絡(luò)實(shí)現(xiàn)更為困難，因此導(dǎo)致交換網(wǎng)絡(luò)成本高，設(shè)計(jì)復(fù)雜。隨著FPGA的發(fā)展及其廣泛應(yīng)用，其集成度運(yùn)行速度不斷提高，而且成本卻大幅度的降低。因此采用FPGA來實(shí)現(xiàn)數(shù)字交換網(wǎng)絡(luò)，并且通過VHDL語音設(shè)計(jì)給出了仿真結(jié)果，結(jié)果表明，用FPGA設(shè)計(jì)的數(shù)字程控模塊具有容量大，穩(wěn)定性高，設(shè)計(jì)簡單，成本低等優(yōu)點(diǎn)。1.2設(shè)計(jì)任務(wù)和內(nèi)容本設(shè)計(jì)的任務(wù)是借助SOPC系統(tǒng)設(shè)計(jì)工具，利用大容量FPGA技術(shù)，通過設(shè)計(jì)和復(fù)用各種功能模塊，設(shè)計(jì)基于NIOSII語音芯片片上系統(tǒng)。需要提供普通用

17、戶接口，中繼接口，以便為多種用戶提供通話服務(wù)。在交換規(guī)模上要求能夠提供256X256路時(shí)隙的無阻塞交換，同時(shí)要考慮交換規(guī)模靈活性。此外，在設(shè)計(jì)上要求考慮交換規(guī)模的擴(kuò)展性，以便將來能夠提供512X512路時(shí)隙，甚至更大規(guī)模的交換網(wǎng)絡(luò)。在整體功能上除了要求穩(wěn)定的實(shí)現(xiàn)基本通話功能，還要求實(shí)現(xiàn)軟件撥號(hào)、錄音留言等擴(kuò)展功能。本文研究的內(nèi)容主要包括與FPGA相關(guān)的硬件設(shè)計(jì)以及FPGA內(nèi)部模塊的設(shè)計(jì)與實(shí)現(xiàn)，具體為以下幾個(gè)方面：1確定FPGA在系統(tǒng)中的作用，進(jìn)而確定FPGA與系統(tǒng)中其他主要器件的通信方案，以完成與FPGA相關(guān)的硬件設(shè)計(jì)。主要包括接口電路與FPGA的連接，以及FPGA與DSP之間的通信連接。2參

18、考七號(hào)信令協(xié)議和交換原理，確定數(shù)據(jù)的通信流程，并據(jù)此劃分FPGA的功能模塊，在Altera的Cyclone開發(fā)板上實(shí)現(xiàn)基于NIOSII的SOC語音芯片。3完成FPGA內(nèi)部邏輯設(shè)計(jì)，完成編譯，仿真。第2章數(shù)字交換機(jī)原理2.1數(shù)字交換機(jī)數(shù)字交換機(jī)是針對(duì)傳統(tǒng)模擬交換機(jī)而言的。通常專指用于電話交換網(wǎng)的交換設(shè)備，它以計(jì)算機(jī)程序控制電話的接續(xù)。程控交換機(jī)是利用現(xiàn)代計(jì)算機(jī)技術(shù)，完成控制、接續(xù)等工作的電話交換機(jī)。2.1.1硬件組成電話交換機(jī)的主要任務(wù)是實(shí)現(xiàn)用戶間通話的接續(xù)?；緞澐譃閮纱蟛糠郑涸捖吩O(shè)備和控制設(shè)備。話路設(shè)備主要包括各種接口電路（如用戶線接口和中繼線接口電路等）和交換（或接續(xù)）網(wǎng)絡(luò)；控制設(shè)備在縱橫

19、制交換機(jī)中主要包括標(biāo)志器與記發(fā)器，而在程控交換機(jī)中，控制設(shè)備則為電子計(jì)算機(jī)，包括中央處理器（CPU），存儲(chǔ)器和輸入/輸出設(shè)備。程控交換機(jī)實(shí)質(zhì)上是采用計(jì)算機(jī)進(jìn)行“存儲(chǔ)程序控制”的交換機(jī)，它將各種控制功能，方法編成程序，存入存儲(chǔ)器，利用對(duì)外部狀態(tài)的掃描數(shù)據(jù)和存儲(chǔ)程序來控制，管理整個(gè)交換系統(tǒng)的工作。數(shù)字交換機(jī)的框圖如圖21所示。圖21數(shù)字交換機(jī)框圖1交換網(wǎng)絡(luò)的基本功能是根據(jù)用戶的呼叫要求，通過控制部分的接續(xù)命令，建立主叫與被叫用戶間的連接通路。在縱橫制交換機(jī)中它采用各種機(jī)電式接線器（如縱橫接線器，編碼接線器，笛簧接線器等）,在程控交換機(jī)中目前主要采用由電子開關(guān)陣列構(gòu)成的空分交換網(wǎng)絡(luò)，和由存儲(chǔ)器等電哈

20、爾濱理工大學(xué)學(xué)士學(xué)位論文哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XI- IX-路構(gòu)成的時(shí)分接續(xù)網(wǎng)絡(luò)。2用戶電路的作用是實(shí)現(xiàn)各種用戶線與交換之間的連接，通常又稱為用戶線接口電路（SLIC,SubscriberLineInterfaceCircuit）。根據(jù)交換機(jī)制式和應(yīng)用環(huán)境的不同，用戶電路也有多種類型，對(duì)于程控?cái)?shù)字交換機(jī)來說，目前主要有與模擬話機(jī)連接的模擬用戶線電路（ALC）及與數(shù)字話機(jī)，數(shù)據(jù)終端（或終端適配器）連接的數(shù)字用戶線電路（DLC）。3出入中繼器接口是中繼線與交換網(wǎng)絡(luò)間的接口電路，用于交換機(jī)中繼線的連接。它的功能和電路與所用的交換系統(tǒng)的制式及局間中繼線信號(hào)方式有密切的關(guān)系。對(duì)模擬中繼接口單元（

21、ATU）,其作為是實(shí)現(xiàn)模擬入棧線與交換網(wǎng)絡(luò)的接口，基本功能一般有：發(fā)送與接收表示中繼線狀態(tài)（如示閑，占用，應(yīng)答，釋放等）的線路信號(hào)；轉(zhuǎn)發(fā)與接收代表被叫號(hào)碼的記發(fā)器信號(hào)；供給通話電源和信號(hào)音；向控制設(shè)備提供所接收的線路信號(hào)。對(duì)于最簡單的情況，某一交換機(jī)的中繼器通過實(shí)線中繼線與另一交換機(jī)連接，并采用用戶環(huán)路信令，則該模擬中繼器的功能與作用等效為一部“話機(jī)”。若采用其它更為復(fù)雜的信號(hào)方式，則中繼器應(yīng)實(shí)現(xiàn)相應(yīng)的話音，信令的傳輸與控制功能。4控制部分用于運(yùn)行各種程序、處理數(shù)據(jù)和發(fā)出驅(qū)動(dòng)命令，主要包括處理機(jī)和主存儲(chǔ)器?？刂撇糠质浅炭亟粨Q機(jī)的核心，其主要任務(wù)是根據(jù)外部用戶與內(nèi)部維護(hù)管理的要求，執(zhí)行存儲(chǔ)程序和

22、各種命令，以控制相應(yīng)硬件實(shí)現(xiàn)交換及管理功能。程控交換機(jī)控制設(shè)備的主體是微處理器，通常按其配置與控制工作方式的不同，可分為集中控制和分散控制兩類。為了更好的適應(yīng)軟硬件模塊化的要求，提高處理能力及增強(qiáng)系統(tǒng)的靈活性與可靠性，目前程控交換系統(tǒng)的分散控制程度日趨提高，已廣泛采用部分或完全分布式控制方式。2.1.2軟件組成軟件由兩部分組成，包括程序部分和數(shù)據(jù)部分。1程序部分包括操作系統(tǒng)程序和應(yīng)用程序。前者用于任務(wù)調(diào)度、輸入輸出控制、障礙檢測和恢復(fù)處理、障礙診斷、命令執(zhí)行控制等；后者用于實(shí)施各種電話交換事件與狀態(tài)處理、硬件資源管理、用戶服務(wù)類別管理、話務(wù)量統(tǒng)計(jì)、服務(wù)觀察、軟件維護(hù)和自動(dòng)測試等。2數(shù)據(jù)部分包括

23、系統(tǒng)數(shù)據(jù)、交換框架數(shù)據(jù)、局?jǐn)?shù)據(jù)、路由數(shù)據(jù)和用戶數(shù)據(jù)。主要用于表征交換系統(tǒng)特點(diǎn)、本電話站及周圍環(huán)境特點(diǎn)、各用戶的服務(wù)類別等。2.1.3主要分類通常分為空分程控電話交換機(jī)和時(shí)分程控電話交換機(jī)。前者是通過交叉點(diǎn)的連通，將某條線上的空隙話音信息，傳遞到另一條線上；后者是將時(shí)分復(fù)用線上的某一時(shí)隙話音信息，傳遞到另一時(shí)分復(fù)用線上。時(shí)分程控交換機(jī)按其傳遞的話音信號(hào)形式，又分為傳遞脈幅調(diào)制信號(hào)的模擬時(shí)分程控電話交換機(jī)和傳遞脈碼調(diào)制信號(hào)或增量調(diào)制信號(hào)的數(shù)字時(shí)分程控電話交換機(jī)。目前的用戶程控電話交換機(jī)主要分為模擬和數(shù)字的，主要區(qū)別如下：1相對(duì)于模擬程控電話交換機(jī)，數(shù)字程控電話交換機(jī)通話距離遠(yuǎn)、傳輸速度快、通話音質(zhì)

24、清晰、誤碼少。2數(shù)字程控電話交換機(jī)為全繩路無阻塞，那么模擬交換機(jī)它有繩路線限制，當(dāng)然交換機(jī)容量越少它的通話繩路也就越少。3數(shù)字交換機(jī)接口豐富、它可以接入環(huán)路中繼、載波、E/M、2M等中繼、包括數(shù)字用戶的2B+D、30B+D，具備組網(wǎng)、局用機(jī)匯接功能。比如2M中繼接入等于把交換機(jī)變成一臺(tái)虛擬網(wǎng)。這些都是模擬交換機(jī)無法比擬的。方案比較以上介紹了一般的數(shù)字交換機(jī)的基本組成，其中交換機(jī)的控制部分核心芯片是ASIC芯片，本設(shè)計(jì)對(duì)數(shù)字交換機(jī)進(jìn)行了改進(jìn)，將控制部分的ASIC芯片用FPGA芯片代替來完成語音交換，具體分析如下。方案一：用ASIC作為數(shù)字交換機(jī)的核心芯片。ASIC(ApplicationSpec

25、ificIntegratedCircuits，專用集成電路)，是指應(yīng)特定用戶要求或特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。方案二：用FPGA作為數(shù)字交換機(jī)的核心芯片。FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)，它是在PAL、GAL、PLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPG

26、A采用了邏輯單元陣列LCA(LogicCellArray)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB(ConfigurableLogicBlock)、輸出輸入模塊IOB(InputOutputBlock)和內(nèi)部連線(Interconnect)三個(gè)部分。用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。對(duì)兩種方案的分析：專用集成電路(ASIC)采用硬接線的固定模式，而現(xiàn)場可編程門陣列(FPGA)則采用可配置芯片的方法，二者差別迥異?？删幊唐骷悄壳暗男律α?，混合技術(shù)也將在未來發(fā)揮作用

27、。作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路，F(xiàn)PGA既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。可以毫不夸張的講，F(xiàn)PGA能完成任何數(shù)字器件的功能，上至高性能CPU，下至簡單的74電路，都可以用FPGA來實(shí)現(xiàn)。FPGA如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。通過軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用FPGA來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)

28、置其工作狀態(tài)的，因此工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前FPGA的品種很多，有XIL

29、INX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。與其他技術(shù)一樣，有關(guān)ASIC技術(shù)過時(shí)的報(bào)道是不成熟的。新的ASIC產(chǎn)品的數(shù)目可能有大幅度下降，但其銷售額仍然相當(dāng)高，尤其是在亞太區(qū)。此外，采用混合式方法，如結(jié)構(gòu)化ASIC，也為該技術(shù)注入了新的活力。同時(shí)，F(xiàn)PGA(和其他可編程邏輯器件)也在發(fā)揮作用，贏得了重要的大眾市場，并從低端應(yīng)用不斷向上發(fā)展。以單元方式進(jìn)行ASIC開發(fā)，初始投資較高。但在高產(chǎn)情況下，ROI會(huì)大幅改善，因?yàn)槠湫酒^小，單位成本降低。在成品單價(jià)不太重要的情況下，或者是在產(chǎn)品上市時(shí)間較短，或初始投資較少的情況下，F(xiàn)PGA則是更好的選擇。ASIC的開發(fā)成本迅

30、速大幅上升，而隨著FPGA平臺(tái)的功能不斷增加，這使競爭優(yōu)勢(shì)的天平向FPGA傾斜。除了在模擬/混合信號(hào)領(lǐng)域應(yīng)用廣泛外，ASIC相對(duì)于FPGA再難以提供其他顯著的功能優(yōu)勢(shì)。FPGA在其他方哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XIII-面也可以節(jié)約成本，可通過軟件下載來修正錯(cuò)誤，并方便在添加新的功能時(shí)調(diào)試系統(tǒng)性能。FPGA避免了較高的NRE成本，也具有其他優(yōu)勢(shì)。FPGA的可重復(fù)編程性可實(shí)現(xiàn)更靈活的開發(fā)路徑，降低風(fēng)險(xiǎn)和成本。與此相反，ASIC開發(fā)必須做到“首次肯定正確”。而FPGA的現(xiàn)場可重復(fù)編程性使開發(fā)人員能夠用軟件升級(jí)包通過在片上運(yùn)行程序來修改芯片，而不是替換芯片。FPGA甚至可通過因特網(wǎng)進(jìn)行遠(yuǎn)程升級(jí)。

31、廢棄控制（Obsolescencecontrol）是指現(xiàn)有的FPGA應(yīng)用設(shè)計(jì)作為新一代器件再編譯的可用資源。就許多應(yīng)用而言，F(xiàn)PGA供應(yīng)商都表示性能已與ASIC相當(dāng)。就高性能應(yīng)用而言，F(xiàn)PGA提供了充足的資源，可實(shí)現(xiàn)與ASIC技術(shù)相當(dāng)?shù)墓δ埽瑫r(shí)比標(biāo)準(zhǔn)處理器的性能高出很多。由于FPGA的可重復(fù)編程，因此應(yīng)用程序可在實(shí)際硬件中進(jìn)行調(diào)試和檢測。就ASIC而言，所有檢測都必須在進(jìn)入物理實(shí)現(xiàn)ASIC硬件階段之前仿真進(jìn)行，如果到硬件階段再發(fā)現(xiàn)問題就太晚了。FPGA產(chǎn)品設(shè)計(jì)完善，可以直接編程。就此而言，F(xiàn)PGA將逐漸替代實(shí)際的集成電路。由于FPGA具備可定制的靈活性，因此供應(yīng)商可能收取更多費(fèi)用。設(shè)計(jì)IC封

32、裝和印制電路板會(huì)帶來更多成本，這對(duì)兩種技術(shù)都一樣，但ASIC尤其如此。FPGA對(duì)生命周期更長的工業(yè)產(chǎn)品也有利。這主要是由于該技術(shù)能根據(jù)新的版本進(jìn)行方便的再編程，并可進(jìn)行現(xiàn)場再編程。采用FPGA技術(shù)的設(shè)計(jì)人員應(yīng)考慮到可能需要的擴(kuò)展和修改，在選擇FPGA門的數(shù)量大小時(shí)應(yīng)預(yù)作準(zhǔn)備。這就要求在實(shí)現(xiàn)功能所需要的門陣列的數(shù)量和芯片編程實(shí)現(xiàn)的性能之間取得微妙的平衡，此外還要考慮到所需的“存儲(chǔ)空間”。Altera也認(rèn)為，F(xiàn)PGA對(duì)生命周期更長的工業(yè)產(chǎn)品也“非常有利”，盡管這種產(chǎn)品隨著時(shí)間的推移銷售量會(huì)下降。Greenfield指出：“FPGA工藝不需要最低預(yù)訂數(shù)量，壽命更長，這是令其獨(dú)樹一幟的重要原因。許多采

33、用ASIC產(chǎn)品設(shè)計(jì)五年之久的工業(yè)客戶現(xiàn)在都用FPGA來代替ASIC。”原因有很多，如ASIC要求最低預(yù)訂數(shù)量，很不靈活；ASIC工藝技術(shù)已經(jīng)過時(shí)，或者需要向無鉛型芯片封裝轉(zhuǎn)換等?，F(xiàn)場可編程門陣列（FPGA）是新興的IC技術(shù)，包括成千上萬個(gè)邏輯單元，通過可編程開關(guān)連接起來，通過單元的邏輯互聯(lián)來滿足不同的設(shè)計(jì)要求。除了邏輯塊之外，F(xiàn)PGA的其他可編程元件為I/O塊（作為內(nèi)部單線路和芯片外部引腳的接口）以及互聯(lián)接口（將其他元件的I/O信號(hào)路由至適當(dāng)?shù)木W(wǎng)絡(luò)）?？芍貜?fù)編程的功能是此類器件的最大優(yōu)勢(shì)。結(jié)構(gòu)式ASIC構(gòu)成上述方法的中間地帶，它用金屬基層對(duì)眾多應(yīng)用共有的設(shè)計(jì)元素（邏輯單元、存儲(chǔ)器、I/O等）進(jìn)

34、行預(yù)制造。針對(duì)特定應(yīng)用的數(shù)據(jù)可在最終幾個(gè)金屬層中添加，這就大大減少了掩模層的數(shù)量，并將低了開發(fā)的預(yù)研成本。個(gè)人認(rèn)為，F(xiàn)PGA的“真正優(yōu)勢(shì)”有兩方面：一是能用可靠的標(biāo)準(zhǔn)部件迅速進(jìn)行開發(fā)，而且可以方便地修改，以添加新的特性；二是能在開發(fā)期間或在產(chǎn)品生命期內(nèi)修正錯(cuò)誤。與ASIC不同的是，F(xiàn)PGA作為內(nèi)置標(biāo)準(zhǔn)還帶有更多功能，如可測試性或JTAG接口，這可節(jié)約設(shè)計(jì)時(shí)間和成本。FPGA采用硬件技術(shù)處理信號(hào)，并可提供地址和數(shù)據(jù)總線接口以便外部處理器通過軟件來改變其功能，能夠兼顧速度和靈活性。同時(shí)，F(xiàn)PGA能夠輕易地在芯片上設(shè)計(jì)和配置出大量的片內(nèi)加法器，來并行處理多路信號(hào)。其片內(nèi)的加法器是純硬件結(jié)構(gòu)，能夠相當(dāng)

35、精密地設(shè)計(jì)其多路輸出輸入信號(hào)的時(shí)序關(guān)系，并進(jìn)而通過相關(guān)的EDA軟件準(zhǔn)去地預(yù)測和仿真電路的實(shí)時(shí)特性，這對(duì)于語音之類實(shí)時(shí)性要求很高的信號(hào)來說是十分重要的。這也是在本設(shè)計(jì)中使用FPGA代替專用語音交換芯片的重要原因。所以綜上所述FPGA將是未來芯片發(fā)展的主導(dǎo)力量，所以本設(shè)計(jì)選擇用FPGA代替ASIC作為交換網(wǎng)絡(luò)的核心芯片來完成語音交換。本方案的數(shù)字交換機(jī)框圖如圖22所示。以上是本設(shè)計(jì)的數(shù)字交換機(jī)總體框圖，其中有8路用戶接口，4路環(huán)路中繼接口，供電接口與電源變壓器相連，PC機(jī)通過網(wǎng)口芯片與交換機(jī)相連，本設(shè)計(jì)主要由接口板和控制板構(gòu)成，接口板對(duì)應(yīng)于用戶集線器，其中FPGA相當(dāng)于交換網(wǎng)絡(luò)，DSP完成主要的控

36、制和多頻解調(diào)功能，相當(dāng)于控制部分，具體分析在第三章介紹。PCW技術(shù)語音信號(hào)數(shù)字化方法很多，本設(shè)計(jì)主要采用脈沖編碼調(diào)制數(shù)字化方哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XV-法。脈沖編碼調(diào)制簡稱PCM。是數(shù)字信號(hào)是對(duì)連續(xù)變化的模擬信號(hào)進(jìn)行抽樣、量化和編碼產(chǎn)生。PCM的優(yōu)點(diǎn)就是音質(zhì)好，缺點(diǎn)就是體積大。PCM可以提供用戶從2M到155M速率的數(shù)字?jǐn)?shù)據(jù)專線業(yè)務(wù)，也可以提供話音、圖像傳送、遠(yuǎn)程教學(xué)等其他業(yè)務(wù)。當(dāng)語音模擬信號(hào)進(jìn)入用戶接口電路時(shí)，在PCM的發(fā)射端，首先對(duì)語音信號(hào)進(jìn)行帶通濾波，然后取樣、量化和編碼依次進(jìn)行；對(duì)應(yīng)地，在接收端包括再生、解碼、低通平滑濾波功能單元。復(fù)接和分接是為了實(shí)現(xiàn)多路復(fù)用。在傳送限帶連續(xù)信

37、號(hào)時(shí)，只要其取樣頻率達(dá)到所傳交流信號(hào)帶寬的2倍以上，則只需傳送信號(hào)的取樣值序列能在接收端恢復(fù)出原模擬信號(hào)，通常模擬語音經(jīng)低通濾波器得到帶限信號(hào)的頻率范圍在3003400Hz，其最高頻率的2倍以上的頻率取樣，就能保證正確恢復(fù)原模擬信號(hào)，因此一般取樣頻率定在8kHz。FPGA技術(shù)FPGA(FieldProgrammableGateArray),即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA(Log

38、icCellArray)這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB(ConfigurableLogicBlock)、輸出輸入模塊IOB(InputOutputBlock)和內(nèi)部連線(Interconnect)三個(gè)部分。現(xiàn)場可編程門陣列(FPGA)是可編程器件。與傳統(tǒng)邏輯電路和門陣列(如PAL，GAL及CPLD器件)相比，F(xiàn)PGA具有不同的結(jié)構(gòu)，F(xiàn)PGA利用小型查找表(16X1RAM)來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O,由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。

39、FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。2.4嵌入式技術(shù)2.4.1嵌入式系統(tǒng)的定義嵌入式系統(tǒng)(Embeddedsystem)，是“嵌入式計(jì)算機(jī)系統(tǒng)的簡稱，它是相對(duì)于通用計(jì)算機(jī)系統(tǒng)而言的。根據(jù)電氣工程師協(xié)會(huì)(IEE)的定義，嵌入式系統(tǒng)是用來控制或監(jiān)視機(jī)器、裝置或工廠等的大規(guī)模系統(tǒng)的設(shè)備4。國內(nèi)一般定義為：以計(jì)算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁減，從而能夠滿足實(shí)際應(yīng)用中對(duì)功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。嵌入式系統(tǒng)

40、通常由嵌入式處理器、相關(guān)支撐硬件、支持程序、嵌入式操作系統(tǒng)和應(yīng)用軟件等幾大部分組成。它是具有特定功能或用途的、可獨(dú)立工作的計(jì)算機(jī)軟硬件集合體。2.4.2嵌入式系統(tǒng)的特點(diǎn)嵌入式系統(tǒng)有以下幾個(gè)重要特征：1系統(tǒng)精簡5。嵌入式系統(tǒng)一般沒有系統(tǒng)軟件和應(yīng)用軟件的明顯區(qū)分，不要求其功能設(shè)計(jì)和實(shí)現(xiàn)過于復(fù)雜，這樣一方面利于控制成本，同時(shí)也利于提高系統(tǒng)可靠性。2專用性強(qiáng)。嵌入式系統(tǒng)的軟件與硬件結(jié)合的非常緊密，一般要針對(duì)具體硬件平臺(tái)進(jìn)行軟件的移植。針對(duì)不同的任務(wù)，往往需要對(duì)系統(tǒng)進(jìn)行較大的更改。3系統(tǒng)內(nèi)核小6。由于嵌入式系統(tǒng)一般是應(yīng)用于小型電子裝置，資源相對(duì)有限，所以內(nèi)核較之傳統(tǒng)的操作系統(tǒng)要小得多。4嵌入式系統(tǒng)開發(fā)需

41、要專門的開發(fā)工具和開發(fā)環(huán)境。由于嵌入式系統(tǒng)本身不具備自主開發(fā)能力，設(shè)計(jì)完成后用戶通常也不能對(duì)其中的程序功能進(jìn)行修改，因而必須使用專門的開發(fā)工具和開發(fā)環(huán)境才能進(jìn)行開發(fā)，這些工具和環(huán)境一般是基于通用計(jì)算機(jī)的軟硬件設(shè)備以及各種邏輯分析儀、混合信號(hào)示波器等。5是高實(shí)時(shí)性的操作系統(tǒng)軟件是嵌入式軟件的基本要求。而且軟件要求固化，以提高速度。嵌入式軟件開發(fā)要想走向標(biāo)準(zhǔn)化，就必須使用多任務(wù)的操作系統(tǒng)。嵌入式系統(tǒng)的應(yīng)用程序可以沒有操作系統(tǒng)而直接在芯片上運(yùn)行；但是為了合理的調(diào)度系統(tǒng)中的不同任務(wù)，利用系統(tǒng)資源、系統(tǒng)函數(shù)以及專用的庫函數(shù)，設(shè)計(jì)者必須自行選配RTOS(Real-TimeOperatingSystem，這

42、樣才能保證程序執(zhí)行的實(shí)時(shí)性、可靠性，并減少開發(fā)時(shí)間，保障軟件質(zhì)量。哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XVII-2.4.3嵌入式系統(tǒng)的分類從硬件方面來講，各種各樣的嵌入式處理器是嵌入式系統(tǒng)硬件最核心的部分。因而，通常根據(jù)使用處理器的不同來對(duì)嵌入式系統(tǒng)進(jìn)行分類。嵌入式處理器可以分成以下幾類：1.嵌入式微控制器(MicrocontrollerUnitMCU)嵌入式微控制器的典型代表是單片機(jī)。從20世紀(jì)70年代末單片機(jī)出現(xiàn)到今天，雖然己經(jīng)有20多年，但是這種電子器件目前在嵌入式設(shè)備中仍然有較廣泛的應(yīng)用。微控制器的特點(diǎn)是單片化，體積大大減少，從而使功耗和成本下降、可靠性提高。2.嵌入式DSP處理器(Digi

43、talSignalProcessor)DSP處理器是專門用于信號(hào)處理方面的處理器，它在系統(tǒng)結(jié)構(gòu)和指令算法方面進(jìn)行了特殊設(shè)計(jì)，有很高的編譯效率和指令執(zhí)行速度。在數(shù)字濾波、FFT、頻譜分析等方面，DSP獲得了大規(guī)模的應(yīng)用。3.嵌入式微處理器(MicroprocessorUnit)嵌入式微處理器是由通用計(jì)算機(jī)中的CPU演變過來的。嵌入式微處理器與通用計(jì)算機(jī)處理器有一定的區(qū)別，它只保留和嵌入式應(yīng)用緊密相關(guān)的功能硬件，去除其他的冗余部分，這樣就以最低的功耗和資源滿足了嵌入式應(yīng)用的特殊要求。4.嵌入式片上系統(tǒng)(SystemOnChip)片上系統(tǒng)是追求產(chǎn)品系統(tǒng)最大包容的集成器件，是當(dāng)前嵌入式應(yīng)用領(lǐng)域的技術(shù)熱

44、點(diǎn)。從狹義角度講，SOC是信息系統(tǒng)的芯片集成，是將系統(tǒng)集成在一塊芯片上。從廣義角度講，SOC就是一個(gè)微小型系統(tǒng)，如果說中央處理器是大腦，那么SOC就是包括大腦、心臟、眼睛和手的系統(tǒng)7。SOC的出現(xiàn)使集成電路發(fā)展成為集成系統(tǒng)，整個(gè)電子整機(jī)的功能可以集成到一塊芯片中。SOC具有極高的綜合性，在一個(gè)硅片內(nèi)部運(yùn)用VHDL等硬件描述語言，實(shí)現(xiàn)一個(gè)復(fù)雜的系統(tǒng)。設(shè)計(jì)者不需要再像傳統(tǒng)的系統(tǒng)設(shè)計(jì)一樣，繪制龐大復(fù)雜的電路板，一點(diǎn)點(diǎn)的連結(jié)焊制，只需要使用精確的語言，直接在器件庫中調(diào)用各種通用處理器的標(biāo)準(zhǔn)，然后通過仿真驗(yàn)證就可以到一個(gè)SOC系統(tǒng)。由于絕大部分系統(tǒng)構(gòu)件都是在系統(tǒng)內(nèi)部，整個(gè)系統(tǒng)就特別簡潔，不僅減少了系統(tǒng)的

45、體積和功耗，而且提高了系統(tǒng)的可靠性，提高了設(shè)計(jì)生產(chǎn)效率8。本設(shè)計(jì)就是采用了這種系統(tǒng)。SOC技術(shù)將整個(gè)電子系統(tǒng)集成在同一芯片上，稱為片上系統(tǒng)(SOC)或稱為系統(tǒng)級(jí)芯片。對(duì)于片上系統(tǒng)SOC可定義為：在同一個(gè)芯片上集成了控制部件（微處理器、存儲(chǔ)器、I/O接口）和執(zhí)行部件（微型開關(guān)、微機(jī)械），能夠自成體系、獨(dú)立工作的芯片稱為系統(tǒng)芯片。SOC作為系統(tǒng)級(jí)技術(shù)應(yīng)用，能在單一芯片上實(shí)現(xiàn)信號(hào)采集、轉(zhuǎn)換、存儲(chǔ)、處理和I/O等功能；將數(shù)字電路、模擬電路、信號(hào)采集和轉(zhuǎn)換電路、存儲(chǔ)器、MPU、MCU等集成在一塊芯片上實(shí)現(xiàn)一個(gè)系統(tǒng)功能。這是一個(gè)非常復(fù)雜的技術(shù)。SOC應(yīng)該說是一個(gè)軟件和硬件整合的系統(tǒng)。仿真時(shí)應(yīng)該充分考慮到軟

46、件和硬件結(jié)合在一起進(jìn)行?；贔PGA的SOC稱為SOPC（System-on-a-Programmable-Chip），即可編程片上系統(tǒng)。SOPC它是用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，來用于嵌入式系統(tǒng)的研究和電子信息處理。SOPC是一種特殊的嵌入式系統(tǒng)，它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能但它不是簡單的SOC，它也是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能9。目前SOPC設(shè)計(jì)分為三種：基于FPGA嵌入IP硬核的應(yīng)用。這種SOPC系統(tǒng)是指在FPGA中預(yù)先植入處理器。這使得FPGA靈活的硬件設(shè)計(jì)與處理器的強(qiáng)大軟件功能有

47、機(jī)地結(jié)合在一起，高效地實(shí)現(xiàn)SOPC系統(tǒng)?；贔PGA嵌入IP軟核的應(yīng)用。這種SOPC系統(tǒng)是指在FPGA中植入軟核處理器，如：NIOSII核等。用戶可以根據(jù)設(shè)計(jì)的要求，利用相應(yīng)的EDA工具，對(duì)NIOSII及其外圍設(shè)備進(jìn)行構(gòu)建，使該嵌入式系統(tǒng)在硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等方面全面滿足用戶系統(tǒng)設(shè)計(jì)的要求。基于HardCopy技術(shù)的應(yīng)用。這種SOPC系統(tǒng)是指將成功實(shí)現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化。把大容量FPGA的靈活性和ASIC的市場優(yōu)勢(shì)結(jié)合起來，實(shí)現(xiàn)對(duì)于有較大批量要求并對(duì)成本敏感的電子產(chǎn)品，避開了直接設(shè)計(jì)ASIC的困難。綜合以上三種比較，本設(shè)計(jì)主要采用第二種方案

48、設(shè)計(jì)，從IP核種類上看硬核是已經(jīng)物理實(shí)現(xiàn)的宏觀模塊，以網(wǎng)表的形式交付使用。硬核只能提供一種配置，即只能在某一種FPGA器件中使用，用戶不能對(duì)硬核進(jìn)行任何設(shè)置。相比下軟核可現(xiàn)場配置，而且在使用上有更大的靈活性、可修改性、可裁減性。SOPCBuilder是一個(gè)自動(dòng)化的系統(tǒng)開發(fā)工具，它能夠極大地簡化高性能SOPC的設(shè)計(jì)工作。該工具提供一個(gè)直觀的圖形用戶界面，用戶可以通過圖形界面簡化系統(tǒng)的定義工作。由于SOPCBuilder不需要直接編寫HDL代碼來定義系統(tǒng)，這極大地節(jié)約了設(shè)計(jì)開發(fā)時(shí)間。SOPCBuilder為每個(gè)元件提供了一個(gè)向?qū)?，利用該向哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XIX-導(dǎo)能很容易地定義元件功

49、能。例如通過向?qū)軌蚍浅Ｈ菀椎卦谝粋€(gè)設(shè)計(jì)中加入NIOSII處理器，外設(shè)接口等。為了將微處理器核、外圍設(shè)備、存儲(chǔ)器和其它PI核相互連接起來，SOPCBuilder能夠自動(dòng)生成片上總線和總線仲裁器等所需的邏輯。通過自動(dòng)完成以前易于出錯(cuò)的工作，SOPCBuilder可以節(jié)約幾周甚至幾個(gè)月的開發(fā)時(shí)間。SOPCBuilder在一個(gè)工具中實(shí)現(xiàn)了嵌入式系統(tǒng)各個(gè)方面的開發(fā)，包括軟件的設(shè)計(jì)和驗(yàn)證，為充分利用SOPC技術(shù)提高電子系統(tǒng)的性能和降低成本提供了強(qiáng)有力的支持。ST-BUS數(shù)據(jù)幀格式定義本系統(tǒng)采用了接口板和控制板獨(dú)立的設(shè)計(jì)方案，接口板和控制板之間通過ST-BUS串行總線進(jìn)行數(shù)據(jù)交互。ST-BUS有2M、4M

50、、8M、16M等速率的幀格式，本課題選用的ST-BUS的速率是2.048M，由2M時(shí)鐘完成數(shù)據(jù)位同步，8K時(shí)鐘完成數(shù)據(jù)幀同步。由于本課題只要求每塊接口板提供13路話路接口，即PCM32數(shù)據(jù)幀只會(huì)有13個(gè)時(shí)隙被語音數(shù)據(jù)占用，所以在本系統(tǒng)中并沒有嚴(yán)格的按照PCM一次群信號(hào)的規(guī)范來定義PCM32的數(shù)據(jù)幀，而是自行定義了其數(shù)據(jù)幀格式，以保證接口板和控制板對(duì)數(shù)據(jù)認(rèn)識(shí)的一致性。具體定義如下所示：時(shí)隙號(hào)時(shí)隙定義CH0用作PCM幀同步CH1CH8依次為八路用戶接口占用的時(shí)隙CH9CH12依次為四路中繼接口占用的時(shí)隙CH13第一路狀態(tài)信號(hào)占用的時(shí)隙CH14第二路狀態(tài)信號(hào)占用的時(shí)隙CH15第三路狀態(tài)信號(hào)占用的時(shí)隙

51、CH16CH31備用，填充0以上是接口板發(fā)出數(shù)據(jù)的數(shù)據(jù)幀格式，其中第0路時(shí)隙被用作數(shù)據(jù)幀的同步，前13路時(shí)隙被13路接口的語音數(shù)據(jù)占用。14到16路時(shí)隙用于傳遞接口的狀態(tài)信息，每路用戶接口有一位狀態(tài)數(shù)據(jù)，代表用戶電話的摘機(jī)或者掛機(jī)。每路中繼接口都有兩位狀態(tài)數(shù)據(jù)，以提供相應(yīng)接口的狀態(tài)信息。一共需要占據(jù)16個(gè)數(shù)據(jù)位，所以需要3路時(shí)隙。接口板接收的數(shù)據(jù)與發(fā)出的數(shù)據(jù)格式略為不同，具體定義如下所示時(shí)隙號(hào)時(shí)隙定義CH0用作PCM幀同步CH1CH8依次為八路用戶接口占用的時(shí)隙CH9CH12依次為四路中繼接口占用的時(shí)隙CH13控制信號(hào)時(shí)隙CH14控制信號(hào)時(shí)隙CH15控制信號(hào)時(shí)隙CH16CH31備用，填充0其中

52、前13路時(shí)隙的定義與接收數(shù)據(jù)相同，14、15、16路時(shí)隙被控制板發(fā)出的控制信號(hào)占用。每路接口都有一根控制信號(hào)線與接口板上的ASIC線連，用于接收控制信息。用戶接口的控制信息都是用于控制電話振鈴；中繼接口的控制信息則用于控制其模擬摘機(jī)或掛機(jī)，以便電信局的交換機(jī)能夠感知到線路上的狀態(tài)變化。信令通信流程信令的概念一般是指在通信過程中用以建立、維持、解除通信關(guān)系的這類信息。例如電話通信中的摘機(jī)信息、允許撥號(hào)的信息、呼叫對(duì)方的回鈴信息等等10。一個(gè)用戶在通過用戶設(shè)備、交換設(shè)備、傳輸設(shè)備與另一用戶通信的過程中，要用到許多信令。下面以兩個(gè)用戶通過兩個(gè)交換局（交換機(jī)）通話的例子來大概的理解一下信令的含義11。

53、1主叫用戶摘機(jī)，摘機(jī)信令（或啟呼信令）送到發(fā)端交換機(jī)。發(fā)端交換機(jī)立即向主叫用戶送出撥號(hào)音；主叫用戶聽到撥號(hào)音后，開始撥號(hào)，送出撥號(hào)信令；2發(fā)端交換機(jī)根據(jù)被叫號(hào)碼選擇路由及中繼線。如有路由可利用，發(fā)端交換機(jī)向終端交換機(jī)發(fā)送占用信令，然后把被叫用戶號(hào)碼發(fā)送到終端交換機(jī)；3終端交換機(jī)根據(jù)被叫號(hào)碼，將呼叫連接到被叫用戶，向被叫用戶發(fā)送振鈴信號(hào)，并向主叫用戶發(fā)送回鈴音；4當(dāng)被叫用戶摘機(jī)應(yīng)答時(shí)，此應(yīng)答信令將被終端交換機(jī)轉(zhuǎn)發(fā)給發(fā)端交換機(jī)。同時(shí)建立通話連接，雙方開始通話；5通話完畢，若被叫用戶先掛機(jī)，則掛機(jī)信令由終端機(jī)發(fā)送到發(fā)端交換機(jī)；再由發(fā)端交換機(jī)通知主叫用戶掛機(jī)；如果主叫用戶先掛機(jī)，則發(fā)端交換機(jī)立即拆線，

54、并把一個(gè)拆線信令送給送終端交換機(jī)，通知其拆線；終端交換機(jī)拆線后，回送一個(gè)拆線證實(shí)信令，一切設(shè)備復(fù)原。以上是電話接續(xù)中最基本的信令流程12。本系統(tǒng)以該信令流程為基準(zhǔn)，制定了自身的通信流程。其狀態(tài)轉(zhuǎn)移如圖23所示：在本系統(tǒng)中，主要有內(nèi)線用戶之間的通信和內(nèi)線用戶通過中繼接口與外線用戶通信兩種情況。NIOS根據(jù)DSP上報(bào)的號(hào)碼來判斷主叫哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XX-用戶撥打的是內(nèi)線號(hào)碼還是外線號(hào)碼，并向FPGA發(fā)出相應(yīng)的交換（路由）指令。圖23中方框內(nèi)的文字說明代表的是FPGA在收到并解析NIOS發(fā)出的指令后，將要向接口發(fā)出的信令動(dòng)作，矩形附近的文字說明代表的是NIOS檢測到的主叫或者被叫接口的

55、狀態(tài)。為了減小DSP的設(shè)計(jì)難度，沒有要求DSP對(duì)中繼接口線上的催掛音信號(hào)做解調(diào)，所以當(dāng)本系統(tǒng)內(nèi)部的電話與外線電話通信時(shí)，只能由內(nèi)線用戶根據(jù)聽到的催掛提示音，人為的判斷出對(duì)方已掛機(jī)，從而讓自己掛機(jī)結(jié)束通話。圖23給出的是內(nèi)線用戶撥出電話的狀態(tài)轉(zhuǎn)移圖，當(dāng)外線有電話打入時(shí)情況與此類似。主叫掛機(jī)圖23內(nèi)線撥打電話的狀態(tài)轉(zhuǎn)移圖本章小結(jié)本章首先介紹了與課題相關(guān)的各種關(guān)鍵理論基礎(chǔ)，深入透徹的理解這些理論是完成系統(tǒng)設(shè)計(jì)的前提。最后較為詳細(xì)的描述了本系統(tǒng)的通信流程，無論是軟件還是硬件的設(shè)計(jì)都需要嚴(yán)格按照該通信流程來完成。本章的內(nèi)容為后續(xù)的設(shè)計(jì)介紹打下了基礎(chǔ)。哈爾濱理工大學(xué)學(xué)士學(xué)位論文- -第3章系統(tǒng)硬件設(shè)計(jì)3.

56、1系統(tǒng)組成整個(gè)系統(tǒng)的硬件平臺(tái)按照功能劃分為兩個(gè)部分。一個(gè)是負(fù)責(zé)接口數(shù)據(jù)匯集和分拆的接口板，另一個(gè)是負(fù)責(zé)通信控制和語音交換的的控制板。接口板主要由用戶接口、中繼棧接口、以及供電接口三種接口電路、總線電平轉(zhuǎn)換電路、ASIC及其配置電路等組成。其中用戶接口用于和電話機(jī)連接，中繼接口用于和電信局連接。四種接口電路采用專用的接口電路模塊，可以完成A/D、D/A轉(zhuǎn)換，PCM數(shù)據(jù)編解碼的工作。但是由于接口電路采用的是5V的輸入輸出(I/O)電平規(guī)范，而ASIC采用的是3V的I/O電平規(guī)范，如果直接連接會(huì)導(dǎo)致ASIC的損壞，所以在兩者中間加入了總線電平轉(zhuǎn)換電路。接口板框圖如圖31所示。用戶接口模塊專電平轉(zhuǎn)換電

57、路1圖31接口板框圖控制板主要由包括FPGA、SDRAM、Flash、DSP、時(shí)鐘鎖相環(huán)(PLL-Phase-LockedLoop)以及網(wǎng)口PHY芯片等部分組成。其框架如圖32所示。圖32控制板框圖其中FPGA負(fù)責(zé)運(yùn)行操作系統(tǒng)以及應(yīng)用程序以及完成數(shù)據(jù)交換；DSP負(fù)責(zé)解調(diào)雙音多頻(DTMF-DualToneMultiFrequency)信號(hào)并上報(bào)給FPGA以及向其發(fā)送接續(xù)命令，是本設(shè)計(jì)的控制部分；時(shí)鐘鎖相環(huán)產(chǎn)生系統(tǒng)需要的8kHz、2MHz、4MHz等時(shí)鐘，8kHz時(shí)鐘是PCM32數(shù)據(jù)幀的幀同步時(shí)鐘信號(hào)，2MHz和4MHz時(shí)鐘則是與8kHz時(shí)鐘配套的位同步信號(hào)，它們一起負(fù)責(zé)接口板與控制板之間的數(shù)據(jù)

58、同步。同時(shí)這幾個(gè)時(shí)鐘都是FPGA的全局輸入時(shí)鐘，因此在設(shè)計(jì)中選用了通信專用鎖相環(huán)芯片來保證時(shí)鐘的質(zhì)量；網(wǎng)口芯片則使得本系統(tǒng)可以通過網(wǎng)線與PC機(jī)進(jìn)行通信。根據(jù)系統(tǒng)設(shè)計(jì)的需求，本系統(tǒng)平臺(tái)同時(shí)使用了一塊FPGA位于控制板。接口板與控制板之間通過ST-BUS(SerialTelecomBus)總線連接通信，兩塊板的時(shí)鐘都由系統(tǒng)板上的時(shí)鐘PLL提供，以實(shí)現(xiàn)數(shù)據(jù)同步。3.2接口板ASIC的設(shè)計(jì)接口板ASIC的主要任務(wù)是：按照前一章介紹的ST-BUS的數(shù)據(jù)格式匯哈爾濱理工大學(xué)學(xué)士學(xué)位論文- XXV-集各路接口的數(shù)據(jù)，通過ST-BUS總線傳送給控制板；同時(shí)將控制板上發(fā)送過來的串行數(shù)據(jù)分拆，并正確的分配到各個(gè)接

59、口。在接口板ASIC的設(shè)計(jì)中，使用了一個(gè)以2MHz時(shí)鐘為計(jì)數(shù)頻率的模256計(jì)數(shù)器，它對(duì)應(yīng)于ST-BUS數(shù)據(jù)幀的256位數(shù)據(jù)?？梢詫⑦@個(gè)計(jì)數(shù)器看作板內(nèi)部的一個(gè)時(shí)鐘軸，所有針對(duì)數(shù)據(jù)時(shí)序的操作都需要參照這個(gè)時(shí)間軸來完成。接口板的內(nèi)部模塊劃分如圖33所示。圖33接口板ASIC的內(nèi)部模塊1緩沖模塊按照一般的設(shè)計(jì)規(guī)范，需要在板子的數(shù)據(jù)輸入接口加一級(jí)緩沖器，其目的是為了消除毛刺的出現(xiàn)。在數(shù)字電路中，由于外界干擾，或者信號(hào)傳輸路徑的差別等原因，毛刺的出現(xiàn)不可避免。但是毛刺的保持時(shí)間一般較短，只要毛刺不出現(xiàn)在緩沖器的建立時(shí)間和保持時(shí)間之內(nèi)，就不會(huì)對(duì)緩沖器采樣信號(hào)造成影響13。一般認(rèn)為，緩沖器對(duì)毛刺不敏感，這就是

60、為什么通常要在數(shù)據(jù)輸入端加一級(jí)緩沖器的原因。2串并轉(zhuǎn)換模塊輸入板子的語音數(shù)據(jù)是8bit的串行數(shù)據(jù)，而板子擅長處理的是并行數(shù)據(jù)，所以需要將輸入的串行數(shù)據(jù)做一個(gè)串并轉(zhuǎn)換。接口板上ASIC的輸入數(shù)據(jù)的最高速率是2.048M，屬于低速的應(yīng)用，因此只需要使用一個(gè)8bit的移位寄存器即可滿足要求。3FIFO接口板的ASIC同時(shí)收取接口的數(shù)據(jù)，但是PCM32的數(shù)據(jù)是按時(shí)隙順序填充的，所以各路接口的數(shù)據(jù)需要保持有效的時(shí)間不盡相同。因此從串并轉(zhuǎn)換模塊到匯集模塊其實(shí)是一個(gè)異步的操作。所以在這里使用了一個(gè)異步FIFO來進(jìn)行并行數(shù)據(jù)的緩沖。這里的緩沖要與前面提到的緩沖區(qū)分開來，其作用是為了按照需要延長并行數(shù)據(jù)的有效時(shí)