微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計課件：chap4 微機總線技術(shù)與總線標(biāo)準(zhǔn)

1、第4章 總線技術(shù)與總線標(biāo)準(zhǔn)6學(xué)時1第4章 總線技術(shù)與總線標(biāo)準(zhǔn)4.1 總線技術(shù)（掌握） 總線技術(shù)概述總線仲裁總線操作與時序4.2 總線標(biāo)準(zhǔn)（理解） 片內(nèi)AMBA總線PCI系統(tǒng)總線異步串行通信總線24.1 總線技術(shù)總線是計算機系統(tǒng)中的信息傳輸通道，由系統(tǒng)中各個部件所共享?？偩€的特點在于公用性，總線由多條通信線路（線纜）組成計算機系統(tǒng)通常包含不同種類的總線，在不同層次上為計算機組件之間提供通信通路采用總線的原因:非總線結(jié)構(gòu)的N個設(shè)備的互聯(lián)線組數(shù)為N*(N-1)/2非總線結(jié)構(gòu)的M發(fā)N收設(shè)備間的互聯(lián)線組數(shù)為M*N采用總線的優(yōu)勢減少部件間連線的數(shù)量擴展性好，便于構(gòu)建系統(tǒng)便于產(chǎn)品更新?lián)Q代3總線要素線路介質(zhì)種

2、類：有線（電纜、光纜）、無線（電磁波）特性 原始數(shù)據(jù)傳輸率 帶寬 對噪聲的敏感性：內(nèi)部或外部干擾 對失真的敏感性：信號和傳輸介質(zhì)之間的互相作用引起 對衰減的敏感性：信號通過傳輸介質(zhì)時的功率損耗總線協(xié)議總線信號：有效電平、傳輸方向/速率/格式等電氣性能機械性能總線時序：規(guī)定通信雙方的聯(lián)絡(luò)方式總線仲裁：規(guī)定解決總線沖突的方式 如接口尺寸、形狀等其它：如差錯控制等4總線協(xié)議組件5總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）非通用總線（與具體芯片有關(guān)）通用標(biāo)準(zhǔn)總線地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時

3、序關(guān)系(握手方式)同步異步半同步同步異步6外部總線、(系統(tǒng))外總線如并口、串口系統(tǒng)總線、(系統(tǒng))內(nèi)總線如ISA、PCI片(間)總線三總線形式片內(nèi)總線單總線形式計算機系統(tǒng)的四層總線結(jié)構(gòu)運算器寄存器控制器CPU存儲芯片I/O芯片主板擴展接口板擴展接口板計算機系統(tǒng)其 他 計算機系 統(tǒng)其 他儀 器系 統(tǒng)7總線的組織形式組織形式：單總線、雙總線，多級總線單總線特征：存儲器和I/O分時使用同一總線優(yōu)點：結(jié)構(gòu)簡單，成本低廉，易于擴充缺點：帶寬有限，傳輸率不高（可能造成物理長度過長）8雙總線特征：存儲總線+I/O總線優(yōu)點：提高了總線帶寬和數(shù)據(jù)傳輸速率，克服單總線共享的限制，以及存儲/IO訪問速度不一致而對總線

4、的要求也不同的矛盾缺點：CPU繁忙9多級總線特征：高速外設(shè)和低速外設(shè)分開使用不同的總線優(yōu)點：高效，進(jìn)一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率缺點：復(fù)雜10微機的典型多級總線結(jié)構(gòu)存儲總線高速IO總線低速IO總線1112微機系統(tǒng)中的內(nèi)總線（插板級總線）13微機系統(tǒng)中的外總線（通信總線）14總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）非通用總線（與具體芯片有關(guān)）通用標(biāo)準(zhǔn)總線地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時序關(guān)系(握手方式)同步異步半同步同步異步15三總線MPURAMROMI/O接口外設(shè)ABDBCB

5、哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫數(shù)據(jù)程序馮諾依曼體系結(jié)構(gòu)16典型的控制信號總線的控制信號存儲器寫信號存儲器讀信號I/O寫信號I/O讀信號總線請求信號總線授予信號中斷請求信號中斷應(yīng)答信號時鐘信號復(fù)位信號17總線隔離與驅(qū)動不操作時把功能部件與總線隔離同一時刻只能有一個部件發(fā)送數(shù)據(jù)到總線上提供驅(qū)動能力數(shù)據(jù)發(fā)送方必須提供足夠的電流以驅(qū)動多個部件提供鎖存能力具有信息緩存和信息分離能力18總線電路中常用器件三態(tài)總線驅(qū)動器驅(qū)動、隔離單向、雙向A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B719鎖存器信息緩存（有

6、時也具有驅(qū)動能力）信息分離（地址與數(shù)據(jù)分離）STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE20微機系統(tǒng)的三總線結(jié)構(gòu)21最小模式總線連接22 M/IO高M(jìn)低IOCLKT1T2T3T4A150ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPU讀存儲器/IO的時序圖RDDT/RDEN23微機系統(tǒng)三總線地5V讀寫控制讀寫控制讀寫控制CSH奇地址存儲體8284時鐘發(fā)生器RESE

7、TREADYCBD7 D0D15 D8DBCSL偶地址存儲體CSI/O接口ABA0A1 A19BHE STB OE8282鎖存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收發(fā)器AD15AD024單CPU系統(tǒng)8086讀操作總線周期時序25單CPU系統(tǒng)8086寫操作總線周期時序26比較讀/寫區(qū)別27總線的性能指標(biāo) 總線時鐘頻率：總線上的時鐘信號頻率總線寬度：數(shù)據(jù)線、地址線寬度總線速率：總線每秒所能傳輸數(shù)據(jù)的最大次數(shù)?？偩€速率=總線時鐘頻率/總線周期數(shù)總線周期數(shù)：總線傳送一次數(shù)據(jù)所需的

8、時鐘周期數(shù)有些幾個周期才能傳輸1個數(shù)據(jù)總線帶寬：總線每秒傳輸?shù)淖止?jié)數(shù)同步方式總線負(fù)載能力28總線寬度總線寬度：籠統(tǒng)地說，就是總線所設(shè)置的通信線路（線纜）的數(shù)目。具體地說，就是總線內(nèi)設(shè)置用于傳送數(shù)據(jù)的信號線的數(shù)目為數(shù)據(jù)總線寬度，用于傳輸?shù)刂返男盘柧€的數(shù)目為地址總線寬度，如8位、16位、32位、64位等數(shù)據(jù)總線寬度在很大程度上決定了計算機總線的性能地址總線的寬度則決定了系統(tǒng)的尋址能力29總線帶寬總線帶寬(bus band width) 表示單位時間內(nèi)總線能傳送的最大數(shù)據(jù)量（bps/Bps）用“總線速率總線位寬/8=時鐘頻率總線位寬/(8總線周期數(shù))”表示總線位寬：數(shù)據(jù)信號線的數(shù)目，同一時刻傳輸?shù)臄?shù)

9、據(jù)位數(shù)總線復(fù)用；成本、串?dāng)_；時鐘頻率總線偏離（skew）、兼容性30例CPU的前端總線(FSB)頻率為400MHz或800MHz，總線周期數(shù)為1/4(即1個時鐘周期傳送4次數(shù)據(jù))，位寬為64bit則FSB的帶寬為40064/(81/4)=1.28GB/s或80064/(81/4)=2.56GB/sPCI總線的頻率為33.3MHz，位寬為32位或64位，總線周期數(shù)為1則PCI總線的帶寬為：33.332/8=133MB/s或33.364/8=266MB/s314.1.2 總線仲裁總線仲裁(arbitration)也稱為總線判決，根據(jù)連接到總線上的各功能模塊所承擔(dān)任務(wù)的輕重緩急，預(yù)先或動態(tài)地賦予它們

10、不同的使用總線的優(yōu)先級，當(dāng)有多個模塊同時請求使用總線時，總線仲裁電路選出當(dāng)前優(yōu)先級最高的那個，并賦予總線控制權(quán)其目的是合理地控制和管理系統(tǒng)中多個主設(shè)備的總線請求，以避免總線沖突分布式(對等式)仲裁控制邏輯分散在連接于總線上的各個部件或設(shè)備中協(xié)議復(fù)雜且昂貴，效率高集中式(主從式)仲裁采用專門的控制器或仲裁器總線控制器或仲裁器可以是獨立的模塊或集成在CPU中協(xié)議簡單而有效，但總體系統(tǒng)性能較低32特點：各主控模塊共用請求信號線和忙信號線，其優(yōu)先級別由其在鏈?zhǔn)皆试S信號線上的位置決定；優(yōu)點：具有較好的靈活性和可擴充性；缺點：主控模塊數(shù)目較多時，總線請求響應(yīng)的速度較慢；菊花鏈（串行）總線仲裁主控模塊1主控

11、 模塊2主控模塊N允許BG請求BR忙BB總線仲裁器33三線菊花鏈仲裁原理任一主控器Ci發(fā)出總線請求時，使BR1任一主控器Ci占用總線，使BB1，禁止BG輸出主控器Ci沒發(fā)請求(BRi=0)，卻收到BG(BGINil)，則將BG向后傳遞(BGOUTil)當(dāng)BR1，BB0時，仲裁器發(fā)出BG信號。此時，BG1，如果仲裁器本身也是一個主控器，如微處理器，則在發(fā)出BG之前BB0時，它可以占用一個或幾個總線周期若Ci同時滿足：本地請求(BRi=1)；BB=0；檢測到BGINi端出現(xiàn)了上升沿。接管總線。Ci接管總線后，BG信號不再后傳，即BGOUTi0 34各主控器有獨立的總線請求BR、總線允許BG，互不影

12、響總線仲裁器直接識別所有設(shè)備的請求，并向選中的設(shè)備Ci發(fā)BGi特點：各主控模塊有獨立的請求信號線和允許信號線，其優(yōu)先級別由總線仲裁器內(nèi)部模塊判定；優(yōu)點：總線請求響應(yīng)的速度快；缺點：擴充性較差；并行仲裁總線仲裁器C1C2Cn總線BR1BG1BR2BG2BRnBGnBBBCLK（總線時鐘）35串并行二維仲裁從下一設(shè)備主模塊1主模塊2主模塊3允許BG請求BR忙BB總線仲裁器主模塊4到下一設(shè)備綜合了前兩種仲裁方式的優(yōu)點和缺點36分布式總線仲裁方式總線上各個設(shè)備都有總線仲裁模塊當(dāng)任何一個設(shè)備申請總線，置“總線忙”狀態(tài)，以阻止其他設(shè)備同時請求IN OUT主設(shè)備1IN OUT主設(shè)備2IN OUT主設(shè)備3IN

13、 OUT主設(shè)備4IN OUT主設(shè)備5總線請求總線忙+5V仲裁線總線374.1.3 總線操作與時序總線操作：計算機系統(tǒng)中，通過總線進(jìn)行信息交換的過程稱為總線操作總線周期：總線設(shè)備完成一次完整信息交換的時間讀/寫存儲器周期讀/寫IO口周期DMA周期中斷周期多主控制器系統(tǒng)，總線操作周期一般分為四個階段總線請求及仲裁階段、尋址階段、傳數(shù)階段和結(jié)束階段單個主控制器系統(tǒng)，則只需要尋址和傳數(shù)兩個階段38總線主控制器的作用總線系統(tǒng)的資源分配與管理提供總線定時信號脈沖負(fù)責(zé)總線使用權(quán)的仲裁不同總線協(xié)議的轉(zhuǎn)換和不同總線間數(shù)據(jù)傳輸?shù)木彌_39總線時序總線時序是指總線事件的協(xié)調(diào)方式，以實現(xiàn)可靠的尋址和數(shù)據(jù)傳送總線時序類型

14、同步：所有設(shè)備都采用一個統(tǒng)一的時鐘信號來協(xié)調(diào)收發(fā)雙方的定時關(guān)系異步：依靠傳送雙方互相制約的握手(handshake)信號來實現(xiàn)定時控制半同步：具有同步總線的高速度和異步總線的適應(yīng)性40同步并行總線時序特點系統(tǒng)使用同一時鐘信號控制各模塊完成數(shù)據(jù)傳輸一般一次讀寫操作可在一個時鐘周期內(nèi)完成，時鐘前、后沿分別指明總線操作周期的開始和結(jié)束地址、數(shù)據(jù)及讀/寫等控制信號可在時鐘沿處改變優(yōu)點：電路設(shè)計簡單，總線帶寬大，數(shù)據(jù)傳輸速率快缺點：時鐘以最慢速設(shè)備為準(zhǔn)，高速設(shè)備性能將受到影響同步時鐘地址信號數(shù)據(jù)信號控制信號延時41異步并行總線時序特點：系統(tǒng)中可以沒有統(tǒng)一的時鐘源，模塊之間依靠各種聯(lián)絡(luò)（握手）信號進(jìn)行通信

15、，以確定下一步的動作優(yōu)點：全互鎖方式可靠性高，適應(yīng)性強缺點：控制復(fù)雜，交互的聯(lián)絡(luò)過程會影響系統(tǒng)工作速度地址信號數(shù)據(jù)信號主設(shè)備聯(lián)絡(luò)信號從設(shè)備聯(lián)絡(luò)信號 準(zhǔn)備好接收（M發(fā)送地址信號）已收到數(shù)據(jù)（M撤銷地址信號）完成一次傳送（S撤銷數(shù)據(jù)信號）已送出數(shù)據(jù)（S發(fā)送數(shù)據(jù)信號）42半同步并行總線時序特點：同時使用主模塊的時鐘信號和從模塊的聯(lián)絡(luò)信號優(yōu)點：兼有同步總線的速度和異步總線的可靠性與適應(yīng)性Ready信號可作為慢速設(shè)備的異步聯(lián)絡(luò)信號CLK信號作為快速設(shè)備的同步時鐘信號434.2 總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)包括：邏輯規(guī)范：邏輯信號電平時序規(guī)范電氣規(guī)范機械規(guī)范通信協(xié)議444.2.1 SoC的片內(nèi)總線片上總線特點簡單高效

16、結(jié)構(gòu)簡單：占用較少的邏輯單元時序簡單：提供較高的速度接口簡單：降低IP核連接的復(fù)雜性靈活，具有可復(fù)用性地址/數(shù)據(jù)寬度可變、互聯(lián)結(jié)構(gòu)可變、仲裁機制可變功耗低信號盡量不變、單向信號線功耗低、時序簡單片內(nèi)總線標(biāo)準(zhǔn)ARM的AMBA 、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon45ARM的AMBA: Advanced Microcontroller Bus Architecture先進(jìn)高性能總線AHB （Advanced High-performance Bus）適用于高性能和高吞吐設(shè)備之間的連接，如CPU、片上存儲器、DMA設(shè)備、DSP等先進(jìn)系統(tǒng)總線A

17、SB（Advanced System Bus）適用于高性能系統(tǒng)模塊。與AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線先進(jìn)外設(shè)總線APB（Advanced Peripheral Bus）適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度適合較復(fù)雜的應(yīng)用，需要遵守較簡單的操作協(xié)議；擁有眾多的第三方支持46AMBA總線47AMBA2.0總線結(jié)構(gòu)圖高性能ARM核高性能片上RAM高性能DMAC核高帶寬片外存儲器接口橋鍵盤UARTTimerPIOAHB or ASBAPB48IBM CoreConnect處理器局部總線PLB（Processor Local Bus）高帶寬、低延遲、高性能連接高速CPU核

18、、高速MEM控制器、高速DMAC等高性能設(shè)備片內(nèi)的外設(shè)總線OPB（On-chip Peripheral Bus）連接低性能設(shè)備，減少其對PLB的性能影響通過OPB橋?qū)崿F(xiàn)PLB主設(shè)備和OPB從設(shè)備的數(shù)據(jù)傳輸設(shè)備控制寄存器總線DCR（Device Control Register）用于配置PLB設(shè)備和OPB設(shè)備的狀態(tài)寄存器和控制寄存器減輕PLB總線在低性能狀態(tài)下的負(fù)荷方案完整，但一般用于高性能系統(tǒng)設(shè)計中（如工作站），不太適合簡單的嵌入式系統(tǒng)應(yīng)用49CoreConnect總線結(jié)構(gòu)框圖Embedded System高性能CPU核高速存儲器仲裁DMAC核外部總線結(jié)構(gòu)接口OPB 橋KeyboardUART

19、TimerPIOPLBOPBDCR50Silicore的Wishbone定義了一條高速總線的信號和總線周期。在復(fù)雜系統(tǒng)中可采用兩條Wishbone總線分別連接高速和低速設(shè)備，兩條總線之間的接口簡單提供了4種互連方式：兩個IP核的點到點連接；多個串行IP核的數(shù)據(jù)流連接；多個IP核的共享總線連接、高吞吐量的交叉開關(guān)完全免費，開發(fā)性強；結(jié)構(gòu)簡單、互連靈活；通常應(yīng)用于簡單的嵌入式控制器和一些高速系統(tǒng)中，但對高性能系統(tǒng)的支持不夠51Altera的Avalon主要用于Altera公司的NIOS軟核系統(tǒng)中實現(xiàn)SOPC規(guī)定了主設(shè)備和從設(shè)備之間進(jìn)行連接的端口和通信時序，配置簡單，可由EDA工具（SOPC Bui

20、lder）快速生成采用從設(shè)備仲裁技術(shù)，允許多個主設(shè)備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系統(tǒng)的吞吐量52Avalon的交換式總線結(jié)構(gòu)53AMBA總線 AMBA總線規(guī)范是由ARM公司推出的一種用于高性能嵌入式微處理器設(shè)計的片上總線標(biāo)準(zhǔn)，由于AMBA總線的開放性和其本身的高性能，以及由于ARM處理器的廣泛應(yīng)用，AMBA已成為SOC設(shè)計中使用最廣泛的總線標(biāo)準(zhǔn)。目前AMBA 總線規(guī)范的版本為3.0，它定義了三組不同的總線：AMBA高性能總線AHB，AMBA高性能系統(tǒng)總線ASB和AMBA 高性能外設(shè)總線APB。 AHB作為高性能的系統(tǒng)中樞總線驅(qū)動速度較快的設(shè)備，支持突發(fā)模式的數(shù)據(jù)傳送和事務(wù)分隔，并支持流水

21、線操作。 APB則是作為傳送速度較低的外圍設(shè)備總線，驅(qū)動速度較慢的設(shè)備。 54ARM處理器核寬帶片上RAMDMA控制器寬帶外部RAM接口橋UART PIO定時器鍵盤控制器AHB或ASB總線APB總線AHB的特性 ：單個時鐘邊沿操作； 非三態(tài)的實現(xiàn)方式； 支持突發(fā)傳輸； 支持分段傳輸； 支持多個主控制器（最多16個模塊）； 可配置32位128位總線寬度； 支持字節(jié)、半字和字的傳輸。 典型的AMBA構(gòu)架55AHB總線的接口信號 AHB 系統(tǒng)由主模塊(Master)、從模塊(Slave)和基礎(chǔ)結(jié)構(gòu)(Infrastructure)3部分組成，整個AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負(fù)責(zé)回應(yīng)?；?/p>

22、礎(chǔ)結(jié)構(gòu)則由仲裁器(arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器 、譯碼器、虛擬從模塊、虛擬主模塊等組成。 AHB總線的接口信號 時鐘信號仲裁信號地址信號控制信號寫數(shù)據(jù)讀數(shù)據(jù)響應(yīng)信號 除了時鐘與仲裁信號之外，其余的信號皆通過多路器傳送。 56AHB總線的互連 57AHB總線主模塊接口 58 AHB總線從模塊接口 59AHB總線仲裁器接口 60AHB基本傳輸 在AHB總線上，一次完整的傳輸可以分成兩個階段：地址傳送階段與數(shù)據(jù)傳送階段。地址傳送階段傳送的是地址與控制信號，這個階段只持續(xù)一個時鐘周期，在HCLK 的上升沿數(shù)據(jù)有效，所有的從模塊都在這個上升沿采樣地址信息。 數(shù)據(jù)傳送階

23、段傳送的是讀或?qū)懙臄?shù)據(jù)和響應(yīng)信號，這一階段可以持續(xù)一個或幾個時鐘周期。當(dāng)數(shù)據(jù)傳送無法在一個時鐘周期完成時，可以通過HREADY 信號來延長數(shù)據(jù)傳送周期，HREADY信號為低電平時，表示傳輸尚未結(jié)束，于是就在數(shù)據(jù)傳送階段中加入等待周期，直到HREADY信號為高電平為止。 61AHB基本傳輸過程 62AHB總線流水線操 63APB總線 APB從單元的接口信號 APB主要用于低帶寬的周邊外設(shè)之間的連接 在APB里面唯一的主模塊就是與AHB總線相接的APB 橋。 64APB傳輸 APB上的狀態(tài)圖 65 APB寫傳輸時序圖 66APB讀傳輸時序圖 67APB橋 選擇信號系統(tǒng)總線從模塊接口APB橋是在AM

24、BA APB上唯一的總線主模塊。另外，APB橋也是在更高層次系統(tǒng)總線上的一個從模塊。橋單元把系統(tǒng)總線傳輸轉(zhuǎn)化為APB總線傳輸。 68APB橋的傳輸過程 69鎖存地址并在整個傳輸過程中保持其有效，直到數(shù)據(jù)傳送完成。地址譯碼并且生成一個外部選擇信號PSELx，在一次傳輸期間只有一個選擇信號有效. 寫傳送時驅(qū)動數(shù)據(jù)到APB總線上。讀傳時驅(qū)動APB數(shù)據(jù)到系統(tǒng)總線上。為傳送觸發(fā)使能信號PENABLE，使其有效。 APB橋的功能70總線設(shè)計要素信號線類型專用信號線復(fù)用信號線總線仲裁方法集中仲裁分布仲裁總線定時方法同步異步總線寬度地址總線寬度數(shù)據(jù)總線寬度數(shù)據(jù)傳輸類型讀/寫/讀-修改-寫/寫后讀/塊傳輸（聯(lián)系

25、傳輸）714.2.2 PCI總線Peripheral Component Interconnect，外部設(shè)備互連總線，在CPU與外設(shè)之間提供了一條獨立的數(shù)據(jù)通道，使得每種設(shè)備都能直接與CPU聯(lián)系，支持即插即用PCI總線信號必備的PCI總線信號包括地址信號、數(shù)據(jù)信號、接口控制信號、錯誤報告信號、仲裁信號和系統(tǒng)信號可選的PCI總線信號包括64位總線擴展信號、接口控制信號、中斷信號、Cache支持信號和邊界掃描信號72PCI總線架構(gòu)PCI總線是多層次總線73PCI總線插座示意圖根據(jù)電源電壓和位數(shù)不同分為4種長插槽188針，短插槽124針74PCI插槽實物照片75PCI總線信號76必備的PCI總線信號

26、地址和數(shù)據(jù)信號AD31:0，雙向三態(tài)C/BE3:0，雙向三態(tài)，低有效PAR，奇偶校驗信號，雙向三態(tài)接口控制信號FRAME，幀周期信號，低電平有效IRDY，主設(shè)備準(zhǔn)備好信號，低電平有效TRDY，從設(shè)備準(zhǔn)備好信號，低電平有效STOP，從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳輸，低電平有效IDSEL，初始化設(shè)備選擇，輸入DEVSEL，設(shè)備選擇信號，低電平有效77必備的PCI總線信號（續(xù)）錯誤報告信號PERR，報告數(shù)據(jù)奇偶檢驗錯，低電平有效SERR，系統(tǒng)出錯信號，低電平有效仲裁信號REQ，總線占用請求信號，雙向三態(tài)，低有效GNT，總線占用允許信號，雙向單臺，低有效系統(tǒng)信號CLK：時鐘，輸入RST，復(fù)位，輸入78

27、可選的PCI總線信號64位總線擴展信號AD64:32，雙向三態(tài)C/BE7:4，雙向三態(tài)，低電平有效REQ64，64傳輸請求，低電平有效ACK64，表示從設(shè)備將用64位傳輸，低電平有效PAR64，奇偶雙字節(jié)校驗，雙向三態(tài)，低電平有效接口控制信號LOCK，鎖定信號，低電平有效中斷信號INTA/INTB/INTC/INTD，中斷信號，低電平有效，漏極開路79可選的PCI總線信號（續(xù)）Cache支持信號SBO，試探返回信號，低電平有效，輸入或輸出SDONE，表示命中一個緩沖行，輸入或輸出。有效時，表明探測完成，無效時，表明探測結(jié)果仍未確定邊界掃描信號TDI，數(shù)據(jù)輸入TDO，數(shù)據(jù)輸出TCK，時鐘TMS，

28、模式選擇TRST，復(fù)位80PCI總線命令表C/BE3:2 命令類型說明0 0 0 0中斷應(yīng)答（中斷識別）0 0 0 1特殊周期0 0 0 0I/O讀（從I/O口地址中讀數(shù)據(jù)）0 0 1 1I/O寫（向I/O口地址空間寫數(shù)據(jù)）0 1 0 0保留0 1 0 1保留0 1 1 0存儲器讀（從內(nèi)存空間映像中讀數(shù)據(jù)）0 1 1 1存儲器寫（從內(nèi)存空間映像中寫數(shù)據(jù)）1 0 0 0保留1 0 0 1保留1 0 1 0配置讀1 0 1 1配置寫1 1 0 0存儲器多行讀1 1 0 1雙地址周期1 1 1 0存儲器讀一行1 1 1 1存儲器寫并無效m1這個也是多了冒號81PCI總線讀時序突發(fā)讀時序，可連續(xù)多字節(jié)

29、操作824.2.3 異步串行通信總線串行總線上的信息則按位傳輸，通常只需1根或2根數(shù)據(jù)線，沒有地址總線、控制總線采用差分信號(differential signal)傳輸技術(shù)具有低功耗、低誤碼率、低串?dāng)_和低輻射等優(yōu)點高速串行總線的三大特征差分信號傳輸以數(shù)據(jù)包形式傳送信息(地址、數(shù)據(jù)、命令)點對點通信串行通信的通信方式、距離、速率、差錯控制、傳輸方式COM口 RS-232、RS-485串行通信接口USB接口SPI/QSPI串行擴展接口I2CMicrowire83總線共享技術(shù)數(shù)據(jù)壓縮技術(shù)多級編碼技術(shù)各種調(diào)制解調(diào)技術(shù) 時分復(fù)用頻分復(fù)用84串行數(shù)據(jù)的通信方式單工半雙工雙工多工85串行通信傳輸距離串行數(shù)據(jù)在基帶傳送方式下（指信號按原樣傳輸），通常只能傳輸幾十米至幾百米，并且傳輸速率越大，傳輸距離越短