門(mén)電路習(xí)題課講解課件

1、1 第三章習(xí)題課本章主要介紹了邏輯電路的基本概念和TTL、CMOS等集成邏輯門(mén)。 TTL電路輸入級(jí)采用多發(fā)射極晶體管，輸出級(jí)采用推拉式結(jié)構(gòu)，所以工作速度較快，負(fù)載能力較強(qiáng)，是目前使用最廣泛的一種集成邏輯門(mén)。應(yīng)掌握好TTL門(mén)電氣特性和參數(shù)。 MOS電路屬于單極型電路，CMOS電路具有高速度、功耗低、扇出大、電源電壓范圍寬、抗干擾能力強(qiáng)、集成度高等一系列特點(diǎn)，使之在整個(gè)數(shù)字集成電路中占據(jù)主導(dǎo)地位的趨勢(shì)日益明顯。小 結(jié) 本章總的要求：熟練掌握TTL和CMOS集成門(mén)電路輸出與輸入間的邏輯關(guān)系、外部電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動(dòng)態(tài)特性等；了解和掌握各類集成電子器件正確的使用方法。 重

2、點(diǎn)：TTL電路與CMOS電路的結(jié)構(gòu)與特點(diǎn) 附: 門(mén)電路的常見(jiàn)邏輯符號(hào) 與門(mén) 或門(mén) 非門(mén)F=AB F=A+B&ABFABFABFABFABFABFA1FAFAFAF 與非門(mén) 或非門(mén) OC門(mén) (兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國(guó)標(biāo)AB&AB&AB國(guó)家標(biāo)準(zhǔn) 三態(tài)門(mén) (兩輸入與非) 與或非門(mén)+ABCDFABCDF&7 當(dāng)輸入為0V、5V時(shí)，基極回路等效電路如圖vI 5.1k20k10VbebeRB VB解： 知識(shí)點(diǎn)1：三極管開(kāi)關(guān)電路3.11 (a) 在圖示電路中，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓vO的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以

3、后vBE0.7V，電路參數(shù)如圖中所示。vI +10V-10V5.1k20k2kvO =30其戴維寧等效電路如圖RB=5.1/20k=4.1k8 (1)vI=0V時(shí)此時(shí)發(fā)射結(jié)反偏，T截止，vO10V。+10V4.1k2kvO =302V等效電路如圖(2)vI=5V時(shí)此時(shí)發(fā)射結(jié)正偏+10V4.1k2kvO =301.9VT飽和，vO=VCE(sat)=0.1V等效電路如圖9 (3)輸入端懸空時(shí)基極回路等效電路如圖be 20k10V此時(shí)發(fā)射結(jié)反偏，T截止，vO10V。vI +10V-10V5.1k20k2kvO =3010 3.12 圖示電路，試計(jì)算當(dāng)輸入端分別接0V、5V和懸空時(shí)輸出電壓vO的數(shù)值

4、，并指出三極管工作在什么狀態(tài)，三極管導(dǎo)通后vBE=0.7V。解:當(dāng)輸入為0V、5V時(shí)，基極回路等效電路如圖其戴維寧等效電路如圖beRB VB RB=4.7k/18k=3.7kvI +5V-8V3k4.7k18k2kvO =50bevI 3k4.7k18k5Vbe8V11 (1)vI=0V時(shí)此時(shí)發(fā)射結(jié)反偏，T截止，vO5V。(2)vI=5V時(shí)此時(shí)發(fā)射結(jié)正偏T飽和，vO=VCE(sat)=0.1V。RB VB vO +5ViB =5012 (3)輸入端懸空時(shí)基極回路等效電路如圖示其戴維寧等效電路如圖示beRB VB RB=(4.7+3)/18=5.4kT飽和，vO=VCE(sat)=0.1V。此時(shí)

5、發(fā)射結(jié)正偏e3k4.7k18k5Vb8VvI +5V-8V3k4.7k18k2kvO =50be 題知識(shí)點(diǎn)2：二極管與門(mén)、或門(mén)的應(yīng)用 p131 圖2-18（四版） 在CMOS電路中有時(shí)采用下圖（a）（b）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫(xiě)出Y1 Y2的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(a)二極管構(gòu)成與門(mén)，C、D、E只要有一個(gè)為低電平，則vI1為低電平(b)二極管構(gòu)成或門(mén)，C、D、E只要有一個(gè)為高電平，則vI2為高電平 題知識(shí)點(diǎn)2：二極管與門(mén)、或門(mén)的應(yīng)用 在CMOS電路中有時(shí)采用下圖（c）（d）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫(xiě)出Y3 Y4

6、的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(c)二極管構(gòu)成或門(mén)，Y1、Y2只要有一個(gè)為高電平，則Y3為高電平(d)二極管構(gòu)成與門(mén)，Y1、Y2只要有一個(gè)為低電平，則Y4為低電平15 3.14指出圖示各門(mén)電路的輸出是什么狀態(tài)。已知這些門(mén)電路都是 74系列TTL門(mén)電路。 知 識(shí)點(diǎn)3：TTL門(mén)電路的輸入端負(fù)載特性 見(jiàn) P156 圖P3.14因控制端有效，因控制端無(wú)效 Y6處于高阻態(tài) VCC =15.1KVIL vI1 Y718 3.15 指出圖示各門(mén)電路的輸出是什么狀態(tài)。已知這些門(mén)電路都是 CC4000系列CMOS門(mén)電路。 知識(shí)點(diǎn)3：COMS門(mén)電路的輸入端負(fù)載特性P156

7、圖P3.15VDD Y4 &RL VCCVIL 20 3.16 圖示電路中，與非門(mén)GM最多可驅(qū)動(dòng)多少個(gè)同樣的與非門(mén)？ 要求GM的高低電平滿足VOH3.2V，VOL0.4V。與非門(mén)的輸入 電流為IIL-1.6mA，IIH40A。VOL0.4V時(shí)輸出電流最大值 為IOL(max)=16mA， VOH3.2V時(shí)輸出電流最大值為IOH(max)=-0.4mA 解： GM輸出低電平時(shí)IOL(max)=16mA， IIL-1.6mA&GM&.N 因輸入低電平時(shí)每個(gè)與非門(mén)輸入端 總電流為IILIOL知識(shí)點(diǎn)4：扇出系數(shù)，與非門(mén)輸入特性21 GM輸出高電平時(shí)IOH(max)=-0.4mA， IIH40A&GM&

8、.N 因輸入高電平時(shí)每個(gè)與非門(mén)輸入端 總電流為2IIHIOHIIH綜合，N=5知識(shí)點(diǎn)4：扇出系數(shù)，或非門(mén)輸入特性3.17解 當(dāng) 時(shí)，可以求得 當(dāng) 時(shí)，又可求得故 能驅(qū)動(dòng)5個(gè)同樣的或非門(mén)。已知: 23 3.18. 試說(shuō)明在下列情況下，用萬(wàn)用表測(cè)量圖中vI2得到的電壓 各為多少？與非門(mén)為74系列TTL電路，萬(wàn)用表使用5V量程，內(nèi)阻 為20K/V&VvI2vI1解：等效電路：R1 4k100KT1 vI2 VCC be2 be5 vI1 （3） vI1=3.2VvB1=2.1V；vI2=1.4V（1） vI1懸空vB1=2.1V；vI2=1.4V（2） vI1=0.2VvB1=0.9V；vI2=0.

9、2V 知識(shí)點(diǎn)5：與非門(mén)輸入端電平互相影響24 （4） vI1經(jīng)51電阻接地vB1=0.75V；vI2=0.05VR1 4k100KT1 vI2 VCC be2 be5 vI1 51（5） vI1經(jīng)10k電阻接地vB1=2.1V；vI2=1.4V舉例見(jiàn)P122例3.5.3 ：計(jì)算圖中電阻RP取值范圍。已知：VOH=3.4V,VOL=0.2V, VIH(min)=2.0V, VIL(max)=0.8V，IIH0.04mA。解：當(dāng) =VOH時(shí)，要求 VIH(min)VOH-IIHRP VIH(min)當(dāng) =VOL時(shí)，要求 VIL(max)=VOL+ RP(VCC - VBE VOL)/(R1+RP)

10、VIL(max)RP 0.69KRP 35K對(duì)于74系列，當(dāng)RP=2K 時(shí)， 就達(dá)到1.4V。綜合兩種情況RP應(yīng)按此式選取牢記：RP大于2K歐姆時(shí)，輸入等效為高電平；小于0.7K歐姆時(shí)，輸入等效為低電平。26 3.23 計(jì)算圖中RL阻值范圍，其中G1、G2、G3是74LS系列OC門(mén),輸出 管截止時(shí)的漏電流為IOH=100A，輸出低電平VOL0.4V時(shí)允許的 最大負(fù)載電流為ILM=8mA；G4、G5、G6是74LS與非門(mén)，它們的輸 入電流為IIL-0.4mA，IIH 20A，VCC=5V，要求OC門(mén)的輸出 高電平VOH3.2V，輸出低電平VOL0.4V 。解：&RL VCC &G2G1G4G5G

11、6&G3VOHIOHIIH(1)輸出高電平時(shí)，RL不能太大，應(yīng)滿足 知識(shí)點(diǎn)6：上拉電阻計(jì)算27 &RL VCC &G2G1G4G5G6&G3VOLILMIIL(2)只有一個(gè)門(mén)輸出低電平時(shí)，RL不能太小，應(yīng)滿足28 3.25 圖示是一個(gè)繼電器線圈驅(qū)動(dòng)電路.要求在vI=VIH時(shí)三極管截止,而 vI=0時(shí)三極管飽和導(dǎo)通.已知門(mén)輸出管截止時(shí)的漏電流IOH100A, 導(dǎo)通時(shí)允許流過(guò)的最大電流ILM=10mA,管壓降小于0.1V.三極管 =50,繼電器線圈內(nèi)阻240,電源電壓VCC=12V,VEE= -8V,R2=3.2k, R3=18k,試求R1的阻值范圍.解:(1) vI=VIH時(shí), VP=0.1V,

12、三極管截止,IB=0R1不能太小,否則，OC門(mén)會(huì)被燒壞。即:IL=I2 - I1 ILM +12V-8VR2 R3 R1 =50vI1VP IL I2 I1 VIH 知識(shí)點(diǎn)6：OC門(mén)上拉電阻的計(jì)算29 (2)vI=0時(shí),VP為高電平R1不能太大,否則，三極管基極電流小,不飽和。 +12V-8VR2 R3 R1 =50vI1VP I1 I3 I2 IB IOH 0V30 G1輸出低電平時(shí), 三極管截止,IB=0RB不能太小,否則，OC門(mén)會(huì)被燒壞。 +5VRB &VOL IL IG1RC 1&1即:IL=I ILM 3.26(1)求RB的取值范圍。(2)若將OC門(mén)換成推拉式輸出的TTL電路， 會(huì)發(fā)

13、生什么情況。解(1)31 G1輸出高電平時(shí)(輸出管截止), 三極管應(yīng)飽和RB不能太大，否則，三極管基極電流小，不飽和。 +5VRB &G1RC 1&1VOH IOH IIB 32 (2)若將OC門(mén)換成推拉式輸出的TTL電路則TTL門(mén)電路輸出高電平時(shí)為低內(nèi)阻，而且三極管的發(fā)射結(jié)導(dǎo)通時(shí)也是低內(nèi)阻，因此可能因電流過(guò)大而使TTL電路和三極管受損。等效電路如圖示。VCC R4 T4 +5VRC I大判斷題（正確打，錯(cuò)誤的打）1TTL與非門(mén)的多余輸入端可以接固定高電平。（ ）2 當(dāng)TTL與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（ ）3普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（ ）4兩

14、輸入端四與非門(mén)器件74LS00與7400的邏輯功能完全相同。（ ）5CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。（ ）6三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）7TTL集電極開(kāi)路門(mén)輸出為時(shí)由外接電源和電阻提供輸出電流。（ ）8一般TTL門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）9CMOS OD門(mén)（漏極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）10TTL OC門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（ ）填空題2OC門(mén)稱為 門(mén)，多個(gè)OC門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn) 功能。 1. 集電極開(kāi)路門(mén)的英文縮寫(xiě)為 門(mén)，工作時(shí)必須外加 和 OC 電源 負(fù)載 集電極開(kāi)路

15、線與 3.三態(tài)輸出門(mén)其輸出端有三種可能出現(xiàn)的狀態(tài)： 高阻 、 高電平 、 低電平選擇題1. 三態(tài)門(mén)輸出高阻狀態(tài)時(shí)， 是正確的說(shuō)法。A.用電壓表測(cè)量指針不動(dòng) B.相當(dāng)于懸空 C.電壓不高不低 D.測(cè)量電阻指針不動(dòng)2. 以下電路中可以實(shí)現(xiàn)“線與”功能的有 。A.與非門(mén) B.三態(tài)輸出門(mén) C.集電極開(kāi)路門(mén) D.漏極開(kāi)路門(mén)3以下電路中常用于總線應(yīng)用的有 。A.TSL門(mén) B.OC門(mén) C. 漏極開(kāi)路門(mén) D.CMOS與非門(mén)4邏輯表達(dá)式Y(jié)=AB可以用 實(shí)現(xiàn)。A.正或門(mén) B.正非門(mén) C.正與門(mén) D.負(fù)或門(mén)A.B.D. C.D.A.C.D.5TTL電路在正邏輯系統(tǒng)中， 以下各種輸入中 相當(dāng)于輸入邏輯“1”。A.懸空 B.通過(guò)電阻2.7k接電源C.通過(guò)電阻2.7k接地 D.通過(guò)電阻510接地A.B.C.6對(duì)于TTL與非門(mén)閑置輸入端的處理，可以 。A.接電源 B.通過(guò)電阻3k接電源 C.接地 D.與有用輸入端并聯(lián)A.B.D.7CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是 。A.微功耗 B.高速度 C.高抗干擾能力 D.電源范圍寬A.C.D.9. 下圖TTL電路中，實(shí)現(xiàn)下圖所示各輸出邏輯的正確電路是（ ）BA&Y1=AB51KBA1Y2=AB51KA&Y3=ABEN5