基于FPGA的VGA顯示控制器設(shè)計說明

1、基于FPFA的VGA顯示控制器設(shè)計摘要目前，數(shù)碼產(chǎn)品已經(jīng)逐漸進入人們生活的各個領(lǐng)域，其中大部分產(chǎn)品都帶有顯示屏。可見，顯示屏控制電路的研究有很大的市場需求。 VGA作為標(biāo)準(zhǔn)的顯示接口得到了廣泛的應(yīng)用，基于VGA技術(shù)的顯示控制器也有著廣泛的應(yīng)用。本文設(shè)計的VGA控制器是利用Altera開發(fā)的超大規(guī)?？删幊踢壿嬈骷﨔PGA和EDA設(shè)計軟件Quartus II 8.0，采用自頂向下的VHDL設(shè)計方法將控制器描述成VHDL語言。五個子模塊來實現(xiàn)。在 Quartus II 8.0 軟件平臺上，完成了控制器的設(shè)計輸入、綜合、仿真和下載。在實驗開發(fā)板上，也進行了硬件調(diào)試。調(diào)試結(jié)果表明，所設(shè)計的VGA控制器能

2、夠正確輸出RGB顏色信號和時序控制信號，可以顯示符合VGA行業(yè)標(biāo)準(zhǔn)的測試彩條信號，設(shè)置ROM信息，實時RAM信息，還可以顯示三通道RGB圖像信息分屏顯示，并在這些模式之間靈活切換和切換。工作穩(wěn)定，符合設(shè)計要求。該設(shè)計利用了不同的傳統(tǒng)電子設(shè)計方法，具有修改靈活、便攜性高、維護簡單、可靠性好等優(yōu)點。大大縮短了設(shè)計周期，降低了生產(chǎn)成本。關(guān)鍵詞現(xiàn)場可編程門陣列；硬件描述語言；視頻圖像陣列不要刪除行尾的分節(jié)符，該行不會被打印目錄總結(jié).一摘要 = 2 * ROMAN 二 TOC o 1-3 h z u HYPERLINK l _Toc233940584 第 1 章 引言 PAGEREF _Toc23394

3、0584 h 1 HYPERLINK l _Toc233940585 1.1學(xué)科背景 PAGEREF _Toc233940585 h 1 HYPERLINK l _Toc233940586 1.2國外文獻綜述 PAGEREF _Toc233940586 h 1 HYPERLINK l _Toc233940587 1.2.1顯示技術(shù)發(fā)展歷程 PAGEREF _Toc233940587 h 1 HYPERLINK l _Toc233940588 1.2.2各種顯示器的顯示原理 PAGEREF _Toc233940588 h 2 HYPERLINK l _Toc233940589 1.2.3顯示標(biāo)準(zhǔn)

4、的發(fā)展 PAGEREF _Toc233940589 h 4 HYPERLINK l _Toc233940590 1.2.4 VGA概述及其接口 PAGEREF _Toc233940590 h 5 HYPERLINK l _Toc233940591 1.3論文研究內(nèi)容 PAGEREF _Toc233940591 h 7 HYPERLINK l _Toc233940592 第二章VGA顯示控制原理 PAGEREF _Toc233940592 h 8 HYPERLINK l _Toc233940593 2.1 VGA顯示控制 PAGEREF _Toc233940593 h 8 HYPERLINK l

5、 _Toc233940594 2.1.1 VGA顯示控制方式 PAGEREF _Toc233940594 h 8 HYPERLINK l _Toc233940595 2.1.2顏色模型 PAGEREF _Toc233940595 h 10 HYPERLINK l _Toc233940596 2.1.3分屏顯示技術(shù) PAGEREF _Toc233940596 h 12 HYPERLINK l _Toc233940597 2.1.4矩陣切換技術(shù) PAGEREF _Toc233940597 h 12 HYPERLINK l _Toc233940598 2.2實現(xiàn)工具介紹 PAGEREF _Toc23

6、3940598 h 12 HYPERLINK l _Toc233940599 2.2.1 基于VHDL的自頂向下設(shè)計方法 PAGEREF _Toc233940599 h 12 HYPERLINK l _Toc233940600 2.2.2 QuartusII軟件介紹 PAGEREF _Toc233940600 h 14 HYPERLINK l _Toc233940601 2.2.3 VHDL語言介紹 PAGEREF _Toc233940601 h 16 HYPERLINK l _Toc233940602 2.2.4 FPGA介紹 PAGEREF _Toc233940602 h 16 HYPER

7、LINK l _Toc233940603 2.3章節(jié)總結(jié) PAGEREF _Toc233940603 h 18 HYPERLINK l _Toc233940604 第三章VGA顯示控制器的VHDL設(shè)計 PAGEREF _Toc233940604 h 19 HYPERLINK l _Toc233940605 3.1顯示控制器的整體設(shè)計 PAGEREF _Toc233940605 h 19 HYPERLINK l _Toc233940606 3.1.1 系統(tǒng)整體設(shè)計思路 PAGEREF _Toc233940606 h 19 HYPERLINK l _Toc233940607 3.1.2系統(tǒng)功能模塊

8、劃分 PAGEREF _Toc233940607 h 19 HYPERLINK l _Toc233940608 3.1.3各模塊分別實現(xiàn) PAGEREF _Toc233940608 h 20 HYPERLINK l _Toc233940609 3.1.4系統(tǒng)整體硬件設(shè)計 PAGEREF _Toc233940609 h 20 HYPERLINK l _Toc233940610 3.2系統(tǒng)各功能模塊設(shè)計 PAGEREF _Toc233940610 h 21 HYPERLINK l _Toc233940611 3.2.1 PLL鎖相環(huán)設(shè)計 PAGEREF _Toc233940611 h 21 HYP

9、ERLINK l _Toc233940612 3.2.2彩條信號發(fā)生器設(shè)計 PAGEREF _Toc233940612 h 23 HYPERLINK l _Toc233940613 3.2.3 ROM信息讀取顯示控制器設(shè)計 PAGEREF _Toc233940613 h 26 HYPERLINK l _Toc233940614 3.2.4實時RAM信息讀取顯示控制器設(shè)計 PAGEREF _Toc233940614 h 29 HYPERLINK l _Toc233940615 3.2.5多路RGB圖像信號分屏顯示控制器設(shè)計 PAGEREF _Toc233940615 h 30 HYPERLINK

10、 l _Toc233940616 3.2.6 4通道VGA圖像信號矩陣切換控制器設(shè)計 PAGEREF _Toc233940616 h 32 HYPERLINK l _Toc233940617 3.3章節(jié)總結(jié) PAGEREF _Toc233940617 h 35 HYPERLINK l _Toc233940618 第 4 章FPGA - 基于VGA顯示控制器的實現(xiàn) PAGEREF _Toc233940618 h 36 HYPERLINK l _Toc233940619 4.1頂層原理圖設(shè)計輸入 PAGEREF _Toc233940619 h 36 HYPERLINK l _Toc23394062

11、0 4.2編譯與綜合 PAGEREF _Toc233940620 h 37 HYPERLINK l _Toc233940621 4.3整體模擬 PAGEREF _Toc233940621 h 38 HYPERLINK l _Toc233940622 4.4密碼鎖和下載 PAGEREF _Toc233940622 h 38 HYPERLINK l _Toc233940623 4.5調(diào)試結(jié)果 PAGEREF _Toc233940623 h 39 HYPERLINK l _Toc233940624 4.6章節(jié)總結(jié) PAGEREF _Toc233940624 h 42 HYPERLINK l _Toc

12、233940625 結(jié)論 PAGEREF _Toc233940625 h 43 HYPERLINK l _Toc233940626 至 PAGEREF _Toc233940626 h 44 HYPERLINK l _Toc233940627 參考文獻 PAGEREF _Toc233940627 h 45 HYPERLINK l _Toc233940628 附錄A PAGEREF _Toc233940628 h 46 HYPERLINK l _Toc233940629 附錄B PAGEREF _Toc233940629 h 50 HYPERLINK l _Toc233940630 附錄C PAG

13、EREF _Toc233940630 h 53切勿刪除行尾的分節(jié)符，該行將不會被打印。右鍵單擊目錄“更新域”，然后單擊“更新整個目錄”。打印前別忘了在上面的“摘要”行后面加一個空行介紹主題背景研究表明，人類感覺器官從外界獲得的信息中，視覺占60%，聽覺占20%，觸覺占15%，味覺占3%，嗅覺占2%，近2/ 3信息是通過眼睛獲得的。 ，使圖像顯示成為傳遞信息的最重要方式，這也促進了顯示與控制技術(shù)的研究與發(fā)展。隨著半導(dǎo)體技術(shù)、材料技術(shù)、微電子技術(shù)和加工技術(shù)的發(fā)展，產(chǎn)生了基于產(chǎn)品期限結(jié)構(gòu)的CPLD和基于查表法的FPGA。具有功能強大、邏輯資源豐富、編程方法簡單先進、速度快、可靠性高、使用方便、開發(fā)簡

14、潔、維護簡單、易學(xué)易用、開發(fā)周期短、上市時間短等特點。開發(fā)成本節(jié)約。與此同時，EDA（Electronic Design Automation）技術(shù)，即電子設(shè)計自動化技術(shù)，也取得了飛速發(fā)展。它依賴于功能強大的計算機。在EDA工具軟件平臺上，對以硬件描述語言HDL（Hardware Description Language）作為系統(tǒng)邏輯描述方式完成的設(shè)計文件，自動完成邏輯編譯、邏輯簡化、邏輯分段、邏輯綜合。 ，結(jié)構(gòu)綜合（布局布線），配合邏輯優(yōu)化和仿真測試，直到實現(xiàn)既定的電子電路系統(tǒng)功能。 EDA技術(shù)使設(shè)計人員的工作僅限于使用軟件，即使用硬件描述語言和EDA軟件來完成系統(tǒng)硬件功能的設(shè)計。這使得該技

15、術(shù)成為現(xiàn)代電子產(chǎn)品設(shè)計的核心。結(jié)合這些超大規(guī)模的可編程邏輯器件，有實力開發(fā)SOPC（可編程芯片上的系統(tǒng)），極大地改變了ASIC等傳統(tǒng)電子設(shè)計方式。未來的電子設(shè)計正朝著這個方向發(fā)展。目前連接電腦和顯示設(shè)備的主要接口是VGA接口，VGA接口在短時間內(nèi)還是會有很大的使用價值的。中國的絕大多數(shù)真實設(shè)備仍然是VGA顯示類型的顯示器。只有在筆記本、數(shù)碼相機等數(shù)碼便攜產(chǎn)品中，或其他有特殊要求的產(chǎn)品或高端產(chǎn)品中，才會使用LCD等先進的顯示設(shè)備作為主顯示器，但為了與其他顯示設(shè)備兼容和互聯(lián)，它還有一個VGA接口；不僅如此，等離子電視、DVD、數(shù)字機頂盒等設(shè)備中都有VGA接口。與此同時，基于VGA技術(shù)的數(shù)碼產(chǎn)品也逐

16、漸走進人們的生活，如手機、MP4等產(chǎn)品。這些產(chǎn)品的顯示屏采用VGA控制方式顯示。可見，VGA控制器的研究仍有廣闊的市場需求1 。外國文學(xué)評論顯示技術(shù)的歷史1897年，德國人KF Braun發(fā)明了陰極射線管，用于在測量儀器上顯示快速變化的電信號。后來，通過顯示材料和顯示技術(shù)的發(fā)展，最簡單的圖像顯示單元（即黑白或明暗狀態(tài)點的集合）進一步發(fā)展為亮度和灰度可調(diào)的黑白顯示，甚至引入紅藍綠三色模型來實現(xiàn)彩色顯示2 。到1950年代，電視技術(shù)的發(fā)展已成為顯示技術(shù)發(fā)展的重要基礎(chǔ)。顯示設(shè)備和顯示軟件構(gòu)成了現(xiàn)代顯示技術(shù)的基礎(chǔ)。顯示裝置分為電子束管型、平板型和投影型。顯示處理器是顯示設(shè)備的重要組成部分，其作用是控制

17、和處理各種數(shù)據(jù)信息。鍵盤、光筆和圖形板等輸入設(shè)備為人機交互提供了工具。顯示軟件是在計算機系統(tǒng)軟件的基礎(chǔ)上編寫的。交互式顯示設(shè)備的交互能力由圖形軟件實現(xiàn)。顯示軟件廣泛應(yīng)用于醫(yī)療、工程設(shè)計、辦公自動化等領(lǐng)域。電子束管顯示器件在顯示技術(shù)中占據(jù)主導(dǎo)地位，但各種平板顯示器件（即矩陣顯示器）將得到快速發(fā)展。計算機顯示技術(shù)的發(fā)展也將推動顯示軟件的發(fā)展。迄今為止，從CRT到LCD、PDP、LED、OELD、FED、FPD等各種顯示技術(shù)和顯示控制技術(shù)都在不斷發(fā)展和完善，呈現(xiàn)出百花齊放、百家爭鳴的景象。每種顯示技術(shù)都有自己的優(yōu)勢，也有自己的市場定位和應(yīng)用領(lǐng)域。各種顯示器的顯示原理通過對不同物理特性的技術(shù)應(yīng)用，產(chǎn)生

18、不同顯示原理的顯示器。這也促進了顯示控制技術(shù)的發(fā)展，拓寬了顯示應(yīng)用領(lǐng)域。這些顯示器各有優(yōu)勢，適用于不同領(lǐng)域。下面將介紹這些顯示器及其顯示原理：一、CRT顯示器的顯示原理CRT顯示器的主體是CRT顯像管，它是一種利用電子束轟擊熒光屏工作的真空管。因此， CRT必須包含三個主要部件：發(fā)射電子并將其聚集成細光束的電子槍、在熒光屏上掃描電子束的偏轉(zhuǎn)系統(tǒng)以及根據(jù)能量發(fā)射不同亮度的熒光屏。的電子束。在電子槍中，陰極的筒體上裝有燈絲，用來加熱陰極，陰極加熱后可以發(fā)射電子；控制電極，又稱柵極，它與陰極之間的電位差將決定電子束的強度；對加速電極施加約500V的正電壓，將陰極上的電子拉出，電子被加速到熒光屏上。通

19、過調(diào)整這個電壓的大小，會影響顯像管的亮度；向聚焦電極施加約5KV的正電壓。 ，調(diào)整這個電壓的大小，可以使圖像對焦良好，對焦差時圖像模糊；高壓陽極施加25KV左右的高壓，同時這個高壓加到導(dǎo)電層上，形成均勻的等勢空間，使陰極發(fā)射的電子高速轟擊屏幕。熒光粉可以實現(xiàn)圖像的顯示。CRT顯示器在顯示行業(yè)中占很大比例，其中大部分如電視顯示器都采用CRT顯示技術(shù)。與此同時，其他顯示器也在快速發(fā)展，與CRT顯示器的差距正在逐漸縮小。二、液晶顯示器的顯示原理物質(zhì)具有三種狀態(tài)：固態(tài)、液態(tài)和氣態(tài)。通常固體在加熱到其熔點時會變成透明液體。但是，有些有機材料并不是直接從固體變成液體，而是在變成液體之前經(jīng)過一個中間狀態(tài)。這

20、種中間狀態(tài)似乎是一種流體、混濁的液體，具有光學(xué)各向異性晶體的雙折射特性。這種處于中間狀態(tài)的物質(zhì)一方面像液體一樣具有流動性和連續(xù)性，另一方面像晶體一樣具有各向異性。像這樣的有序流體是液晶。從液晶分子排列結(jié)構(gòu)來看，液晶可分為向列型、膽甾型和近晶型三種。向列相的分子有一個長的剛性中心部分，呈棒狀，一端或兩端有柔性尾鏈。分子取向長程有序，但分子質(zhì)心分布不規(guī)則；膽甾相分子呈層狀排列，各層分子長軸大致平行，相鄰兩個平面上分子長軸方向相差一定角度，分子取向的扭曲使分子螺旋排列；層列相的分子形成層狀結(jié)構(gòu)，層狀分子的長軸大致平行，層狀分子的質(zhì)心可以處于無序狀態(tài)或二維有序狀態(tài)，其粘度大于前兩個。液晶分子柔軟易變形

21、。當(dāng)受到電場、磁場、溫度、應(yīng)力等外界影響時，相對容易重新排列，產(chǎn)生光學(xué)各向異性的各種特性。它是顯示器、光學(xué)器件、傳感器等的基礎(chǔ)2 。液晶顯示器的工作原理是自然光通過偏光片后被“過濾”成線偏振光。由于盒內(nèi)液晶分子的扭曲間距遠大于可見光的波長，當(dāng)液晶分子沿取向膜表面排列成同向或正交線偏振光入射后，其偏振方向在穿過整個液晶層后會扭曲90從另一側(cè)出射，正交偏振片起到透光作用；如果對液晶盒施加一定值的電壓，液晶的長軸開始沿電場方向傾斜。當(dāng)電壓達到閾值電壓的2倍左右時，除電極表面的液晶分子外，液晶盒兩電極之間的所有液晶分子都沿電場方向重新排列。此時，90旋光作用消失，正交偏光片之間失去旋光作用，使器件無法

22、透光。這可以控制顯示器。液晶顯示器具有平板結(jié)構(gòu)、顯示信息量大、易上色、壽命長、電壓低、功耗低、無輻射、無污染等優(yōu)點，但也存在顯示觀看量小等缺點角度，反應(yīng)速度慢，怕高溫。三、 PDP （等離子顯示器）顯示原理PDP是所有通過氣體放電發(fā)光的平板顯示設(shè)備的總稱。它屬于冷陰極放電管，它利用在陰極和陽極之間施加一定的電壓，在氣體中產(chǎn)生輝光放電。彩色PDP是通過氣體放電發(fā)射的真空紫外（VUV） ，照射紅、綠、藍熒光粉，使熒光粉發(fā)光，實現(xiàn)彩色顯示。( PDP ) 具有易于實現(xiàn)大屏幕、厚度薄、重量輕、高速響應(yīng)特性、高達160度的寬視角、強非線性伏安特性和非常陡峭的閾值特性等優(yōu)點。具有存儲功能，無圖像失真，無磁

23、場干擾，全數(shù)字模式工作，可實現(xiàn)全彩顯示，壽命長等優(yōu)點。它的價格較高，主要用于公共場所。四、投影顯示的顯示原理投影顯示是指通過平面圖像信息控制光源，利用光學(xué)系統(tǒng)和投影空間將圖像放大顯示在屏幕上的一種方法或裝置。投影電視的顯示方式不同于CRT顯像管顯示器、液晶顯示器顯示器和等離子顯示器顯示器。它是光學(xué)成像系統(tǒng)對圖像的最終顯示。比如CRT三槍投影機，它主要由三個CRT管組成。 CRT（Cathode Ray Tube）是陰極射線管，主要由電子槍、偏轉(zhuǎn)線圈和管屏組成。為了使 CRT 管在屏幕上顯示圖像信息，CRT 投影機將輸入信號源分解為熒光屏上的 R（紅）、G（綠）、B（藍）三個 CRT 管，熒光粉

24、在高壓的作用下發(fā)光。 ，通過光學(xué)系統(tǒng)放大、會聚，在大屏幕上顯示彩色圖像。由于使用光源，是一種主動投影方式。經(jīng)過幾十年的研發(fā)，投影技術(shù)已經(jīng)相對成熟，目前廣泛應(yīng)用于酒店、電影院、會議室和家庭。五、有機電致發(fā)光顯示器的顯示原理發(fā)光二極管簡稱LED ，是一種可以將電能轉(zhuǎn)化為光能的半導(dǎo)體二極管。當(dāng)電子和空穴復(fù)合時，它們可以輻射出可見光，因此可以用來制作發(fā)光二極管，作為電路和儀器中的指示器。燈，或由文字或數(shù)字顯示組成。發(fā)光二極管顯示技術(shù)（LED）發(fā)展迅速，超高亮LED和藍光LED的成功開發(fā)使其發(fā)展進入了一個新階段。有機電致發(fā)光顯示器源于電致發(fā)光（EL）。電致發(fā)光是一種直接將電能轉(zhuǎn)化為光輻射的物理現(xiàn)象。有機

25、EL是在發(fā)光層上使用有機化合物的發(fā)光顯示裝置。電流注入式的工作機制，所以屬于發(fā)光二極管范疇。但是，它在薄膜表面發(fā)光，因此被稱為有機EL或有機薄膜EL。例如，以染料和顏料為發(fā)光材料的基于小分子的器件體系，即OELD，具有先進的生產(chǎn)工藝，主動發(fā)光、低壓驅(qū)動、高亮度、全彩、小厚度、大面積顯示，由于具有發(fā)光效率高、響應(yīng)速度比LCD快1000倍的優(yōu)點，是21世紀(jì)很有前途的顯示器。此外，如場發(fā)射顯示器（FED），由于采用真空微管代替熱能進行顯示，因此場發(fā)射電子束的能量分布比傳統(tǒng)的熱電子束更窄，亮度更高。此外，它非常薄、輕、節(jié)能，結(jié)合了CRT的高顯示質(zhì)量和LCD的低功耗優(yōu)勢，是一種新興的自發(fā)光平板顯示技術(shù)，

26、具有廣闊的發(fā)展?jié)摿?。顯示標(biāo)準(zhǔn)開發(fā)在計算機顯示系統(tǒng)的發(fā)展過程中，業(yè)界制定了多種顯示標(biāo)準(zhǔn)，從最初的MDA經(jīng)歷了CGA、EGA、VGA、XGA、SVGA等的發(fā)展過程。符合相應(yīng)顯示標(biāo)準(zhǔn)的顯示器也可稱為EGA、VGA、XGA顯示器等。顯示器的標(biāo)準(zhǔn)主要體現(xiàn)在它們的界面、顯示功能和行場工作頻率上。這些標(biāo)準(zhǔn)如下：1、MDA標(biāo)準(zhǔn)：MDA標(biāo)準(zhǔn)是IBM制定的第一個PC視頻顯示標(biāo)準(zhǔn)。它只支持字符顯示功能，沒有圖形和彩色顯示能力，也沒有灰度。因此，它的使用非常有限。 MDA顯示器的標(biāo)準(zhǔn)字符顯示尺寸為80列 25行，分辨率為720 350。行頻為18.432KHz，場頻為50Hz。其信號接口采用9針D型接口。2.CGA標(biāo)

27、準(zhǔn)：CGA作為MDA的替代品出現(xiàn)，與MDA相比增加了彩色顯示和圖形顯示兩大功能。它的最大分辨率為 640 200，但這種方法只能顯示單色。在彩色圖形顯示模式下，分辨率很低，只有320 200。它的行頻為15.7KHz，場頻為60Hz。它規(guī)定了兩種接口形式，一種是9針D型接口，管腳排列方式與MDA接口相同。另一種是輸出NTSC復(fù)合視頻信號，因此NTSC電視可以作為電腦顯示器使用。3、EGA標(biāo)準(zhǔn)：EGA是當(dāng)時的補充圖形適配器。在軟件上與 CGA 兼容。其最高分辨率為640 350，行頻為21.8KHz，場頻為60Hz?？稍O(shè)置為單屏顯示。其信號接口也采用D型9針，排列方式與MDA相同。4.VGA標(biāo)準(zhǔn)

28、：VGA彩色顯示標(biāo)準(zhǔn)是IBM在1987年隨PS/2機器推出的視頻傳輸標(biāo)準(zhǔn)。它采用模擬信號代替數(shù)字信號進行顯示，具有分辨率高、顯示速度快、色彩豐富等優(yōu)點。作為公認(rèn)的技術(shù)標(biāo)準(zhǔn)，已廣泛應(yīng)用于彩色顯示領(lǐng)域。以上MDA、CGA、EGA三種標(biāo)準(zhǔn)都是TTL數(shù)字信號輸出的。 VGA標(biāo)準(zhǔn)采用模擬信號輸出，因此其彩色顯示能力大大增強，原則上可以顯示無限多的顏色。其最高分辨率為640 480，行頻為31.5KHz，場頻為60-70Hz。可兼容CGA、EGA標(biāo)準(zhǔn)。5、XGA標(biāo)準(zhǔn)：XGA標(biāo)準(zhǔn)是擴展圖形陣列適配器，其最大分辨率為1024 768，但與8514標(biāo)準(zhǔn)相比，它具有更好的圖形顯示能力，因為它采用逐行掃描方式，它的

29、行頻為48KHz，并且場頻率為 60Hz。它兼容VGA、8514/A標(biāo)準(zhǔn)。接口為15針D型標(biāo)準(zhǔn)接口。6、SVGA標(biāo)準(zhǔn)：SVGA標(biāo)準(zhǔn)是VESA（Video Electronics Standards Association），為了統(tǒng)一顯示器的視頻顯示標(biāo)準(zhǔn)，對之前的標(biāo)準(zhǔn)進行了修訂，同時制定了一些超過VGA和XGA的標(biāo)準(zhǔn)時間。與上述標(biāo)準(zhǔn)相比，SVGA一般有多種掃描頻率，如：640 480、800 600、1024 768、1280 1024、1600 1200等。VGA概述及其接口VGA的英文全稱是Video Graphics Array ，即視頻圖像陣列。從前面的顯示標(biāo)準(zhǔn)可以看出，它是IBM在19

30、87年與IBM PC一起推出的視頻傳輸標(biāo)準(zhǔn)，具有諸多優(yōu)點，已廣泛應(yīng)用于單色和彩色圖像顯示領(lǐng)域。下面將詳細介紹VGA及其接口的現(xiàn)狀：1.VGA顯示標(biāo)準(zhǔn)狀態(tài)如今，VGA彩色顯示系統(tǒng)的技術(shù)規(guī)范已被業(yè)界采用和標(biāo)準(zhǔn)化。該技術(shù)標(biāo)準(zhǔn)支持640480分辨率同時顯示16色或256灰度，而分辨率為320240可同時顯示256色。 VGA因其良好的性能而迅速普及，廠商在VGA的基礎(chǔ)上對其進行了擴展，例如將內(nèi)存存儲容量增加到IM字節(jié)，使其能夠支持更高分辨率。 Electronics Standards Association, Video Electronics Standards Association) Supe

31、r VGA模式，簡稱SVGA，其架構(gòu)與IBM VGA相同，其最顯著的特點是比IBM VGA具有高分辨率的顯示能力和更豐富的色彩顯示能力。其主要顯示模式有：640480、256色； 800600，16色； 1024768、16色等現(xiàn)代顯卡和顯示器都支持SVGA模式。VGA 標(biāo)準(zhǔn)對于當(dāng)今的 PC 市場來說已經(jīng)過時了。即便如此，VGA 仍然是大多數(shù)制造商支持的低標(biāo)準(zhǔn)，PC 在加載自己的獨特驅(qū)動程序之前必須支持 VGA 標(biāo)準(zhǔn)。2.VGA接口顯卡處理的信息最終輸出到顯示器。顯卡的輸出接口是電腦與顯示器之間的橋梁，負責(zé)將相應(yīng)的圖像信號輸出到顯示器。 CRT顯示器由于設(shè)計和制造原因只能接受模擬信號輸入，這就

32、要求顯卡能夠輸入模擬信號。 VGA接口是顯卡上輸出模擬信號的接口，這就是VGA接口的由來。VGA接口，也叫D-Sub接口。液晶顯示器雖然可以直接接收數(shù)字信號，但很多低端產(chǎn)品為了搭配VGA接口顯卡而使用VGA接口。這個D型接口上面一共有15個管腳，分成三排，每排五個。其具體分布及實物圖如圖1-1所示，其引腳功能分配如表1-1所示。圖1-1 VGA接口及實物圖表1-1 VGA接口引腳功能分配別針功能1紅色底色2綠色3藍色底座4地址碼5自測（每個公司的定義不同）6紅地7綠地8藍色土地9保留（每個公司的定義不同）10數(shù)字化11地址碼12地址碼13線同步14場同步15地址代碼（每個公司的定義不同）VGA

33、接口是顯卡上使用最廣泛的接口類型，大多數(shù)顯卡都有這個接口。有些顯卡沒有VGA接口，但有DVI（數(shù)字視覺接口）接口。您還可以通過簡單的適配器將 DVI 接口轉(zhuǎn)換為 VGA 接口。專業(yè)顯示設(shè)備除了D15接口外，還有rgbhv BNC接口。 BNC接口只有5根rgbhv的連接線，可以一根一根的連接，但是要注意選擇75歐的BNC連接器。研究論文內(nèi)容本文的內(nèi)容是利用先進的EDA技術(shù)與FPGA相結(jié)合的電子設(shè)計方法，靈活、快速地實現(xiàn)基于FPGA的VGA顯示控制器的設(shè)計。該控制器可實現(xiàn)彩條信號生成、ROM信息讀取與顯示、 RAM信息實時顯示、分屏顯示和多路信號選擇與切換等功能。本文完成控制器設(shè)計的具體過程如下

34、：首先，通過閱讀所學(xué)過的電子設(shè)計相關(guān)書籍，在圖書館查找相關(guān)資料，上網(wǎng)搜索，對EDA設(shè)計、CPLD/FPGA結(jié)構(gòu)、各種顯示原理有了比較詳細的了解。此外，還有與控制器設(shè)計相關(guān)的理論和工具，如VGA接口、VGA時序控制、色彩模型、分屏顯示技術(shù)、矩陣切換技術(shù)等。其次，詳細分析了眾多實現(xiàn)的符合VGA顯示標(biāo)準(zhǔn)的顯示控制器的設(shè)計思路和設(shè)計過程。在此基礎(chǔ)上，整合這些設(shè)計。同時，通過引入分屏顯示技術(shù)和矩陣切換技術(shù)，提出了一種基于VHDL的自頂向下模塊化設(shè)計實現(xiàn)方案。 VHDL（硬件描述語言）用于描述各個模塊的功能，在Quartus II 8.0軟件平臺上進行仿真分析。Quartus II 8.0頂層原理圖中這些

35、功能模塊的符號組件來實現(xiàn)VGA控制器的整體功能。對整體設(shè)計進行綜合、仿真和分析，然后下載到EDA實驗調(diào)試平臺（包括Cyclone系列FPGA芯片EP 1C12Q 240C8N）進行硬件調(diào)試，驗證設(shè)計功能的控制，對應(yīng)調(diào)試結(jié)果的效果圖如下：給定的。最后，分析總結(jié)了所設(shè)計控制器的優(yōu)缺點。VGA顯示控制相關(guān)理論本章主要介紹了顯示控制的一些相關(guān)理論，如VGA控制顯示模式、色彩模式、分屏技術(shù)和矩陣切換技術(shù)等顯示控制技術(shù)。此外，還介紹了EDA設(shè)計理念、實現(xiàn)工具和硬件結(jié)構(gòu)的一些知識。VGA顯示控制VGA顯示控制方式常見的顯示屏有LCD、CRT、等離子、LED等，雖然它們的工作原理和顯示方式不同，但它們的控制信

36、號和控制方式是一樣的。因此，基于VGA技術(shù)的控制方法可以應(yīng)用于上述顯示裝置。下面僅以CRT顯示器為例對VGA的顯示控制過程進行詳細說明。CRT顯示器的陰極射線管發(fā)射電子束，三束RGB電子束撞擊CRT屏幕背面的熒光粉層，形成一個像素。電子束從左到右連續(xù)掃描顯示屏，同時它的亮度調(diào)制在屏幕上形成顯示圖案，這個過程稱為顯示刷新或屏幕刷新。電子束從屏幕的左上角開始向右掃描。到達屏幕右邊緣后，電子束關(guān)閉（水平關(guān)閉），然后迅速返回屏幕左邊緣（水平回掃），并開始水平掃描下一行，由 HS 控制。完成所有水平掃描后，電子束將在屏幕的右下角結(jié)束。此處電子束關(guān)閉（垂直關(guān)閉），然后快速返回左上角（垂直回掃），這樣下一個

37、屏幕開始，再次由 VS 控制。為了使顯示區(qū)域在線性掃描范圍內(nèi)工作，無論是水平方向還是垂直方向，都存在一定的“過掃描”。在過掃描過程中，電子束也被關(guān)閉，因此 CRT 與反激過程一樣處于空白狀態(tài)。只有在掃描過程的內(nèi)容時間內(nèi)，電子束才會打開，屏幕上才會出現(xiàn)相應(yīng)的畫面。其控制顯示過程如圖2-1所示。圖2-1 VGA顯示原理及掃描過程因此，為了正確顯示圖像，CRT顯示器需要RGB （3基色信號）、HS（水平同步信號）、VS（場同步信號）五個信號一起驅(qū)動。 HS 和 VS 時序分別如圖 2-2 和 2-3 所示。圖 2-2 HS 掃描時序圖圖 2-3 VS 掃描時序圖VGA顯示要嚴(yán)格遵循“VGA行業(yè)標(biāo)準(zhǔn)”

38、，即640Hz480Hz60Hz模式。 VGA行業(yè)標(biāo)準(zhǔn)要求的頻率為：時鐘頻率：25.175MHz（像素輸出的頻率），行頻：31469Hz，場頻：59.94Hz（每秒圖像刷新率）。 VGA的HS行掃描時序要求見表2-1； VS 場掃描時序要求如表 2-2 所示。表 2-1 HS 行掃描時序要求：行同步頭線條圖像線期對應(yīng)位置時間（像素）Tf8塔96結(jié)核病40锝8時差640碲8Tg800表 2- 2 VS 線掃描時序要求：字段同步標(biāo)頭現(xiàn)場圖像場期對應(yīng)位置時間線）Tf2塔2結(jié)核病25锝8時差480碲8Tg525對于VGA顯示，每個像素的輸出頻率是25.175MHz，所以25MHz的輸入時鐘脈沖是通過5

39、0MHz分頻得到的。根據(jù)VGA時序標(biāo)準(zhǔn)，行同步信號HS的行周期為31.78s，每條顯示行包括800個點，其中640個點為有效顯示區(qū)，160個點為行消隱區(qū)。電平寬度為3.81s（96個脈沖）；場同步信號VS，場周期為16.683ms，每場有525行，其中480行為有效顯示行，45行為垂直消隱區(qū)，每場有一個脈沖，這個的低電平寬度脈沖為 63s（2 行）。顏色模型電磁波的波長范圍很大，但只有波長為400760nm的電磁波才能讓人感覺鮮艷多彩。這個波長范圍內(nèi)的電磁波稱為可見光?？梢姽饪梢詮牟煌叨鹊膸追N顏色產(chǎn)生，從而產(chǎn)生各種顏色模型。RGB 顏色模型在傳輸和再現(xiàn)色彩時，只需要再現(xiàn)原始場景的色感，不一定

40、需要還原原始光譜。為此，我們只需要研究顏色之間的關(guān)系，就可以忽略光譜和非光譜顏色等問題。大量實驗證明，自然界中幾乎所有的顏色都可以通過三基色按不同比例混合得到，即：(2-1)在公式2-1中， a,b,r=0 ， a,b,r為紅、綠、藍的混合比例，稱為三色系數(shù)。然后就是測色的基礎(chǔ)三基色原理。 The main content of this principle is: appropriate selection of three primary colors, the hue of the mixed color light is determined by the proportional r

41、elationship of the three primary colors, and its brightness is determined by the sum of the brightness of the three primary colors .需要選擇的三基色是相互獨立的，即以任何方式混合其他兩基色都不能產(chǎn)生任何基色光；三基色的選擇方法要盡量簡單，他們準(zhǔn)備的色域要盡量簡單?？赡芎艽蟆＠萌?，結(jié)合人眼的特殊結(jié)構(gòu)，所有顏色都被視為紅、綠、藍三基色的不同組合。為了標(biāo)準(zhǔn)化，CIE組織在1931年為這三種基色規(guī)定了以下具體波長值，即藍色為435.8nm ，綠色為546.nm

42、，紅色為700nm 。但從某種意義上說，沒有一種顏色可以被視為紅色、綠色或藍色。因此指定三種特定顏色的波長進行標(biāo)準(zhǔn)化并不意味著三種固定的單波長紅、綠、藍三原色可以產(chǎn)生所有顏色。因為使用“基本”這個詞會導(dǎo)致人們錯誤地認(rèn)為這三種標(biāo)準(zhǔn)的基色，當(dāng)以不同的強度比混合時，會產(chǎn)生所有不同的顏色。在RGB顏色模型中，紅（R）、綠（G）、藍（B）被用作原色，其他顏色由這三種原色混合而成。我們可以將 RGB 顏色模型視為一個三維模型。三維直角坐標(biāo)系中的三個軸分別代表紅色、綠色和藍色。立方體的任意一點代表一種顏色，立方體在RGB三個軸上的投影就是三基色的飽和度。在立方體的原點，紅綠藍都是0，代表黑色。在立方體的對角

43、線上，紅、綠、藍三原色的飽和度相等，正好代表灰度。在對角線的末端，紅色、綠色和藍色都達到最大值，表示白色。為方便起見，假設(shè)所有顏色值都已歸一化，因此圖中RGB的范圍為0到1。在顯示屏的顯示應(yīng)用中，為了顯示顏色，可以通過各種顏色模型來實現(xiàn)，其中最常用的顏色模型是RGB顏色模型。例如： CRT 顯示器使用 RGB 顏色模型。監(jiān)視器的三個電子槍分別對應(yīng)紅、綠、藍，一個像素的顏色由這三個電子束的強度來表示。 RGB 顏色模型也用于顯示適配器中來描述顏色，以使它們與顯示器保持一致。在VGA控制器的設(shè)計中，這個顏色模型也被用來描述顏色。在本設(shè)計中，為了調(diào)試方便，沒有加寬每種顏色的位寬，只使用每種顏色1位，

44、共3位8色輸出。 RGB顏色模型對應(yīng)的顏色編碼如表2-3所示。表 2-3 RGB 模型顏色編碼顏色黑色的藍色的綠色綠色紅色的品嘗黃色白色的藍色（乙）01010101綠色（ G ）00110011紅色（ R ）00001111其他顏色型號除了RGB模型，還有很多其他的顏色模型，多用于圖像處理。詳情如下：1. CMY顏色模型CMY顏色模型是由紅、綠、藍、青、品紅、黃三原色組成的顏色模型。 CMY 顏色模型常用于從白光中濾除一種顏色，因此稱為減色原色空間。 CMY顏色模型對應(yīng)的笛卡爾坐標(biāo)系的子空間與RGB顏色模型對應(yīng)的子空間幾乎相同。2.HSV顏色模型HSV（色相、飽和度、值）顏色模型是面向用戶的。

45、在 HSV 顏色模型中，每種顏色與其互補色相差 180 度。錐體的頂面對應(yīng)于 V=1，其中包括 RGB 模型。 R=1, G=1, B=1 三個面，所以表示的顏色更亮。色度 H 由圍繞 V 軸的旋轉(zhuǎn)角給出。紅色對應(yīng)0度角，綠色對應(yīng)120度角，藍色對應(yīng)240度角。在圓錐的頂點，V=0，H和S是未定義的，代表黑色。在圓錐頂面的中心，S=0，V=1，H未定義，代表白色。HSV顏色模型具有以下優(yōu)點：符合人眼對顏色的感知。當(dāng)使用RGB（或CMY）顏色模型時，要改變一種顏色的屬性，如改變色相，必須同時改變R、G、B（或C、M、Y）三個坐標(biāo);使用 HSV 顏色模型時，只需更改 H 坐標(biāo)。即HSV顏色模型中的

46、三個坐標(biāo)是獨立的。 HSV顏色模型構(gòu)成一個統(tǒng)一的顏色空間，使用線性尺度，顏色之間的感知距離與HSV顏色模型坐標(biāo)上點的歐幾里得距離成正比。3. CIE（Commission Internationale de Illumination）顏色模型CIE顏色模型包括國際照明委員會提出的一系列顏色模型，這些模型基于人眼對RGB的反應(yīng)，用于準(zhǔn)確表示對顏色的接收。這些顏色模型用于定義所謂的與設(shè)備無關(guān)的顏色。它能夠在任何類型的設(shè)備（如掃描儀、顯示器和打印機）上生成真彩色。這些模型被廣泛使用，因為它們可以很容易地被計算機用來描述顏色范圍。CIE的型號包括：CIE XYZ 、 CIE L*a*b*和CIE YU

47、V等，這里不再贅述。詳細請參考圖像處理相關(guān)書籍。分屏顯示技術(shù)分屏顯示技術(shù)使用一臺計算機同時控制多臺顯示器。不同的界面可以顯示不同的畫面。一般來說，一臺電腦只有一個顯示器。然而，監(jiān)視器的顯示區(qū)域通常是有限的。如果需要顯示多個區(qū)域或顯示大區(qū)域，要么使用多臺電腦顯示，要么使用一臺電腦驅(qū)動多臺顯示器。分屏技術(shù)已廣泛應(yīng)用于非工業(yè)控制領(lǐng)域，如機場、車站、樓宇監(jiān)控等行業(yè)。利用分屏顯示技術(shù)，還可以在一臺電腦主機上同時顯示多張圖片，不同的界面顯示不同的圖片。顯示器以電視墻的形式展示，方便多角度觀察，能最大限度地利用展示資源。這個設(shè)計就是為了實現(xiàn)這個功能。矩陣切換技術(shù)切換原則是選擇。有很多方法可供選擇。最簡單的方

48、法是將信號線直接連接在一起，例如接線板。手動將輸出信號線跳到輸入信號線，也可以完成選擇，或者使用按鍵開關(guān)進行開啟和關(guān)閉。當(dāng)然，這是手動操作，機械的，不存在指標(biāo)等技術(shù)問題，所以不作為矩陣切換來討論。第二種方法也可以通過繼電器來完成選擇，通過電平控制繼電器的通斷，可以完成輸出線與輸入信號的斷開和接通，也可以完成信號的選擇。第三種方法是基于電路的。其原理是利用芯片電路的導(dǎo)通和關(guān)斷來實現(xiàn)通斷，并通過控制電平來完成信號的選擇。矩陣切換就是將一個或多個信號分別傳輸?shù)揭粋€或多個顯示設(shè)備。例如，如果兩臺電腦主機要共享一臺顯示器，矩陣切換器可以將兩臺電腦主機的內(nèi)容任意切換到同一臺或多臺顯示器上。上。還有一些類型

49、的矩陣切換器。按信號源可分為：VGA、AV、DVI、RGB、HDMI矩陣切換器。這里的矩陣概念可以參考數(shù)學(xué)中的矩陣概念。因此，矩陣切換器是一種切換多路復(fù)用信號輸出的設(shè)備。目前主要應(yīng)用在大屏拼接、視頻會議工程、AV工程、監(jiān)控等需要交替使用多個音視頻信號的項目。本設(shè)計實現(xiàn)了多種VGA信號的選擇和切換。實施工具簡介基于VHDL的自頂向下設(shè)計方法系統(tǒng)的設(shè)計方法很多，設(shè)計者可以通過不同的設(shè)計方法來實現(xiàn)所需要的功能。但是，他們之間花費的人力和物力可能會有很大的不同。以下是與傳統(tǒng)電子設(shè)計方法的比較，列出基于VHDL的自頂向下設(shè)計方法的優(yōu)點和流程：傳統(tǒng)自底向上設(shè)計方法與自頂向下設(shè)計方法的比較傳統(tǒng)的電子設(shè)計技術(shù)

50、通常是自下而上的，即首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或元器件的結(jié)構(gòu)和功能，然后根據(jù)主系統(tǒng)的功能需求將它們組合成更大的功能塊，他們。結(jié)構(gòu)和功能滿足高級系統(tǒng)的要求。在這個過程中，逐步向上遞歸，直到完成整個設(shè)計。其特點是首先要關(guān)注并努力解決系統(tǒng)最底層硬件的可用性，以及功能特性上的許多細節(jié)；在整個逐步設(shè)計和測試過程中，必須始終考慮具體的技術(shù)細節(jié)。在EDA技術(shù)的應(yīng)用中，自頂向下的設(shè)計方法是在整個設(shè)計過程中逐步細化各個環(huán)節(jié)的過程。如果用VHDL進行自頂向下設(shè)計，就是用VHDL模型對所有綜合層次的硬件設(shè)計進行描述、建模和仿真。主系統(tǒng)和子系統(tǒng)的初始功能需求在VHDL中體現(xiàn)，可以通過VHDL進行仿真。用于程序

51、驗證的可執(zhí)行程序。由于綜合工具可以將高級模型轉(zhuǎn)換為門級模型，因此整個設(shè)計過程基本上由計算機自動完成。自頂向下的設(shè)計方法內(nèi)容將系統(tǒng)分解為一組模塊，并且可以為設(shè)計的每個單獨模塊分配不同的工作組。這些小組可以在不同的地點工作，甚至屬于不同的單位，最終將不同的模塊集成到一個最終的系統(tǒng)模型中，進行綜合測試和評估。自頂向下的設(shè)計方法具有以下優(yōu)點：、由于系統(tǒng)的行為和功能描述完全獨立于硬件電路的結(jié)構(gòu)，在設(shè)計的初始階段，設(shè)計者可以擺脫電路結(jié)構(gòu)的束縛，全身心地投入到硬件電路的設(shè)計中。系統(tǒng)，避免了傳統(tǒng)設(shè)計方法帶來的重新設(shè)計風(fēng)險。 ，大大縮短了設(shè)計周期。2 、保證設(shè)計的復(fù)用性。當(dāng)前的電子產(chǎn)品正朝著模塊化方向發(fā)展。所謂

52、模塊化，就是對以前的設(shè)計結(jié)果進行修改、組合和重用，生成新的或派生的設(shè)計。自頂向下的設(shè)計方法與系統(tǒng)結(jié)構(gòu)無關(guān)，設(shè)計可存檔，以備日后重用。3 、設(shè)計規(guī)模大大提高。使用簡單的語言描述完成復(fù)雜的功能，無需手工繪制?；?VHDL 的自頂向下設(shè)計流程圖 2-4 顯示了基于 VHDL 的自頂向下設(shè)計流程的框圖?；赩HDL的自頂向下設(shè)計流程圖基于VHDL的自頂向下設(shè)計流程分為以下幾個階段：1、提出設(shè)計規(guī)范，即用自然語言表達系統(tǒng)項目的功能特點和技術(shù)參數(shù)；2.建立VHDL行為模型，這一步是將設(shè)計規(guī)范轉(zhuǎn)化為VHDL行為模型。在本項目的表達中，所有滿足IEEE標(biāo)準(zhǔn)的VHDL語句都可以使用，無需考慮綜合；3、VHDL

53、行為仿真，在這個階段，可以使用VHDL仿真器（如ModelSim）對頂層系統(tǒng)的行為模型進行仿真測試，檢查仿真結(jié)果，然后進行修改和改進；4. VHDL-RTL級建模， VHDL只有部分語句集可用于對硬件功能行為進行建模，因此，在這個階段，VHDL的行為模型必須表示為VHDL行為代碼（或VHDL-RTL級模型） ;5 、前端功能仿真，這個階段仿真VHDL-RTL級別的模型，稱為功能仿真；仿真結(jié)果表達了可綜合模型的邏輯功能；6、邏輯綜合，使用綜合工具將VHDL行為級描述轉(zhuǎn)化為結(jié)構(gòu)化的門級電路；7 、測試向量生成，這個階段主要是為ASIC設(shè)計的。 ASIC的測試向量文件由合成器結(jié)合包含版圖硬件特性的工

54、藝庫生成，用于ASIC的功能測試；8 、功能仿真，利用得到的測試向量對ASIC設(shè)計系統(tǒng)和子系統(tǒng)的功能進行仿真；9 、結(jié)構(gòu)綜合，主要結(jié)合綜合生成的邏輯連接關(guān)系網(wǎng)表文件，結(jié)合具體的目標(biāo)硬件環(huán)境，進行符合約束條件的標(biāo)準(zhǔn)單元調(diào)用、布局布線和結(jié)構(gòu)優(yōu)化配置；10.門級時序仿真，在這個級別中，將使用門級仿真器或仍然使用VHDL仿真器進行門級仿真，了解更接近硬件目標(biāo)設(shè)備工作的功能時序在計算機上的;11. 硬件測試，即對最終的硬件系統(tǒng)進行檢查和測試3 。QuartusII軟件Quartus II 是由全球最大的可編程邏輯器件供應(yīng)商之一 Altera 提供的 FPGA/CPLD 開發(fā)集成環(huán)境。 Quartus I

55、I 于 2000 年代初推出，是 Altera 上一代 FPGA/CPLD 集成開發(fā)環(huán)境 MAX+plus II 的更新產(chǎn)品。它具有友好的界面并且易于使用。 Quartus II 可以完成從設(shè)計輸入、編譯綜合、仿真、適配下載、在線硬件調(diào)試等整個設(shè)計流程，提供了結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，使設(shè)計人員能夠輕松地進行設(shè)計輸入、快速處理和器件編程。Altera 的 Quartus II 提供了一個完整的多平臺設(shè)計環(huán)境，可以滿足各種特定設(shè)計的需要。它也是單芯片可編程系統(tǒng)（SOPC）設(shè)計的綜合環(huán)境和SOPC開發(fā)的基本設(shè)計工具。它也是一個 Altera DSP 開發(fā)套件。為系統(tǒng)模型設(shè)計提供了一個集成的綜合環(huán)境。 Q

56、uartus II 設(shè)計工具完全支持 VHDL 和 Verilog 的設(shè)計流程，并嵌入了 VHDL 和 Verilog 邏輯合成器。 Quartus II 還可以利用第三方綜合工具，例如 Leonardo Spectrum、Synplify Pro 和 FPGA Compiler II，并且可以直接調(diào)用這些工具。同樣，Quartus II 具有仿真能力，也支持 ModelSim 等第三方仿真工具。此外，Quartus II結(jié)合MATLAB和DSP Builder，可以進行基本的FPGA DSP系統(tǒng)開發(fā)，是DSP硬件系統(tǒng)實現(xiàn)的關(guān)鍵EDA工具。Quartus II 軟件包括一個模塊化編譯器。編譯器

57、包含的功能模塊包括Analysis & Synthesis、Fitter、Assembler、Timing Analyzer、Design Assistant、EDA Netlist File Generator（EDA Netlist Writer）、編輯數(shù)據(jù)接口（Compiler Database Interface）等。所有編譯器模塊都可以通過選擇 Start Compilation 運行，或者每個模塊可以通過選擇 Start 單獨運行。您還可以通過選擇編譯工具（工具菜單）并在編譯器工具窗口中運行該模塊來啟動編譯器模塊。在編譯器工具窗口中，您可以打開設(shè)置文件或帶有模塊的報告文件，或打開其

58、他相關(guān)窗口。此外，Quartus II 還包括許多非常有用的 LPM（參數(shù)化模塊庫）模塊，它們是復(fù)雜或高級系統(tǒng)構(gòu)建的重要組成部分，也可以與 Quartus II 中的常用設(shè)計文件一起使用。 Altera 提供的 LPM 功能基于 Altera 器件的結(jié)構(gòu)進行了優(yōu)化。在許多實際情況中，宏功能需要使用某些 Altera 器件特定的硬件功能。例如各種片上存儲器、DSP模塊、LVDS驅(qū)動器、PLL鎖相環(huán)、SERDES和DDIO電路模塊等。Quartus II 編譯器支持的硬件描述語言包括VHDL（支持VHDL87 和VHDL97 標(biāo)準(zhǔn)）、Verilog HDL 和AHDL（Altera HDL）。 A

59、HDL 是由 Altera 自己設(shè)計和制定的硬件描述語言。以描述方式為主的硬件描述語言只有企業(yè)標(biāo)準(zhǔn)。Quartus II 內(nèi)容從第三方輸入 EDIF 文件并提供許多 EDA 軟件接口。 Quartus II 支持分層設(shè)計，可以在新的編輯輸入環(huán)境中調(diào)用使用不同輸入設(shè)計方法完成的模塊（組件）。 ，從而解決原理圖和HDL混合輸入設(shè)計的問題。設(shè)計輸入后，Quartus II 編譯器將報告設(shè)計輸入錯誤。 Quartus II 軟件具有性能良好的設(shè)計錯誤定位器，用于識別文本或圖形設(shè)計中的錯誤。對于使用 HDL 的設(shè)計，您可以使用 Quartus II 附帶的 RTL Viewer 查看綜合 RTL 圖。編

60、譯后，可以對設(shè)計進行時序仿真。在仿真之前，您需要使用波形編輯器編輯波形激勵文件。編譯和仿真檢查無誤后，可以通過 Quartus II 提供的編程器將下載信息下載到目標(biāo)器件中。特別是軟件還提供IP核，即知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊。美國著名的Dataquest咨詢公司將半導(dǎo)體行業(yè)的IP定義為用于ASIC或FPFA/CPLD的預(yù)先設(shè)計好的電路功能模塊。 IP分為軟IP、固態(tài)IP、硬IP。軟IP是用VHDL等硬件描述語言描述的功能塊，但它不涉及任何具體的電路元件來實現(xiàn)這些功能。 Solid IP 是一個已完成綜合的功能塊。深度較大，以網(wǎng)表文件的形式提交給客戶。硬IP是已經(jīng)完成掩碼，可以被用戶調(diào)用的功能模