EDA可校時(shí)數(shù)字鐘設(shè)計(jì)

1、可校時(shí)數(shù)字鐘設(shè)計(jì)實(shí)驗(yàn)報(bào)告姓名 鄭珞指導(dǎo)教師 賈立新專業(yè)班級(jí) 電信1102學(xué)院信息工程學(xué)院提交日期2013年9月15日實(shí)驗(yàn)?zāi)康?設(shè)計(jì)一個(gè)數(shù)字計(jì)時(shí)器，可以完成從 00:00到59:59的計(jì)時(shí)功能，并在控制電 路 的作用下具有清零、保持、快速校時(shí)、報(bào)時(shí)等基本功能。設(shè)計(jì)要求：1）能進(jìn)行正常的分、秒計(jì)時(shí)功能，最大計(jì)時(shí)顯示59分59秒。2）分別由四個(gè)數(shù)碼管顯示分秒的計(jì)時(shí)。clearl、clear2、clear3、clear4 是清零開(kāi)關(guān),clear 仁 clear2=clear3=clear4=1 時(shí), 計(jì)時(shí)器正常工作；clear1=0時(shí)，秒個(gè)位清零；clear2=0時(shí)，秒十位時(shí)清零；clear3=0 時(shí)

2、，分個(gè)位清零；clear4=0時(shí)，分十位清零。K1、K2、K3 K4是校時(shí)開(kāi)關(guān)，K仁K2=K3=K4=0時(shí)，計(jì)時(shí)器正常工作；K1=1時(shí)，進(jìn)行秒個(gè)位校時(shí)；K2=1時(shí)，進(jìn)行秒十位校時(shí)；K3=1時(shí)，進(jìn)行分個(gè)位校時(shí)；K4=1 時(shí)，進(jìn)行分十位校時(shí)。5）具有報(bào)時(shí)功能，每十分鐘報(bào)時(shí)一次。6）用Quartus ii軟件對(duì)設(shè)計(jì)電路進(jìn)行仿真，并下載到EDA實(shí)驗(yàn)板上對(duì)其功能進(jìn) 行驗(yàn)證。工作原理：數(shù)字計(jì)時(shí)器由分頻模塊、校時(shí)模塊、計(jì)時(shí)模塊、動(dòng)態(tài)顯示模塊、報(bào)時(shí)模塊等幾部 分組 成，分頻模塊將電路板給予的8HZ的基準(zhǔn)時(shí)鐘信號(hào)分成電路所需要的頻率,校時(shí)模塊 通過(guò)校時(shí)電路進(jìn)行快速校分校秒，計(jì)分計(jì)秒模塊與動(dòng)態(tài)顯示模塊相連， 從而

3、將分秒顯 示在七段數(shù)碼管上。其原理如圖1所示：7X1 卜：1 )1 7SI Hl M 7SLHOH 7S1o O 1_|LII 匚 L 1 1. O.1160 x2 : 計(jì)數(shù)器制 計(jì)數(shù)器0頗 m路CT.K1準(zhǔn)時(shí)鐘佶號(hào) i秒十位秒個(gè)位模式芬幼進(jìn)擇校時(shí)圖1 總原理圖一懷匕寸擰和；EI八2c ST 1斗斗總圖及仿真結(jié)果仿真圖如圖is J.0A us a.48 vai頂層原理圖ii3FaGiliHI-匕洛J逐日匚D TK至圖2頂層原理圖5.蛙帕 E.7F us 54m8.32 =cr?-7.C4 us 7.68 nsiiOA2所示:Illi匚 LTH Aeu 9NOB COQ 3E OPOG:RBDM

4、一.SEO耳3 .nn。、. * r -iAT-i- -n r 1-nr*rAaiifaewr1圖3頂層仿真圖-CZ)-l 耳-Q 7rijP.Jm?.3各模塊說(shuō)明：1.分頻模塊：分頻模塊將EDA實(shí)驗(yàn)板提供的8hz和25Mhz時(shí)鐘信號(hào)分頻，得到所需的頻率。實(shí)驗(yàn)中需要1hz作為計(jì)分計(jì)秒的時(shí)鐘信號(hào)，所以我們需要將 8HZ的信號(hào)進(jìn)行 八分頻。同時(shí)需要250hz作為報(bào)時(shí)的時(shí)鐘信號(hào)，所以需要將 25Mhz的信號(hào)進(jìn)行 10000分頻。a)八分頻:該分頻由VHDL語(yǔ)言編程，實(shí)驗(yàn)了對(duì)8HZ信號(hào)的八分頻，從而得到1HZ的信 原理圖如圖4所示：libxary ieee;口善已 Leee* std_logia_11

5、6A .all; S entity b 珀 is S port t clkin :in cllcoat : ci-jr. stci_lcigic); end;Sone ofcifpent:inteqer0 to 3;siqiiaL ent outs 3td_lcigic;QbeginSprocess (clkin 匕亡gjLtlS if falling edge (cLlcin) then if(cnt=3) then cnt=0; cntout=not entout;B eLs?cnt.A=ent+l; end end if; cLkcmit : =cntouv; end process;

6、end one;圖4八分頻的VHDL語(yǔ)言波形圖如圖5所示：0 ps 320,0 is 640.0 ns 960,0 臚 L28 us L6 us L92 us 2.24 us 2,二 j1 I; 一 千 n，r11 1 1圖5八分頻仿真圖最后利用原理圖產(chǎn)生的可八分頻的元器件（如圖6所示）：波形圖如圖8所示: b）十分頻：圖8十分頻仿真圖10000分頻可由4個(gè)十分頻電路級(jí)聯(lián)而成，最后封裝電路可得（如圖 9所示）：EC910000 分頻元器件*當(dāng)秒計(jì)時(shí)到59秒時(shí)有四與非門輸出一個(gè)低電平將秒個(gè)位和秒十位置零，同時(shí)變換此低電平為高作為進(jìn)位信號(hào)傳遞給分個(gè)位。波形圖如圖11所示：270 0 ns nc 0

7、 m 5$f -J ns 390 0 Hi 口： U HE Ctjb）分計(jì)時(shí)電路（如圖13所示）：圖13分計(jì)時(shí)電路原理圖分計(jì)時(shí)電路圖與秒計(jì)時(shí)電路相似，不同的是分計(jì)時(shí)清零的條件不僅秒計(jì)時(shí)要到59,分計(jì)時(shí)也要到59,故清零信號(hào)的輸入還要添加秒計(jì)時(shí)模塊的輸出。 波形圖與秒計(jì) 時(shí)電路類似。封裝分計(jì)時(shí)電路可得（如圖14所示）：；T i fikiT COUVIEfl - ? -f-r -r- r 圖14分計(jì)時(shí)元器件3.動(dòng)態(tài)顯示模塊：此模塊用于數(shù)碼管的動(dòng)態(tài)顯示，此實(shí)驗(yàn)需要四個(gè)數(shù)碼管參與顯示，將秒個(gè)位、秒 十位、分個(gè)位、分十位分別于顯示譯碼器 7448相連，從而在實(shí)驗(yàn)板上顯示出 來(lái)。 * r - Bnrt A

8、ECDL1URB1 N0A 290C DC旺:F237445RBINhJFH3RBON原理圖如圖15所示:!? I ji ii ii, r, im , r, ri ? r, ri ,r744Sr4.校時(shí)模塊：？, 校秒電路與校分電路一樣圖15動(dòng)態(tài)顯示電路原理圖-期W嚴(yán)丁寸總EL.U 巴如Iq si原理圖如圜jfZ6C脈*圖16校時(shí)電路原理圖當(dāng)js2=0時(shí)，電路輸出1HZ的脈沖供給秒計(jì)時(shí)模塊和分計(jì)時(shí)模塊正常工作；當(dāng)js2=1時(shí)，通過(guò)按動(dòng)K5對(duì)數(shù)字鐘進(jìn)行校時(shí)。為了防止撥開(kāi)關(guān)時(shí)引發(fā)的顫動(dòng)對(duì) 校時(shí)產(chǎn) 生影響，故在電路中加入了消顫的 D鎖存器。封裝校時(shí)電路可得（如圖17所示）：sjsmkjslJ52 j

9、s3nst1 1A4i im 圖17校時(shí)元器件5.報(bào)時(shí)模塊數(shù)字計(jì)時(shí)器每記10分鐘，利用250hz的時(shí)鐘信號(hào)使蜂鳴器響一次。原理圖如圖18所示：可?.-圖18報(bào)時(shí)電路原理圖封裝報(bào)時(shí)電路可得（如圖19所示）：baoshiiqfm,rng0,.3 ms0 可 W-3 fc0.3 III 1B1 ? Zill ?” ? , mi lll ; BM0 ? l IIIj圖19報(bào)時(shí)元器件調(diào)試、編程下載：選擇“ Processing-start complication 進(jìn)行全編譯，編譯后進(jìn)行管腳分配，并 且 將未用到的管腳置于高阻態(tài)，最后把程序下載到 EDA 實(shí)驗(yàn)板上，實(shí)驗(yàn)板上顯 示及操 作結(jié)果正確。實(shí)驗(yàn)中

10、遇到的問(wèn)題解決辦法：本次實(shí)驗(yàn)中出現(xiàn)了一些問(wèn)題， 在設(shè)計(jì)原理圖及編輯程序時(shí)不夠仔細(xì)， 導(dǎo)致調(diào) 試 時(shí)出現(xiàn)錯(cuò)誤。以下是實(shí)驗(yàn)中遇到的問(wèn)題以及解決辦法：1. 用 VHDL 語(yǔ)言編輯程序本實(shí)驗(yàn)中的八分頻是由 VHDL 編輯而成， 因?yàn)槲冶旧韺?duì)VHDL 語(yǔ)言的不熟悉， 導(dǎo)致分頻時(shí)出現(xiàn)錯(cuò)誤，后經(jīng)過(guò)咨詢老師和網(wǎng)上查詢資料，順利地解決了問(wèn)題。 2. 顯示譯碼問(wèn)題在編輯過(guò)程，因找不到合適的顯示譯碼器，而在調(diào)試過(guò)程中出現(xiàn)亂碼現(xiàn)象。 后通過(guò)網(wǎng)上查詢資料，用了 7448 七段顯示譯碼器，解決了問(wèn)題。3. 消顫問(wèn)題在調(diào)試校時(shí)模塊時(shí)發(fā)現(xiàn)撥動(dòng)開(kāi)關(guān)數(shù)字顯示跳動(dòng)不正常， 后發(fā)現(xiàn)是開(kāi)關(guān)撥動(dòng)產(chǎn)生抖動(dòng)造成的，于是給電路加上了消顫的 D 鎖存器，從而解決了問(wèn)題。實(shí)驗(yàn)的收獲與感受：這一次的 EDA 可校時(shí)數(shù)字鐘設(shè)計(jì)，大部分依靠自己查詢資料和自學(xué)完成， 也經(jīng)過(guò)了老師的悉心指導(dǎo)。