三輸入及門集成電路設(shè)計(jì)

1、-PAGE . z. / v .院課程設(shè)計(jì)三輸入與門設(shè)計(jì)學(xué)生*：學(xué) 院：專業(yè)班級(jí)：專業(yè)課程： 集成電路設(shè)計(jì)根底指導(dǎo)教師： 年月日目錄TOC o 1-3 u一、概述 PAGEREF _Toc407268965 h 2二、設(shè)計(jì)要求 PAGEREF _Toc407268966 h 3三、設(shè)計(jì)原理 PAGEREF _Toc407268967 h 3四、設(shè)計(jì)思路 PAGEREF _Toc407268968 h 44.1非門電路 PAGEREF _Toc407268969 h 44.2三輸入與非門電路 PAGEREF _Toc407268970 h 4五、三輸入與門電路設(shè)計(jì) PAGEREF _Toc407

2、268971 h 65.1原理圖設(shè)計(jì) PAGEREF _Toc407268972 h 65.2仿真分析 PAGEREF _Toc407268973 h 6六、幅員設(shè)計(jì) PAGEREF _Toc407268974 h 86.1 PMOS管幅員設(shè)計(jì) PAGEREF _Toc407268975 h 86.2 NMOS管幅員設(shè)計(jì) PAGEREF _Toc407268976 h 106.3與門幅員設(shè)計(jì) PAGEREF _Toc407268977 h 11七、LVS比對(duì) PAGEREF _Toc407268978 h 15八、心得體會(huì) PAGEREF _Toc407268979 h 16參考文獻(xiàn) PAGE

3、REF _Toc407268980 h 17一、概述隨著微電子技術(shù)的快速開展，人們生活水平不斷提高，使得科學(xué)技術(shù)已融入到社會(huì)生活中每一個(gè)方面。而對(duì)于現(xiàn)代信息產(chǎn)業(yè)和信息社會(huì)的根底來講，集成電路是改造和提升傳統(tǒng)產(chǎn)業(yè)的核心技術(shù)。隨著全球信息化、網(wǎng)絡(luò)化和知識(shí)經(jīng)濟(jì)浪潮的到來，集成電路產(chǎn)業(yè)的地位越來越重要，它已成為事關(guān)國(guó)民經(jīng)濟(jì)、國(guó)防建立、人民生活和信息平安的根底性、戰(zhàn)略性產(chǎn)業(yè)。集成電路有兩種。一種是模擬集成電路。另一種是數(shù)字集成電路。從制造工藝上可以將目前使用的數(shù)字集成電路分為雙極型、單極型和混合型三種。而在數(shù)字集成電路中應(yīng)用最廣泛的就是CMOS集成電路，CMOS集成電路出現(xiàn)于20世紀(jì)60年代后期，隨著其

4、制造工藝的不斷進(jìn)步，CMOS電路逐漸成為當(dāng)前集成電路的主流產(chǎn)品。本文便是討論的CMOS與門電路的設(shè)計(jì)仿真及幅員等的設(shè)計(jì)。幅員(Layout)是集成電路設(shè)計(jì)者將設(shè)計(jì)并模擬優(yōu)化后的電路轉(zhuǎn)化成的一系列幾何圖形，包含了集成電路尺寸大小、各層拓?fù)涠x等有關(guān)器件的所有物理信息。集成電路制造廠家根據(jù) 幅員 來制造掩膜。幅員的設(shè)計(jì)有特定的規(guī)則，這些規(guī)則是集成電路制造廠家根據(jù)自己的工藝特點(diǎn)而制定的。不同的工藝，有不同的設(shè)計(jì)規(guī)則。設(shè)計(jì)者只有得到了廠家提供的規(guī)則以后，才能開場(chǎng)設(shè)計(jì)。幅員在設(shè)計(jì)的過程中要進(jìn)展定期的檢查，防止錯(cuò)誤的積累而導(dǎo)致難以修改。很多集成電路的設(shè)計(jì)軟件都有設(shè)計(jì)幅員的功能，L-Edit軟件的的幅員設(shè)計(jì)

5、軟件幫助設(shè)計(jì)者在圖形方式下繪制幅員。 對(duì)于復(fù)雜的幅員設(shè)計(jì)，一般把幅員設(shè)計(jì)分成假設(shè)干個(gè)子步驟進(jìn)展： 1劃分 為了將處理問題的規(guī)?？s小，通常把整個(gè)電路劃分成假設(shè)干個(gè)模塊。 2幅員 規(guī)劃和布局是為了每個(gè)模塊和整個(gè)芯片選擇一個(gè)好的布圖方案。 3布線 完成模塊間的互連，并進(jìn)一步優(yōu)化布線結(jié)果。 4壓縮 是布線完成后的優(yōu)化處理過程，他試圖進(jìn)一步減小芯片的面積。二、設(shè)計(jì)要求1、要求：用MOS器件來設(shè)計(jì)三輸入與門電路。2、內(nèi)容：用Tanner13.0軟件進(jìn)展電路原理圖的繪制，并進(jìn)展瞬態(tài)分析。3、用L-Edit軟件進(jìn)展電路幅員的制作及進(jìn)展LVS匹配度的檢查。三、設(shè)計(jì)原理三輸入與門有三個(gè)輸入端A、B和C以及一個(gè)輸出

6、端F，只有當(dāng)A端、B端和C端同時(shí)為高電平時(shí)輸出才為高電平，否則輸出都為低電平，即F=ABC。與門的真值表如表1所示。表1 與門真值表 ABCF 00000010 010001101000101011001111由于此次是用CMOS管構(gòu)建的三輸入與門，而CMOS管的根本門電路有非門、與非門、或非門等，所以要想實(shí)現(xiàn)用CMOS管搭建出三輸入與門電路，由關(guān)系式F=ABC)可知可以用一個(gè)三輸入與非門和一個(gè)反相器連接，這樣就可以實(shí)現(xiàn)一個(gè)三輸入與門的電路。本次設(shè)計(jì)就是用一個(gè)三輸入與非門加一個(gè)反相器從而實(shí)現(xiàn)了三輸入與門的功能。四、設(shè)計(jì)思路4.1非門電路CMOS非門即反相器是由一個(gè)N管和一個(gè)P管組成的，P管源極

7、接Vdd，N管源極接GND，假設(shè)輸入IN為低電平，則P管導(dǎo)通，N管截止，輸出OUT為高電平。假設(shè)輸入IN為高電平，則N管導(dǎo)通，P管截止，輸出OUT為低電平。從而該電路實(shí)現(xiàn)了非的邏輯運(yùn)算，構(gòu)成了CMOS反相器。CMOS反相器的電路圖如圖1所示。圖1 CMOS反相器電路圖還有就是CMOS電路的優(yōu)點(diǎn):1微功耗。CMOS電路靜態(tài)電流很小，約為納安數(shù)量級(jí)。2抗干擾能力很強(qiáng)。輸入噪聲容限可到達(dá)VDD/2。3電源電壓*圍寬。多數(shù)CMOS電路可在318V的電源電壓*圍內(nèi)正常工作。4輸入阻抗高。5負(fù)載能力強(qiáng)。CMOS電路可以帶50個(gè)同類門以上。6邏輯擺幅大低電平0V，高電平VDD。4.2三輸入與非門電路三輸入C

8、MOS與非門電路，其中包括三個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管和三個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管。每個(gè)輸入端連到一個(gè)N溝道和一個(gè)P溝道MOS管的柵極。當(dāng)輸入端A、B、C中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B、C全為高電平時(shí)，才會(huì)使三個(gè)串聯(lián)的NMOS管都導(dǎo)通，使三個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。設(shè)計(jì)電路圖如下列圖2所示。圖2 CMOS與非門電路 如上圖2中所示，設(shè)CMOS管的輸出高電平為1”，低電平為0，圖中三個(gè)串聯(lián)的NMOS管，三個(gè)并聯(lián)的PMOS管，每個(gè)輸入端A、B或C都直接連到配對(duì)的NMOS管驅(qū)動(dòng)管和PMOS負(fù)載管的柵極。當(dāng)

9、三個(gè)輸入中有一個(gè)或一個(gè)以上為低電平0”時(shí)，與低電平相連接的NMOS管仍截止，而PMOS管導(dǎo)通，使輸出F為高電平，只有當(dāng)三個(gè)輸入端同時(shí)為高電平1”時(shí)，PMOS管均導(dǎo)通，NMOS管都截止，輸出F為低電平。由以上分析可知，該電路實(shí)現(xiàn)了邏輯與非功能，即F=ABC) 。五、三輸入與門電路設(shè)計(jì)5.1原理圖設(shè)計(jì)首先翻開Tanner軟件選擇其中的S-Edit子軟件，進(jìn)展原理圖的設(shè)計(jì)。進(jìn)入工作界面之后在菜單欄中選擇File按鈕然后選擇New選項(xiàng)下面的子選項(xiàng)Designer來建立新的工程，點(diǎn)擊OK之后就能進(jìn)入工作界面，點(diǎn)擊菜單欄中的ADD按鈕選擇調(diào)出元件庫(kù)，然后點(diǎn)擊加載需要用到的一些元件庫(kù),之后就可以進(jìn)展原理圖的

10、設(shè)計(jì)。最后畫好的電路原理圖如下列圖3中所示。圖3三輸入與門電路原理圖5.2仿真分析電路原理圖畫好之后接下來便是仿真分析了，Tanner軟件提供了交流分析等幾種分析模式。然而本次我們做的是門電路，輸入輸出信號(hào)都是電平信號(hào)，研究的是輸入輸出信號(hào)隨時(shí)間的變化關(guān)系，所以只需要做瞬態(tài)分析就行了。首先在已經(jīng)設(shè)計(jì)好的原理圖中添加必要的電源、電平信號(hào)，其次要進(jìn)展比要的參數(shù)設(shè)置，具體如圖4、5中所示。圖4 參數(shù)設(shè)置圖5 參數(shù)設(shè)置參數(shù)設(shè)置完成后就可以進(jìn)展原理圖的瞬時(shí)分析，分析結(jié)果如圖6所示。圖6 瞬時(shí)分析六、幅員設(shè)計(jì)6.1PMOS管幅員設(shè)計(jì)由于L-Edit軟件在進(jìn)展電路幅員設(shè)計(jì)之前首先得進(jìn)展元器件幅員的設(shè)計(jì)，而在

11、本次電路中用到的元器件有PMOS管和NMOS管，所以在畫與門幅員之前首先要先繪制好PMOS管和NMOS管的幅員。1翻開L-Edit程序：L-Edit會(huì)自動(dòng)將工作文件命名為L(zhǎng)ayout1.tdb并顯示在窗口的標(biāo)題欄上。2另存為新文件：選擇執(zhí)行File/Save As子命令，翻開另存為對(duì)話框，在保存在下拉列表框中選擇存貯目錄，在文件名文本框中輸入新文件名稱。3替換設(shè)置信息：用于將已有的設(shè)計(jì)文件的設(shè)定如格點(diǎn)、圖層等 應(yīng)用于當(dāng)前的文件中。選擇執(zhí)行File/Replace Setup子命令翻開對(duì)話框，單擊From File欄填充框的右側(cè)的Browser按鈕，選擇*: Ledit1.1SamplesSPR

12、e*ample1lights.tdb文件，如下列圖7所示，單擊OK就將lights.tdb文件中的格點(diǎn)、圖層等設(shè)定應(yīng)用在當(dāng)前文件中。圖7 替換設(shè)置信息窗口設(shè)置好這些之后其它的都選擇系統(tǒng)默認(rèn)的值就行，然后就可以開場(chǎng)元件幅員的繪制了。首先繪制PMOS管的N Well層，在Layers面板的下拉列表中選取N Well選項(xiàng)，再?gòu)腄rawing工具欄中選擇按鈕，在Cell0編輯窗口畫出橫向24格縱向15格的方形即為N Well，如圖8中所示。圖8 L-Edit工作窗口畫好N Well層之后然后再繼續(xù)按照規(guī)則一步步繪制好Active層、P Select層、Ploy層、Active Contact層、Met

13、al1層等，每設(shè)計(jì)好一層并將其擺放到規(guī)定的位置，然后進(jìn)展一次DRC檢查，確認(rèn)是否有錯(cuò)誤，一切都無誤之后就能保存了，制作好的PMOS幅員如圖9中所示。圖9 PMOS管幅員6.2NMOS管幅員設(shè)計(jì)在PMOS管設(shè)計(jì)好并保存之后就能開場(chǎng)繪制NMOS管的幅員了，新建NMOS單元：選擇Cell/New命令，翻開Create New Cell對(duì)話框，在其中的New cell name欄中輸入nmos，單擊OK按鈕。繪制NMOS單元：根據(jù)繪制PMOS單元的過程，依次繪制Active圖層、N Select圖層、Ploy圖層、Active Contact圖層與Metal1圖層，完成后的NMOS單元如圖10中所示。

14、其中，Active寬度為14個(gè)柵格，高為5個(gè)柵格；Ploy寬為2個(gè)柵格，高為9個(gè)柵格；N Select寬為18個(gè)柵格，高為9個(gè)柵格；兩個(gè)Active Contact的寬和高皆為2個(gè)柵格；兩個(gè)Metal1的寬和高皆為4個(gè)柵格。圖10 NMOS管幅員6.3與門幅員設(shè)計(jì)在前兩步中分別已經(jīng)做好了PMOS管和NMOS管的幅員設(shè)計(jì)，接下來就能開場(chǎng)進(jìn)展與門幅員的搭建和連線了。啟動(dòng)L-Edit程序，將文件另存為E*2，將文件lights.tdb應(yīng)用在當(dāng)前的文件中，設(shè)定坐標(biāo)和柵格。復(fù)制單元：執(zhí)行Cell/Copy命令，翻開Select Cell to Copy對(duì)話框，將E*1.tdb中的nmos單元和pmos單

15、元復(fù)制到E*2.tdb文件中。引用nmos和pmos單元：執(zhí)行Cell/Instance命令，翻開Select Cell toInstance對(duì)話框，選擇nmos單元單擊OK按鈕，可以在編輯畫面出現(xiàn)一個(gè)nmos單元；再選擇pmos單元單擊OK，在編輯畫面多出一個(gè)與nmos重疊的pmos單元，可以用Alt鍵加鼠標(biāo)拖曳的方法分開pmos和nmos，如圖11中所示。圖11 元件引用由于本次繪制與門電路需要用到4個(gè)PMOS管和4個(gè)NMOS管，所以上步中的引用pmos和nmos單元分別需要進(jìn)展四次，然后再進(jìn)展元器件之間的電路連接。連接pmos和nmos的漏極：由于反相器pmos和nmos的漏極是相連的，

16、可利用Metal1將nmos與pmos的右邊擴(kuò)散區(qū)有接觸點(diǎn)處相連接，繪制出Metal1寬為4個(gè)柵格、高為11個(gè)柵格，進(jìn)展電氣檢查，沒有錯(cuò)誤，如圖12中所示。圖12 幅員DRC檢查按照電路原理圖一步一步將所有的線路都連接好，然后再標(biāo)出Vdd、GND節(jié)點(diǎn)以及輸入輸出端口A、B、C、F等節(jié)點(diǎn)。例如標(biāo)注Vdd和GND節(jié)點(diǎn)的方法是單擊插入節(jié)點(diǎn)圖標(biāo)，再到繪圖窗口中用鼠標(biāo)左鍵拖曳出一個(gè)與上方電源線重疊的寬為39柵格、高為5個(gè)柵格的方格后，將自動(dòng)出現(xiàn)Edit Object(s)對(duì)話框，在On框的下拉列表中選擇Metal1，如圖13中所示。在Port name欄內(nèi)鍵入Vdd，在Te*t Alignment選項(xiàng)中

17、選擇文字相對(duì)于框的位置的右邊。然后單擊確定按鈕。用同樣的方式標(biāo)出GND、A、B、C以及F。圖13 輸入輸出節(jié)點(diǎn)設(shè)置放好上面的所有節(jié)點(diǎn)標(biāo)號(hào)之后最整個(gè)三輸入與門電路的幅員就算做好了，接下來再進(jìn)展單元名稱的修改。執(zhí)行Cell/Rename Cell命令，翻開Rename Cell Cell0對(duì)話窗口，將cell名修改為yumen。最后畫好的完整幅員如下列圖14中所示。圖14三輸入與門電路幅員對(duì)幅員進(jìn)展界面觀察，結(jié)果如圖15所示。圖15 幅員界面觀察幅員整體繪制完成后進(jìn)展幅員的仿真，具體參數(shù)設(shè)置如圖16、17所示。圖16 參數(shù)設(shè)置圖17 參數(shù)設(shè)置幅員仿真結(jié)果如圖18所示。圖18 幅員仿真結(jié)果七、LVS比對(duì)原理圖與幅員的仿真完畢后進(jìn)展LVS匹配度的檢查，生成的網(wǎng)表文件結(jié)果如圖19、20所示，匹配結(jié)果如圖21所示。圖19原理圖生成的網(wǎng)表文件圖20 幅員生成的網(wǎng)表文件圖21 LVS匹配結(jié)果八、心得體會(huì)此次課程設(shè)計(jì)在教師的悉心指導(dǎo)，同學(xué)們的熱情幫助下，我已圓