一般ASIC設(shè)計流程_第1頁
一般ASIC設(shè)計流程_第2頁
一般ASIC設(shè)計流程_第3頁
一般ASIC設(shè)計流程_第4頁
一般ASIC設(shè)計流程_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

一般ASIC設(shè)計流程系統(tǒng)規(guī)格說明分析并確定整個系統(tǒng)的功能、要求達(dá)到的性能、物理尺寸，確定采用何種制造工藝、設(shè)計周期和設(shè)計費用。建立系統(tǒng)的行為模型，進(jìn)行可行性驗證一般ASIC設(shè)計流程系統(tǒng)劃分將系統(tǒng)分割成各個功能子模塊，給出子模塊之間信號連接關(guān)系。驗證各個功能塊的行為模型，確定系統(tǒng)的關(guān)鍵時序一般ASIC設(shè)計流程邏輯設(shè)計與綜合將劃分的各個子模塊用文本（網(wǎng)表或硬件描述語言）、原理圖等進(jìn)行具體邏輯描述。硬件描述語言：綜合 電路網(wǎng)表文件原理圖：簡單編譯 邏輯網(wǎng)表結(jié)構(gòu)一般ASIC設(shè)計流程綜合后仿真從上一步得到網(wǎng)表文件，在這一步進(jìn)行仿真驗證一般ASIC設(shè)計流程版圖設(shè)計將邏輯設(shè)計中每一個邏輯元件、電阻、電容等以及它們之間的連線轉(zhuǎn)換成集成電路制造所需要的版圖信息一般ASIC設(shè)計流程版圖驗證版圖原理圖對比、設(shè)計規(guī)則檢查、電氣規(guī)則檢查一般ASIC設(shè)計流程參數(shù)提取與后仿真 驗證完畢，進(jìn)行版圖的電路網(wǎng)表提取、參數(shù)提取，把取出的參數(shù)反注至網(wǎng)表文件，進(jìn)行最后一步仿真驗證工作制版、流片芯片測試傳統(tǒng)電子設(shè)計技術(shù)1、借助于計算機(jī)進(jìn)行軟件設(shè)計2、現(xiàn)成的器件與硬件電路連接EDA技術(shù)借助于計算機(jī)進(jìn)行硬件模塊和系統(tǒng)設(shè)計、仿真、硬件系統(tǒng)測試1.5 基于VHDL的自頂向下設(shè)計方法自頂向下設(shè)計流程 2.1 FPGACPLD設(shè)計流程應(yīng)用于FPGA

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論