《Protel-DXP電路設計基礎教程》第12章：VHDL和FPGA設計

1、第12章 VHDL和FPGA設計12.1 概述12.2 VHDL基本知識12.3 上機指導12.1 概述 Protel DXP提供了一個高效的硬件描述語言的設計工具，它支持兩種不同方式的設計：既可以使用VHDL語言來直接編寫文件，也可以通過繪制原理圖直接編譯成VHDL文件。用語言的方式而非圖形等方式描述硬件電路，容易修改，容易保存。VHDL和Verilog都被IEEE公布為工業(yè)標準，是目前最為流行的硬件描述語言。12.2 VHDL基本知識12.2.1 VHDL程序基本結構12.2.2 VHDL程序實體和結構體12.2.3 VHDL程序包和設計庫12.2.4 VHDL配置指定12.2.5 VHD

2、L對象及其數(shù)據(jù)類型12.2.6 VHDL表達式與運算操作符12.2.7 VHDL子程序12.2.8 VHDL順序描述語句12.2.9 VHDL并行描述語句12.2.10 VHDL程序舉例12.2.11 VHDL小結12.2.1 VHDL程序基本結構 VHDL把一個任意復雜度的電路模塊的模型視作一個單元。在VHDL中，元件由設計單元定義，設計單元由實體聲明部分entity和結構體部分architecture組成。一個單元只有一個設計實體，而結構體的個數(shù)不限。實體聲明部分提供該設計單元的公共信息：名稱，端口信息和類屬參數(shù)；而結構體則用于定義該設計單元的內部操作特性。一個設計實體和某一特定的結構體合

3、起來共同定義一個元件模型。如 圖12.1所示。圖12.1 VHDL語言程序設計基本結構12.2.2 VHDL程序實體和結構體 VHDL提供層次化結構描述的手段。一個電路系統(tǒng)用一個實體描述，組成該電路系統(tǒng)的每個元件實際上也是一個一個的實體。整個電路系統(tǒng)可以作為更大型電路系統(tǒng)的一個元件。 實體的描述分兩部分：實體聲明（entity）和結構體（architecture）。實體聲明定義實體的外部接口，結構體規(guī)定該實體的內部結構或行為。12.2.3 VHDL程序包和設計庫 在一個大的設計中，某些數(shù)據(jù)可能要在多個實體中使用，這時應當在程序包中聲明。引用程序包時，在編譯單元之前添加下面的語句：use 庫名.

4、包名.項目名；或use 庫名.包名.all； 前面一句表示包中的指定項目可見（即可以引用）；后面一句的.all表示包中的所有項目都可見。12.2.4 VHDL配置指定 配置(Configuration)語句描述層與層之間的連接關系以及實體與結構體之間的連接關系。設計者可以利用這種配置語句來選擇不同的構造體。在仿真某個實體時，可以利用配置來選擇不同的構造體，進行性能對比實驗以得到性能最佳的構造體。12.2.5 VHDL對象及其數(shù)據(jù)類型 VHDL有三類對象：信號、變量和常量。如 表12.1所示。VHDL語言的每個對象都有一個類型，對象的類型在聲明部分中確定。 對象聲明的一般形式是： 對象類 對象標

5、識符：對象類型 : 初值表達式； 對象標識符由一個標識符或由逗號( ，)隔開的多個標識符組成。初值也可以不指定，系統(tǒng)默認其初值為類型定義中的最左邊的值。表12.1 VHDL的三類對象12.2.6 VHDL表達式與運算操作符邏輯運算符: not（非）, and（與）, or（或）, nand（與非）, nor（或非）, xor（異或）, xnor（異或非）；算術運算符：+ (正號)， -(負號)， abs (絕對值) ，+（加），-（減）, *（乘）,/（除）, mod（取模）, rem（取余）,*（乘方），sll（邏輯左移）,sla（算術左移）, srl（邏輯右移）, sra（算術右移）, r

6、ol（邏輯循環(huán)左移）, ror（邏輯循環(huán)右移）；關系運算符：=（等于），（不等于），（大于），=（大于等于）；連接運算符：&（連接）12.2.7 VHDL子程序 VHDL提供兩種子程序：過程和函數(shù)。過程與函數(shù)的區(qū)別在于：過程調用是一個語句，函數(shù)調用則是表達式的一部分。VHDL中子程序的定義分為兩部分：聲明部分與相應的子程序體。子程序體中的聲明部分還可以包括另外的子程序聲明和子程序體，形成子程序的嵌套。VHDL容許設計者自己定義子程序（過程和函數(shù)）。在VHDL描述的任何位置都可以對一個子程序進行重復調用。12.2.8 VHDL順序描述語句 在用VHDL語言描述系統(tǒng)硬件行為時，按語句執(zhí)行順序對其進

7、行分類，可以分為順序描述語句和并行描述語句。1、順序信號賦值語句2、 變量賦值語句3、順序控制語句4、其他順序控制語句5、 空語句null語句12.2.9 VHDL并行描述語句1、進程語句2、簡單并行語句3、復合并行語句4、元件例化語句12.2.10 VHDL程序舉例 下面舉一個N位加法器的VHDL程序例子，學生可結合前面所介紹的知識進行分析。在學完本節(jié)后，學生應該能夠閱讀分析一個簡單的VHDL程序，同時應該能夠根據(jù)功能要求設計編寫一個簡單的VHDL程序。 略12.2.11 VHDL小結 VHDL 語言主要從三方面描述一個電路系統(tǒng)或一個電路元件:(1)輸入端口；(2)輸出端口；(3)電路的行為和功能。VHDL既能描述硬件的結構，也能描述硬件的行為。行為描述的基本單元是進程語句，而結構描述的基本單元則是元件例化語句。設計者可以在任何層次上混合使用行為描述與結構描述。12.3 上機指導（基于VHDL的FPGA 設計）12.3.1 現(xiàn)場可編