超大規(guī)模集成電路課程論文

1、超大規(guī)模集成電路課程論文題目：超大規(guī)模集成電路的設(shè)計方法和應(yīng)用實例院系：專業(yè):年級:學(xué)號：姓名：指導(dǎo)老師:完成時間:超大規(guī)模集成電路的設(shè)計方法和應(yīng)用實例作者：陳茜指導(dǎo)老師：張靖婧(湖北文理學(xué)院，物理與電子工程學(xué)院)摘要：本文在概述超大規(guī)模集成電路設(shè)計方法上，系統(tǒng)地論述了各種設(shè)計集成電路的方法， 討論了全定制法、定制法、半定制法以及可編程邏輯器件和邏輯單元陣列設(shè)計方法的特點和 適用范圍。關(guān)鍵詞:全定制法 定制法 半定制法引言：自1959年以來，集成電路技術(shù)發(fā)生了驚人的變化。第一個設(shè)計出來的集成電路只有 四個晶體管，而三十年以后的今天，在1989年，一個芯片上集成的晶體管數(shù)目已超過一千 萬個。集成

2、電路經(jīng)歷了 SSI、MSI、LSI、VLSL階段，目前已開始進(jìn)入特大規(guī)模集成電路ULSI(Ultra Large Scale Integration)階段。隨著集成技術(shù)的發(fā)展和集成度迅速提高，集成電路芯片的設(shè)計越來越復(fù)雜，原有的傳統(tǒng) 方法一一手工畫圖、刻紅膜的方法已無法適應(yīng)，急需在設(shè)計方法與設(shè)計工具方面來一個大的 變革。這就是經(jīng)常談?wù)摰摹霸O(shè)計革命”。各種設(shè)計方法學(xué)的誕生正是為了適應(yīng)這種要求。一個集成系統(tǒng)的設(shè)計就是在保證產(chǎn)品質(zhì)量的前提下，正確的選擇器件結(jié)構(gòu)、電路形式、 工藝方案和設(shè)計規(guī)則，同時要盡可能地減小芯片尺寸，降低設(shè)計成本和縮小設(shè)計周期。2設(shè)計方法分類目前集成電路已滲透到各個應(yīng)用領(lǐng)域。它的

3、品種從微處理器、數(shù)字式電話一直到電子玩 具和家用電器。由于品種的不同，在性能和價格上有很大差別，因而實現(xiàn)各種設(shè)計的方法和 手段也有所不同?？偟膩碇v，我們希望能在盡可能短的時間內(nèi)用最低的成本來獲得最佳的設(shè) 計指標(biāo)，而所用的芯片面積又是最小的。但實際上要全面達(dá)到這種要求是很困難的，只能進(jìn) 行某種折衷。根據(jù)不同的設(shè)計要求，現(xiàn)有的各種設(shè)計方法可歸納如下：2.1 全定制設(shè)計方法(Full-Custom Design Approach)它適用于要求得到最高速度、最低功耗和最省面積的設(shè)計芯片設(shè)計。這種方法通常采用隨機(jī)邏輯網(wǎng)絡(luò)，因為它能滿足上述要求。但版圖設(shè)計通常需要人來不斷完善，以便把每個器 件及內(nèi)連接安排

4、得最緊湊、最合適，又由于全定制設(shè)計是基于晶體管級的芯片設(shè)計，從管子 的尺寸、安放位置及管子間互連著手設(shè)計，因而設(shè)計時花費(fèi)的人工最多，周期最長，比較適 合于大批量生產(chǎn)的集成電路芯片設(shè)計。全定制設(shè)計可以分為手工布圖設(shè)計和版圖自動生成兩 大類。手工布圖設(shè)計則是通過人機(jī)對話的辦法在計算機(jī)上完成的。手工布圖是最老式的設(shè)計 方法，但他可以設(shè)計出性能最好的VLSI與ASIC，并且自動版圖生成器所設(shè)計的版圖經(jīng)常 要用手工設(shè)計的方法加以完善和調(diào)整。無論是數(shù)字集成電路，還是模擬集成電路，或是數(shù)模 混合電路，都可以用全定制的方法設(shè)計。目前很多芯片已采用或部分采用規(guī)則結(jié)構(gòu)網(wǎng)絡(luò)，如ROM、RAM或PLA，因為這類規(guī)則結(jié)

5、 構(gòu)的版圖設(shè)計比較容易，易于用自動設(shè)計手段實現(xiàn)。而部分隨機(jī)邏輯網(wǎng)絡(luò)也逐漸走向模塊化 結(jié)構(gòu)，例如計數(shù)器、行波進(jìn)位加法器等。這種標(biāo)準(zhǔn)的模塊式結(jié)構(gòu)的版圖設(shè)計比非標(biāo)準(zhǔn)的隨機(jī) 邏輯要容易得多，且便于檢查。為了提高全定制制設(shè)計方法的效率，減小錯誤，現(xiàn)在采用層 次式設(shè)計手段。2.1.1全定制版圖設(shè)計方法這種方法是利用人機(jī)交互圖形系統(tǒng)，由版圖設(shè)計人員設(shè)計版圖中的各個器件和連接線。全定制版圖設(shè)計的特點是針對每個晶體管進(jìn)行電路參數(shù)的優(yōu)化，這樣可以得到最佳的性 能以及最小的尺寸。采用這種方法時，除了要求有人機(jī)交互的圖形系統(tǒng)支持外，還要求有完 整的檢查和驗證的CADH具，因為設(shè)計人員不可避免會造成版圖上的某些錯誤，需

6、要通過自 動的加工加以徹底地糾正。2.1.2符號法版圖設(shè)計這是為了提高版圖設(shè)計效率而開發(fā)的一種設(shè)計方法。它利用一組事先定義好的符號來表 示版圖中的晶體管、接觸孔、多晶硅和鋁引線等。設(shè)計人員根據(jù)網(wǎng)絡(luò)要求畫出一相應(yīng)的符號 圖，自動轉(zhuǎn)換程序再將這些符號自動地轉(zhuǎn)換成版圖圖形。這時人們不必考慮版圖規(guī)則的細(xì)節(jié)， 也不存在違反設(shè)計規(guī)則的問題。目前有三種符號法：（1）固定柵格式；（2）梗圖式；（3）虛 網(wǎng)式。固定柵格式是把芯片表面劃分成均勻間隔的柵格。柵格大小表示最小的特征尺寸或布局 的容差。梗圖示是設(shè)計人員根據(jù)網(wǎng)絡(luò)圖畫出一對應(yīng)的梗形草圖。符號法設(shè)計系統(tǒng)將其整理成規(guī)則 的梗形圖，再進(jìn)一步轉(zhuǎn)換成版圖形式。虛網(wǎng)格

7、符號法是在吸收了其它符號法的經(jīng)驗基礎(chǔ)上發(fā)展起來的。2.2 定制設(shè)計方法(Custom Design Approach)它適用于芯片性能指標(biāo)比較高而生產(chǎn)批量又比較大的產(chǎn)品設(shè)計。2.2.1標(biāo)準(zhǔn)單元法，其商業(yè)名稱為多元胞法標(biāo)準(zhǔn)單元法是庫單元設(shè)計方法中的一種。標(biāo)準(zhǔn)單元法中的各個單元具有同一高度，但寬 度不等。單元內(nèi)的每個器件事先都經(jīng)過精心的設(shè)計，并經(jīng)過設(shè)計規(guī)則和電學(xué)性能的驗證。設(shè) 計好的各個單元存入CAD系統(tǒng)的單元庫中以便調(diào)用，單元的電學(xué)特性也存入CAD系統(tǒng)的單元 模型庫中。設(shè)計時將所需的單元從單元庫中調(diào)出，將其排列成若干行，行間留有布線通道。 然后根據(jù)網(wǎng)絡(luò)的連接關(guān)系將各單元用連線聯(lián)接起來，同時把相應(yīng)

8、的輸入/輸出單元和壓焊塊 連接起來，即得到所要求的芯片版圖。芯片主要分三個區(qū)域：（1）四周的I/O單元和壓焊塊；（2）單元部分；（3）布線通道。設(shè)計人員只要輸入被設(shè)計電路的邏輯圖，或輸入一種電路描述文件，再加上輸入壓焊塊 排列次序，標(biāo)準(zhǔn)單元自動布圖系統(tǒng)將調(diào)用所需單元和相應(yīng)的I/O電路及壓焊塊，進(jìn)行自動布 局和自動布線。2.2.2通用單元法，或稱為積木塊法通用單元法是庫單元設(shè)計方法的一種。與標(biāo)準(zhǔn)單元不同之處，它既不要求每個單元等寬， 也不要求等高。每個單元都可以根據(jù)最合理的情況單獨進(jìn)行版圖設(shè)計，因而可獲得最佳性能。 設(shè)計好的單元存入庫內(nèi)。此外，與標(biāo)準(zhǔn)單元法不同的是，它沒有統(tǒng)一的布線通道。以上通稱

9、庫單元法，在設(shè)計時根據(jù)電路要求從庫中調(diào)出所需單元和外圍單元，進(jìn)行自動 布局和布線，最后得到被設(shè)計電路的掩膜版圖，它的特點是元件得到充分利用，芯片面積小， 設(shè)計上的自由度較大，但建立一個單元庫需要大量的初始投資。此外，制造周期較長，成本 也較高。3 半定制設(shè)計方法（Semi-Custom Design Approach）它適用于要求設(shè)計成本低、設(shè)計周期短而生產(chǎn)批量小的芯片設(shè)計。半定制設(shè)計法主要包括門陣列設(shè)計法、標(biāo)準(zhǔn)單元設(shè)計法、可編程邏輯器件設(shè)計法和可編程。（1）門陣列設(shè)計法：適用于設(shè)計周期短、成本低、批量小的芯片。其母片主要是門陣列及 門海。特點是芯片上預(yù)先已生成固定的晶體管陣列、股東的輸入輸出

10、壓焊塊和固定的布線通 道。設(shè)計人員只需根據(jù)電路性能要求完成布線設(shè)計，實現(xiàn)電路要求。設(shè)計周期和制造周期大 大縮短，成本大幅福下降。但門的利用率低，芯片占的面積也大。（2）標(biāo)準(zhǔn)但與設(shè)計法：適用于性能指標(biāo)較高、生產(chǎn)批量較大的芯片。設(shè)計時根據(jù)電路要求從 單元庫中調(diào)出所需單元電路和外圍單元，進(jìn)行自動布局布線，完成芯片版圖設(shè)計。（3）可編程邏輯器件設(shè)計法：由設(shè)計人員根據(jù)電路要求，通過開發(fā)工具進(jìn)行“再加工”， 實現(xiàn)其特定邏輯。可編程邏輯器件具有規(guī)則的陣列結(jié)構(gòu)，可實現(xiàn)隨機(jī)邏輯。（4）可編程門陣列設(shè)計法：現(xiàn)場可編程門陣列近年來得到迅速發(fā)展，它集PLD器件現(xiàn)場可 編程的設(shè)計靈活性和門陣列的高密度于一體FPGA的規(guī)

11、模比較大，適用于時序、組合等各 種邏輯電路應(yīng)用場合，它可以代替幾十塊甚至幾百塊通用集成電路芯片。半定制的含意就在于對一批芯片作“單獨處理”，即單獨設(shè)計和制作接觸孔和連線以完成電 路的要求。這樣就使從設(shè)計到芯片完成的周期大大縮短，因而設(shè)計和制作成本大大下降。但 門陣列的門利用率一般較低，芯面積較大。4 可編程邏輯器件法（Programmab Logic Device）其特點是“可編程”，往往由制造商提供通用器件，而由設(shè)計者根據(jù)需要進(jìn)行“再加工”實現(xiàn)其特定的邏輯。如果說門陣列的“單獨處理”由芯片制造商用2到4道掩膜工序來實現(xiàn)的話，PLD的“可編程”則由設(shè)計者通過開發(fā)工具自己來完成，這就大大方便了用

12、戶?？删幊踢壿嬈骷话惆ǎ海?）可編程只讀存儲器（2）可編程邏輯陣列（3）可編程陣列邏輯（4）通用陣列邏輯（5）其它可編程器件5混合模式設(shè)計方法隨著VLSI復(fù)雜性的增長，在整個芯片中只利用一種設(shè)計方法已認(rèn)為是不經(jīng)濟(jì)的。因而提出了混合模式，即把不同的設(shè)計方法加以優(yōu)化，并組合而構(gòu)成一體?；旌夏Ｊ皆O(shè)計方法發(fā)揮各個設(shè)計方法的各自優(yōu)點，根據(jù)不同模塊的特點采用不同的設(shè)計方法，然后綜合地應(yīng)用到一個芯片的設(shè)計中。6 硅編譯法（Silicom Compiler）它是一種全自動的設(shè)計方法，利用這種方法可以從集成電路的行為級描述直接得到該電 路的掩膜版圖。以硅編譯器為基礎(chǔ)的VLSI設(shè)計系統(tǒng)為系統(tǒng)設(shè)計人員提供了一種

13、真正的設(shè)計 自動化工具。7應(yīng)用東南大學(xué)射頻與光電集成電路研究所瞄準(zhǔn)CMOS射頻電路研究這一國際前沿申報了國家自然科學(xué)基金第三代移動通信系統(tǒng)手機(jī)射頻芯片研制的重大攻關(guān)項目利用0.35微米CMOS工藝，設(shè)計出了低噪聲放大器等電路并以多目標(biāo)晶圓（Multi-Project-Wafer或MPW）的 方式到境外進(jìn)行制造日前該芯片已首先流片成功。在信息產(chǎn)業(yè)部電子十四所進(jìn)行的芯片功能 測試表明，在2.9GHz的頻率上功率增益大于10dB輸入反射小于-12dB在3V電源下偏置電 流為8mA據(jù)我們所知這是我國第一片擁有自主知識產(chǎn)權(quán)的工作頻率高于2GHz的CMOS射頻芯 片其性能達(dá)到了當(dāng)前世界上高頻芯片的研究水平

14、目前另有多個射頻電路芯片正在設(shè)計流片 和測試中射光所將在射頻電路設(shè)計領(lǐng)域繼續(xù)深入研究積極開展合作利用國際上的先進(jìn)技術(shù) 和工藝為我國集成電路設(shè)計事業(yè)的發(fā)展做出貢獻(xiàn)。8設(shè)計流程總的來說，VLSI設(shè)計共經(jīng)歷三個子過程（1）高層次綜合。將系統(tǒng)的行為、各個組合部分的功能及其輸入和輸出用硬件描述語言加 以描述，然后進(jìn)行行為級綜合。同時通過高層次的硬件模擬進(jìn)行驗證。（2）邏輯綜合。通過綜合工具將邏輯級行為描述轉(zhuǎn)換成使用門級單元的結(jié)構(gòu)描述。同時還 要進(jìn)行門級邏輯模擬和測試綜合。（3）物理綜合。將網(wǎng)表描述轉(zhuǎn)換成版圖即完成布圖設(shè)計。這時對每個單元確定其幾何形狀、 大小及位置，確定單元間的連接關(guān)系。結(jié)論：集成電路使

15、用晶體管組裝成單芯片電路，把大量的微電晶體集成一個很小的芯片，由 于成本低、性能高且能量消耗低，使得集成電路產(chǎn)業(yè)急速成長。整個電子工業(yè)，尤其是使用 小型電子裝備的，如計算機(jī)、電訊、生物科技、太空、國際貿(mào)易等，都離不開集成電路。 參考文獻(xiàn)：1周強(qiáng)，蔡懿慈.超大規(guī)模集成電路設(shè)計方法學(xué)導(dǎo)論，20052陳志恒，CMOS射頻集成電路設(shè)計綜述3楊之廉，申明，超大規(guī)模集成電路設(shè)計方法學(xué)導(dǎo)論（第2版）英文摘要和關(guān)鍵詞：Abstract: Based on the introduction of very large scale integrated circuit design method, systematically discusses the various methods of integrated circuit design, a