2012微機(jī)原理及接口技術(shù)課件-CH10

1、第十章 基于ARM的硬件系統(tǒng)設(shè)計(jì)1、 ARM嵌入式系統(tǒng)的開發(fā)過程（裸機(jī)系統(tǒng)、OS）2、ARM微處理器最小硬件系統(tǒng)電源、時(shí)鐘、復(fù)位、存儲(chǔ)器、調(diào)試接口3、人機(jī)交互接口鍵盤與LED接口、LCD顯示接口、觸摸屏接口4、通信接口串行通信接口、其他通信接口JTAG/USB/網(wǎng)絡(luò)線目標(biāo)機(jī)宿主機(jī)在嵌入式開發(fā)過程中有宿主機(jī)和目標(biāo)機(jī)的角色之分 宿主機(jī)是開發(fā)嵌入式軟件的計(jì)算機(jī) 目標(biāo)機(jī)是運(yùn)行嵌入式軟件的硬件平臺(tái)ARM選型確定開發(fā)模式建議ARM初學(xué)者先學(xué)裸機(jī)系統(tǒng)的開發(fā)需求（功能）分析明確性能參數(shù)、外設(shè)接口、開發(fā)復(fù)雜性總體方案設(shè)計(jì)（硬、軟件）基于ARM的硬件電路設(shè)計(jì)（最小系統(tǒng)【第10章】 + 功能電路）軟件設(shè)計(jì)【第11章

2、】（裸機(jī)模式、OS模式）編寫程序（集成開發(fā)環(huán)境ADS、RVDS、MDK等等）編譯、調(diào)試（軟件仿真，或J-link硬件仿真器，或編寫調(diào)試代碼）下載通過USB直接下載(Flash內(nèi)自帶燒錄程序)或利用FlashPGM、H-JTAG等燒寫工具將可執(zhí)行映像燒寫至Flash存儲(chǔ)器脫離開發(fā)環(huán)境，上電運(yùn)行！裸機(jī)系統(tǒng)的開發(fā)建立交叉編譯環(huán)境（arm-linux-gcc）操作系統(tǒng)裁剪（內(nèi)核配置和編譯）編寫程序（ linux開發(fā)環(huán)境下，啟動(dòng)程序、驅(qū)動(dòng)、用戶程序）編譯、調(diào)試下載脫離開發(fā)環(huán)境，上電運(yùn)行！基于OS的開發(fā)嵌入式開發(fā)流程多通道高精度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)功能要求： 采集被測設(shè)備數(shù)據(jù)，并顯示處理結(jié)果。指標(biāo)要求： 通道

3、數(shù)：8 路（由鍵盤選擇當(dāng)前采集通道）； 信號(hào)幅度范圍：-15V+15V； A/D 分辨率：16Bit； 滿量程精度：0.1%； 最高采樣速率：100KSa/s。 通信接口：RS232接口及10Mbps以太網(wǎng)， 實(shí)現(xiàn)與上位機(jī)通信。設(shè)計(jì)要求最小系統(tǒng)（CPU板）AD采集模塊LCD顯示模塊通信模塊鍵盤、LED模塊被測對(duì)象ARM 芯片選型原則性能參數(shù)的考慮ARM核版本工作頻率內(nèi)部存儲(chǔ)器容量電源控制DSP協(xié)處理器功耗外設(shè)接口的考慮USB接口RTCGPIO數(shù)量其他因素芯片封裝的選擇芯片的封裝有很多種類型，如：DIP、QFP、PGA、BGA等在散熱性能、信號(hào)完整性特性、體積大小等方面的要求三星公司的 S3C2

4、440A 芯片采用 ARM920T 內(nèi)核：內(nèi)核運(yùn)行速度最高達(dá)533MHz，滿足系統(tǒng)需要；LCD 控制器（支持可達(dá)到 4K 色的 STN 和 256K 色的 TFT），并配有一個(gè) LCD 專用 DMA；S3C2440A芯片參考資料非常豐富，開發(fā)難度?。煌瑫r(shí) S3C2440A價(jià)格合適（原裝正品30-45RMB）。 綜合考慮上述因素，本數(shù)據(jù)采集裝置選用 S3C2440A為主控 CPU。一些主流的ARM9處理器芯片如：飛思卡爾：MC9328MX27三星：S3C2440A Atmel公司：AT91SAM9263 意法半導(dǎo)體：STR91x 恩智浦半導(dǎo)體：LPC2000 系列硬件設(shè)計(jì)方案核心板的設(shè)計(jì)（CPU

5、板的設(shè)計(jì)）自行設(shè)計(jì)開發(fā)（價(jià)格便宜，設(shè)計(jì)靈活） ARM微處理器 + 存儲(chǔ)器模塊 + 電源模塊 + 時(shí)鐘模塊 + 復(fù)位模塊 + JTAG調(diào)試接口模塊。【最小系統(tǒng) 】購買成品（開發(fā)板）功能電路設(shè)計(jì)AD采集模塊LCD顯示模塊網(wǎng)絡(luò)模塊最小系統(tǒng)（CPU板）AD采集模塊LCD顯示模塊通信模塊鍵盤、LED模塊核心板（CPU板）的設(shè)計(jì) 最小系統(tǒng)的設(shè)計(jì)最小系統(tǒng)設(shè)計(jì)內(nèi)容對(duì)應(yīng)課本P311-P317最小系統(tǒng)的設(shè)計(jì)ARM微處理器；存儲(chǔ)器模塊，包括程序保存存儲(chǔ)器（FLASH）和程序運(yùn)行存儲(chǔ)器（SDRAM）；電源模塊，包括CPU內(nèi)核和I/O接口電源電源；時(shí)鐘模塊，包括系統(tǒng)主時(shí)鐘和實(shí)時(shí)時(shí)鐘；復(fù)位模塊，包括外部復(fù)位和內(nèi)部復(fù)位；J

6、TAG調(diào)試接口模塊。 最小系統(tǒng)（最小硬件系統(tǒng)）通常是指以嵌入式處理器為核心，包含電源、時(shí)鐘和復(fù)位等保障處理器正常工作的基本硬件電路 。S3C2440A最小硬件系統(tǒng)：存儲(chǔ)器模塊存儲(chǔ)器模塊為系統(tǒng)程序的保存和運(yùn)行提供空間，在系統(tǒng)設(shè)計(jì)中主要根據(jù)處理器的存儲(chǔ)器接口選擇合適的存儲(chǔ)器芯片（存儲(chǔ)類型、容量、速度和接口類型 ）ARM最小系統(tǒng)中的存儲(chǔ)器通常包括存放程序的NOR Flash、NAND Flash和用于程序運(yùn)行的SDRAM。存儲(chǔ)器模塊通常掛接在ARM芯片的局部總線上(外部三總線)。使用16位存儲(chǔ)芯片構(gòu)造32位寬存儲(chǔ)器系統(tǒng)12S3C2440A最小硬件系統(tǒng)：電源模塊 電源模塊是系統(tǒng)工作的能量來源，其電壓、

7、紋波、內(nèi)阻和驅(qū)動(dòng)能力等性能直接影響到系統(tǒng)工作的穩(wěn)定性，因此電源模塊在系統(tǒng)設(shè)計(jì)中至關(guān)重要。電源電壓一定要在系統(tǒng)需求的范圍之內(nèi)電源的驅(qū)動(dòng)能力一定要能滿足整個(gè)系統(tǒng)的功率需求電源紋波和電路干擾的處理在設(shè)計(jì)PCB時(shí)需要對(duì)模擬電源和數(shù)字電源進(jìn)行物理上的隔離13IO端口供電電源3.3V（輸入端大于4.75V）內(nèi)核供電電源1.2V接至VDDOP（IO端口電源）引腳接至VDDi等引腳（內(nèi)部模塊核心邏輯電源）接至VDDA_ADC（ADC電源）引腳S3C2440A最小硬件系統(tǒng)：時(shí)鐘模塊 時(shí)鐘模塊為系統(tǒng)提供同步工作信號(hào)，其穩(wěn)定性直接關(guān)系到系統(tǒng)的工作穩(wěn)定性。 在ARM嵌入式系統(tǒng)中通常包括頻率較高的系統(tǒng)主時(shí)鐘16.934

8、4MHz和頻率較低的實(shí)時(shí)時(shí)鐘32.768KHz。時(shí)鐘經(jīng)內(nèi)部鎖相環(huán)后得到四組時(shí)鐘信號(hào)：FCLK：ARM920T內(nèi)核HCLK：AHB總線、存儲(chǔ)器控制器、中斷控制器、LCD控制器、DMA控制器和USB主機(jī)模塊PCLK：訪問APB總線的外設(shè)，如WDT，I2S，I2C，PWM定時(shí)器，MMC接口，ADC，UART，GPIO等模塊UCLK：USB模塊需要的48 MHz時(shí)鐘S3C2440A最小硬件系統(tǒng)：復(fù)位模塊系統(tǒng)外部復(fù)位和內(nèi)部復(fù)位一般來說系統(tǒng)對(duì)外部復(fù)位信號(hào)波形有一定的要求(低電平至少持續(xù)4個(gè)FCLK)，若不能滿足要求(例如持續(xù)時(shí)間過短)，則系統(tǒng)將不能正常工作。 低電平復(fù)位芯片 復(fù)位后內(nèi)核執(zhí)行的操作：1、PC

9、R14_svc,CPSR-SPSR_svc2、M4:0=10011,I,F置位，T清零3、PC=0 x000000004、恢復(fù)ARM工作狀態(tài)S3C2440A最小硬件系統(tǒng)：調(diào)試接口 ARM微處理器一般都采用JTAG作為基本調(diào)試接口nTRST（測試復(fù)位信號(hào)），TMS（測試模式選擇），TCK（測試時(shí)鐘），TDI（測試數(shù)據(jù)輸入）和TDO（測試數(shù)據(jù)輸出） JTAG(Joint Test Action Group，聯(lián)合測試行動(dòng)小組)是一種國際標(biāo)準(zhǔn)測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。 標(biāo)準(zhǔn)的JTAG接口是4線：

10、TMS、TCK、TDI、TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 功能電路的設(shè)計(jì)（AD模塊、LCD顯示、通信模塊）LCD顯示模塊（人機(jī)交互接口）、通信模塊設(shè)計(jì)內(nèi)容對(duì)應(yīng)課本P318-P333功能電路的設(shè)計(jì)AD模塊多通道共享多通道并行本方案采用多通道共享方式，其 ADC 數(shù)據(jù)采集裝置有如下兩種常見方案：方案1：ARM 直接控制 AD 采樣方案2：由單獨(dú)的 ADC 控制邏輯控制 AD 采樣，同時(shí)利用 FIFO 緩存采樣數(shù)據(jù)。第一種方案:ARM 需要控制 AD 的整個(gè)采樣過程，包括 AD 啟動(dòng)、通道切換、并使用中斷方式讀取轉(zhuǎn)換結(jié)果，如果 AD 工作在連續(xù)轉(zhuǎn)換模式下，會(huì)導(dǎo)致 ARM 頻繁進(jìn)入

11、中斷，增大 ARM 負(fù)擔(dān)，造成系統(tǒng)效率低下，降低系統(tǒng)可靠性。第二種方案:采用獨(dú)立的 ADC 控制器控制 AD 采樣，同時(shí)將采樣結(jié)果使用 FIFO 緩存，當(dāng)數(shù)據(jù)累積到一定量時(shí)再通知 ARM 進(jìn)行中斷處理。這種方案雖然增加了獨(dú)立的 ADC 控制器和 FIFO 緩存，但是可以明顯降低 ARM 負(fù)擔(dān)，顯著提高系統(tǒng)效率和可靠性。 本方案采用 FPGA 實(shí)現(xiàn)ADC 控制器和 FIFO功能，具體作用是地址譯碼、AD 時(shí)序控制、通道切換和數(shù)據(jù)緩沖。本模塊選用的 AD 轉(zhuǎn)換器 AD976 最高采樣率 100KSa/s，滿足系統(tǒng)采樣速度要求；積分非線性最大為 3LSB=0.0000460.1%，滿足系統(tǒng)精度要求。

12、考慮到成本及適用性等因素，可選用 Altera公司推出的 Cyclonen 系列芯片中 EP1C3T100FPGA 內(nèi)部邏輯主要包括以下幾個(gè)部分：1. 地址譯碼邏輯:這部分邏輯主要產(chǎn)生 ARM 訪問 FPGA 內(nèi)部邏輯各個(gè)寄存器的地址，2. 模擬開關(guān)切換時(shí)鐘和 AD 采樣控制時(shí)鐘產(chǎn)生邏輯：這部分邏輯主要產(chǎn)生模擬開關(guān)的切換時(shí)鐘 和 AD 轉(zhuǎn)換器的轉(zhuǎn)換信號(hào)。3. 模擬開關(guān)通道選通邏輯：用于當(dāng) SWITCH_CLK 有效時(shí)，將模擬開關(guān)切換到下一個(gè)預(yù)設(shè)通道。4. FIFO 緩沖邏輯：這部分邏輯主要實(shí)現(xiàn) AD 采樣數(shù)據(jù)的緩沖和 ARM對(duì)緩沖數(shù)據(jù)的讀取.功能電路的設(shè)計(jì)人機(jī)交互接口 人機(jī)交互接口主要用于人與

13、設(shè)備之間的信息交換，通常包括用于信息輸入的鍵盤、觸摸屏，以及信息輸出的各類顯示設(shè)備。 以S3C2440A的相關(guān)接口為例介紹各類接口硬件結(jié)構(gòu)與使用：鍵盤與LED接口LCD顯示接口鍵盤與LED接口按鍵和LED是最常用的兩種輸入輸出器件，使用它們可以實(shí)現(xiàn)簡單的信號(hào)輸入和輸出，在嵌入式系統(tǒng)中有重要用途。這類簡單外設(shè)與處理器進(jìn)行連接時(shí)，通常有兩種方式：一是使用處理器的GPIO直接控制，由處理器運(yùn)行相應(yīng)軟件來實(shí)現(xiàn)所需功能；二是使用專用的控制芯片來獲取按鍵信息以及驅(qū)動(dòng)顯示。GPIO(General Purpose Input)可以實(shí)現(xiàn)任何一般用途的信號(hào)輸入/輸出。ARM處理器芯片的大部分引腳都可以通過設(shè)定相

14、應(yīng)的控制寄存器實(shí)現(xiàn)基本的GPIO功能，并可編程設(shè)置信號(hào)方向、電平上拉/下拉等功能。在S3C2440A中共有130個(gè)多功能I/O引腳，這些引腳除了可以作為某個(gè)特殊功能使用外，均可以配置成GPIO模式，并分為以下八組：Port A(GPA)：25個(gè)輸出端口Port B(GPB)：11個(gè)輸入/輸出端口Port C(GPC)：16個(gè)輸入/輸出端口Port D(GPD)：16個(gè)輸入/輸出端口Port E(GPE)：16個(gè)輸入/輸出端口Port F(GPF)：8個(gè)輸入/輸出端口Port G(GPG)：16個(gè)輸入/輸出端口Port H(GPH)：9個(gè)輸入/輸出端口Port J(GPJ)：13個(gè)輸入/輸出端口

15、GPIO 例10.1：使用S3C2440A的端口G的第47引腳驅(qū)動(dòng)四個(gè)LED，并點(diǎn)亮GPG4引腳的LED。GPIO控制鍵盤或LED的內(nèi)容必須掌握！每組GPIO端口均有各自的寄存器組，主要包括端口配置寄存器（GPxCON）、端口數(shù)據(jù)寄存器（GPxDAT）、端口上拉寄存器（GPxUP）。寄存器名地址讀寫屬性功能復(fù)位值GPGCON0 x56000060可讀可寫配置引腳功能為輸入/輸出/其他0 x0000 0000GPGDAT0 x56000064可讀可寫G端口數(shù)據(jù)寄存器未定義GPGUP0 x56000068可讀可寫上拉配置寄存器低電平0有效0 xFC00G端口共有16個(gè)GPIO引腳，寄存器GPGCO

16、N寬度為32位，每個(gè)引腳的功能各由2位來選擇控制，第47引腳的控制位如下：端口GGPGCON寄存器位功能選擇GPG715:14 00=輸入 01=輸出10=EINT15 11=保留GPG613:12 00=輸入 01=輸出10=EINT14 11=保留GPG511:10 00=輸入 01=輸出10=EINT13 11=保留GPG49:8 00=輸入 01=輸出10=EINT12 11=保留寄存器GPGDAT和GPGUP寬度均為16位，各引腳按其編號(hào)與相應(yīng)的寄存器位對(duì)應(yīng)。GPGDAT中存放的即為需要輸出的數(shù)據(jù)，根據(jù)硬件電路連接圖可知，要將第4引腳LED點(diǎn)亮，則對(duì)應(yīng)的引腳應(yīng)輸出低電平，所以寄存器G

17、PGDAT中的7:4位應(yīng)設(shè)置為二進(jìn)制值1110。本例中端口為輸出功能，因此寄存器GPGUP中對(duì)應(yīng)各位均設(shè)置為1，將上拉電阻斷開。GPGCONEQU0 x56000060GPGDATEQU0 x56000064GPUPEQU0 x56000068；配置GPGCON寄存器，設(shè)置相關(guān)引腳為輸出功能LDRR0, =GPGCON LDRR1, R0 BICR1, R1, #0 x0000FF00 ORRR1, R1, #0 x00005500 STRR1, R0；配置GPGUP寄存器，斷開各上拉電阻LDRR0, =GPGUPLDRR1, R0ORRR1, R1, #0 x00F0STRR1, R0；輸出

18、驅(qū)動(dòng)數(shù)據(jù)，點(diǎn)亮GPG4引腳對(duì)應(yīng)的LEDLDRR2, =GPGDATLDRR3, R2ORRR3, R3, #0 x00F0BICR3, R3, #0 x0010STRR3, R2在嵌入式系統(tǒng)中常用的LCD產(chǎn)品主要有兩種：一種是帶有驅(qū)動(dòng)電路的LCD顯示模塊；另一種則僅是LCD顯示屏，沒有驅(qū)動(dòng)電路，需要與驅(qū)動(dòng)電路配合使用。在常見的ARM處理器芯片中，通常都帶有LCD控制器，可以直接驅(qū)動(dòng)多種LCD顯示屏。S3C2440A中的LCD控制器模塊，可以直接與STN或TFT等多種不同分辨率的單色/彩色LCD連接，具有將顯示緩存（在系統(tǒng)存儲(chǔ)器中）中的LCD圖象數(shù)據(jù)傳輸?shù)酵獠縇CD 驅(qū)動(dòng)電路的邏輯功能，驅(qū)動(dòng)其完

19、成各類數(shù)據(jù)的顯示。LCD顯示接口功能電路的設(shè)計(jì)通信接口 通信接口通常用于嵌入式設(shè)備與其他設(shè)備進(jìn)行信息交換，由于各類設(shè)備性能指標(biāo)差異巨大，要實(shí)現(xiàn)信息的傳遞需要進(jìn)行速率、電平、時(shí)序、信息格式等多方面的轉(zhuǎn)換和匹配，所以該類接口種類十分豐富。串行通信接口網(wǎng)絡(luò)通信其他通信接口接口初始化：ULCON、UCON、UFCON、UMCON、UBRDIV數(shù)據(jù)傳遞：UTRSTAT、UFSTAT、UTXH、URXH接收錯(cuò)誤狀況：UERSTATS3C2440A中UART0的相關(guān)寄存器寄存器名 地址(大端存儲(chǔ)) 地址(小端存儲(chǔ)) 位寬 讀寫 功能例10.2：UART0采用查詢方式進(jìn)行數(shù)據(jù)通信，要求使用8位數(shù)據(jù)位，1位停止

20、位，奇校驗(yàn)，傳輸速率115200bps，不使用FIFO，關(guān)閉流控制，處理器外設(shè)時(shí)鐘PCLK=66.68MHz。步驟1：接口初始化設(shè)置幀格式、時(shí)鐘來源、收發(fā)模式、中斷配置、FIFO的使用、波特率計(jì)算等步驟2：數(shù)據(jù)傳遞：可選擇使用查詢方式或中斷方式傳遞UART0的內(nèi)容必須掌握！主要用于幀格式配置ULCON0=0 x23步驟1：UART0的初始化配置ULCON0線路控制寄存器（配置數(shù)據(jù)幀格式）課本P329（中文手冊P235有詳細(xì)說明）應(yīng)設(shè)置：UCON0=0 x0005步驟1：UART0的初始化配置UCON0控制寄存器（時(shí)鐘來源、收發(fā)模式、中斷配置等）主要用于使能FIFO及相關(guān)參數(shù)配置UFCON0=0

21、 x00步驟1：UART0的初始化配置UFCON0 FIFO控制寄存器主要用于設(shè)置與Modem相關(guān)參數(shù)UFCON0=0 x00步驟1：UART0的初始化配置UMCON0調(diào)制解調(diào)器控制寄存器步驟1：UART0的初始化配置UBRDIV0波特率控制寄存器UBRDIV= int (UART時(shí)鐘頻率/(波特率16) ) 1采用66.68MHz的PCLK作為時(shí)鐘源，為得到115200bps的速率，則：UBRDIV= int (66.68M/(11520016) ) 1 =int(36.176) 1=35實(shí)際波特率=UART時(shí)鐘頻率/(UBRDIV+1)16) =66.68M/(35+1) 16)11576

22、4bps實(shí)際的工作速率與理論值之間存在偏差：(115764 115200)/115200100% = +0.49%初始化程序段ULCON0EQU0 x50000000UCON0EQU0 x50000004UFCON0EQU0 x50000008UMCON0EQU0 x5000000CUBRDIV0EQU0 x50000028LDRR2, =ULCON0；配置ULCON0寄存器MOVR3, #0 x23STRBR3, R2LDRR2, =UCON0；配置UCON0寄存器MOVR3, #0 x05STRHR3, R2LDRR2, =UFCON0；配置UFCON0寄存器MOVR3, #0 x00ST

23、RR3, R2LDRR2, =UMCON0 ；配置UMCON0寄存器MOVR3, #0 x00STRR3, R2LDRR2, =UBRDIV0；配置UBRDIV0寄存器MOVR3, #35STRHR3, R2步驟2：使用UART0進(jìn)行數(shù)據(jù)收發(fā)使用UTRSTAT0、UTXH0、URXH0進(jìn)行狀態(tài)的判斷并完成通信收/發(fā)示例程序段UTRSTAT0EQU0 x50000010UTXH0EQU0 x50000020；小端存儲(chǔ)下對(duì)應(yīng)的地址URXH0EQU0 x50000024；假設(shè)系統(tǒng)采用小端存儲(chǔ)TLOOPLDRR0, =UTRSTAT0LDRR1, R0 ；讀取UART0收發(fā)狀態(tài)寄存器的值 TSTR1,

24、 #0 x02；判斷發(fā)送緩沖區(qū)是否空閑BEQTLOOP；不空閑則繼續(xù)查詢LDRR0, =UTXH0STRBR2, R0；若空閑，則將R2寄存器中字節(jié)；傳遞至發(fā)送緩沖區(qū)，完成一字節(jié)；數(shù)據(jù)發(fā)送RLOOPLDRR0, =UTRSTAT0 LDRR1, R0 ；讀取UART0收發(fā)狀態(tài)寄存器的值TSTR1, #0 x01；判斷接收緩沖區(qū)是否有數(shù)據(jù)BEQRLOOP；若沒有數(shù)據(jù)則繼續(xù)查詢LDRR0, =URXH0LDRBR2, R0；若有數(shù)據(jù)則將數(shù)據(jù)收回至R2寄；存器完成一字節(jié)數(shù)據(jù)接收利用UART0進(jìn)行RS232接口電路設(shè)計(jì)網(wǎng)絡(luò)接口電路設(shè)計(jì) 本系統(tǒng)的以太網(wǎng)控制電路由以太網(wǎng)芯片、網(wǎng)絡(luò)隔離變壓器和RJ45 接口組成，選用的以太網(wǎng)芯片為DM9000，將 MAC 控制器和物理層接口集成到芯片內(nèi)部，實(shí)現(xiàn)了網(wǎng)絡(luò)的物理層和 MAC 層協(xié)議。它能提供10/100Mbps