VHDL中雙向端口設(shè)計(jì)小結(jié)

1、VHDLFPGA/VHDL2009-08-0316:00閱讀53評論0字號：大中小在工程應(yīng)用中,雙向電路是設(shè)計(jì)者不得不面對的問題.在實(shí)際應(yīng)用中,數(shù)據(jù)總線往往是雙向的.如何正確處理數(shù)據(jù)總線是進(jìn)行時(shí)序邏輯電路設(shè)計(jì)的基礎(chǔ).在程序設(shè)計(jì)過程中,關(guān)鍵技術(shù)在于:實(shí)體部分必須對端口屬性進(jìn)行申明端口屬性必須為i0類型在構(gòu)造體需要對輸出信號進(jìn)行有條件的高阻控制在雙向電路的處理問題上,常用的處理方式有兩種,在介紹雙向電路的處理方式之前,先看看雙向電路的基本格式ENbidir_iSbidir:INOUTtd_logic;oe,clk,from_core:INstd_logic;to_coretd_logic;ENDb

2、idir_pi7CHITECTUREbehaviorbidir_pinISBEGINbidir=from_coreWHENoe=1ELSE“ZZZZ”;to_core=bidir;ENDbehavi0r;該程序揭示了雙向電路的處理技巧首先在實(shí)體部分bidir屬于雙向信號在端口定義時(shí)端口屬性為io類型即把bidir信號作為輸入三態(tài)輸出語句“bidir=from_coreWHENoe二1ELSE“ZZZZ”；”表示bidir信號三態(tài)輸出語句”to_coreZ);”它表示雙向信號的三態(tài)輸出，而最最關(guān)鍵的是when后面的條件，如果條件限制太寬，就會錯誤占用雙向信號總線，引起總線的誤操作，如果條件限制太

3、窄，輸出寄存器的數(shù)據(jù)就不能夠正確的送到數(shù)據(jù)總線上去，會引起數(shù)據(jù)的丟失也就是說，只有正確的限制了when語句后面的條件，才能夠把輸出寄存器的數(shù)據(jù)正確地送到數(shù)據(jù)總線上去.仔細(xì)查看此條件，有如下的規(guī)律:when語句后的條件是操作寄存器寫入輸出寄存器的條件的公共條件比如:rw=O是操作寄存器的數(shù)據(jù)寫入輸出寄存器的讀使能信號,address(1)是地址線的公共部分在實(shí)際工程應(yīng)用中，需要設(shè)計(jì)者在分配地址總線的時(shí)候掌握一定的技巧，盡量從地址的低位到到高位，保證地址總線有更多位的公共部分，比如只對四個(gè)寄存器操作時(shí)，地址線分配為”100”，”010”，”110”，”001”是不科學(xué)的，而”000”，”001”，”010”和”011”則是理想的兩者不同的是前者地址線沒有公共部分，這樣的設(shè)計(jì)無法用when語句對條件進(jìn)行直接的控制，如果置之不理，由于列舉不全，在邏輯綜合時(shí)，電路會利用器件的乘積項(xiàng)和查找表的資源形成一個(gè)ath,at1不僅會把電路的時(shí)序變得復(fù)雜,而且電路存在潛在的危險(xiǎn)性雖然when語句后的條件不能夠?qū)l件進(jìn)行直接的控制，但是可以使用枚舉法一一把用到的地址線羅列出來，表示只有在這樣的地址線的情況下才會用到數(shù)據(jù)總線，否則其他狀態(tài)對數(shù)據(jù)總線送高阻，表示不占用數(shù)據(jù)總線.總而