筆記本主板常用芯片的與功能

1、課程簡介 本課程介紹當前主流筆記本電腦的芯片組及輔助功能芯片的作用及其參數(shù)。主芯片組包括Intel GMCH（MCH）ICH系列芯片組；VIA系列NB用芯片組；SIS系列NB用芯片組。輔助芯片包括：時鐘產(chǎn)生器芯片、電源管理器芯片、BIOS芯片、Super I/O芯片、KBD（H8）、音頻編解碼器芯片。11. 芯片組在M/B中的作用。-22.輔助芯片在M/B中的作用。-23. INTEL/VIA/SIS系列移動芯片組-24.GMCH(MCH)/北橋的主要功能-65.GMCH(MCH)/北橋的重要信號-66.ICH/南橋的主要功能-67.ICH的重要信號-68.BIOS芯片的主要功能-19.BIO

2、S芯片的重要信號-1目錄210.Super I/O的主要功能-411.Super I/O的重要信號-412.KBD（H8）的主要功能-613.KBD（H8）的重要信號-614.時鐘產(chǎn)生器芯片的主要功能-215.時鐘產(chǎn)生器芯片的重要信號-216.橋接器芯片的主要功能-217.橋接器芯片的重要信號-2目錄（續(xù)）3第一章： 芯片組在M/B中的作用。芯片組簡介：4 芯片組（Chipset）是主板的核心組成部分，如果說中央處理器（CPU）是整個電腦系統(tǒng)的心臟，那么芯片組將是整個身體的軀干。在電腦界稱設計芯片組的廠家為Core Logic，Core的中文意義是核心或中心，光從字面的意義就足以看出其重要性。

3、對于主板而言，芯片組幾乎決定了這塊主板的功能，進而影響到整個電腦系統(tǒng)性能的發(fā)揮，芯片組是主板的靈魂。芯片組性能的優(yōu)劣，決定了主板性能的好壞與級別的高低。這是因為目前CPU的型號與種類繁多、功能特點不一，如果芯片組不能與CPU良好地協(xié)同工作，將嚴重地影響計算機的整體性能甚至不能正常工作。主板芯片組幾乎決定著主板的全部功能，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。其中CPU的類型、主板的系統(tǒng)總線頻率，內(nèi)存類型、容量和性能，顯卡插槽規(guī)格是由芯片組中的北橋芯片決定的；而擴展槽的種第一章： 芯片組在M/B中的作用。芯片組簡介：5與數(shù)量、擴展接口的類型和數(shù)量（如USB2.0/1.1，IE

4、EE1394，串口，并口，筆記本的VGA輸出接口）等，是由芯片組的南橋決定的。還有些芯片組由于納入了3D加速顯示（集成顯示芯片）、AC97聲音解碼等功能，還決定著計算機系統(tǒng)的顯示性能和音頻播放性能等?，F(xiàn)在的芯片組，是由過去286時代的所謂超大規(guī)模集成電路：門陣列控制芯片演變而來的。芯片組的分類，按用途可分為服務器/工作站，臺式機、筆記本等類型，按芯片數(shù)量可分為單芯片芯片組，標準的南、北橋芯片組和多芯片芯片組（主要用于高檔服務器/工作站），按整合程度的高低，還可分為整合型芯片組和非整合型芯片組等等。臺式機芯片組要求有強大的性能，良好的兼容性，互換性和擴展性，對性價比要求也最高，并適度考慮用戶在一

5、定時間內(nèi)的可升級性，擴展能力在三者中最高。在最早期的筆記本設計中并沒有單獨的筆記本芯片組，均采用與臺式機相同的芯片組，隨著技術的發(fā)展，筆記本專用CPU的出現(xiàn)，就有了與之配套的筆記本6專用芯片組。筆記本芯片組要求較低的能耗，良好的穩(wěn)定性，但綜合性能和擴展能力在三者中卻也是最低的。服務器/工作站芯片組的綜合性能和穩(wěn)定性在三者中最高，部分產(chǎn)品甚至要求全年滿負荷工作，在支持的內(nèi)存容量方面也是三者中最高，能支持高達十幾GB甚至幾十GB的內(nèi)存容量，而且其對數(shù)據(jù)傳輸速度和數(shù)據(jù)安全性要求最高，所以其存儲設備也多采用SCSI接口而非IDE接口，而且多采用RAID方式提高性能和保證數(shù)據(jù)的安全性。到目前為止，能夠生

6、產(chǎn)芯片組的廠家有英特爾（美國）、VIA（中國臺灣）、SiS（中國臺灣）、ALi（中國臺灣）、AMD（美國）、NVIDIA（美國）、ATI（加拿大）、Server Works（美國）等幾家，其中以英特爾和VIA的芯片組最為常見。在臺式機的英特爾平臺上，英特爾自家的芯片組占有最大的市場份額，而且產(chǎn)品線齊全，高、中、低端以及整合型產(chǎn)品都有，VIA、SIS、ALI和最新加入的ATI幾家加起來都只能占有比較小的市場份額，而且主要是在中低端和整合領域。在AMD平臺上，AMD自身通常是扮演一個開路先鋒的角色，產(chǎn)品少，市場份額7也很小，而VIA卻占有AMD平臺芯片組最大的市場份額，但現(xiàn)在卻收到受到后起之秀NV

7、IDIA的強勁挑戰(zhàn)，后者憑借其nForce2芯片組的強大性能，成為AMD平臺最優(yōu)秀的芯片組產(chǎn)品，進而從VIA手里奪得了許多市場份額，。而SIS與ALi依舊是扮演配角，主要也是在中、低端和整合領域。筆記本方面，英特爾平臺具有絕對的優(yōu)勢，所以英特爾的筆記本芯片組也占據(jù)了最大的市場分額，其它廠家都只能扮演配角以及為市場份額極小的AMD平臺設計產(chǎn)品。服務器/工作站方面，英特爾平臺更是絕對的優(yōu)勢地位，英特爾自家的服務器芯片組產(chǎn)品占據(jù)著絕大多數(shù)中、低端市場，而Server Works由于獲得了英特爾的授權，在中高端領域占有最大的市場份額，甚至英特爾原廠服務器主板也有采用Server Works芯片組的產(chǎn)品

8、，在服務器/工作站芯片組領域，Server Works芯片組就意味著高性能產(chǎn)品；而AMD服務器/工作站平臺由于市場份額較小，主要都是采用AMD自家的芯片組產(chǎn)品。芯片組的技術這幾年來也是突飛猛進，從ISA、PCI到AGP，從ATA到SATA，Ultra DMA技術，雙通道內(nèi)存技術，高速前端總線等等 ，每一次新技術的進步都8帶來電腦性能的提高。2004年，芯片組技術又會面臨重大變革，最引人注目的就是PCI Express總線技術，它將取代PCI和AGP，極大的提高設備帶寬，從而帶來一場電腦技術的革命。另一方面，芯片組技術也在向著高整合性方向發(fā)展，例如AMD Athlon 64 CPU內(nèi)部已經(jīng)整合了

9、內(nèi)存控制器，這大大降低了芯片組廠家設計產(chǎn)品的難度，而且現(xiàn)在的芯片組產(chǎn)品已經(jīng)整合了音頻，網(wǎng)絡，SATA，RAID 等功能，大大降低了用戶的成本。北橋芯片：北橋芯片（North Bridge）是主板芯片組中起主導作用的最重要的組成部分，也稱為主橋（Host Bridge）。一般來說，芯片組的名稱就是以北橋芯片的名稱來命名的，例如英特爾 845E芯片組的北橋芯片是82845E，875P芯片組的北橋芯片是82875P等等。北橋芯片負責與CPU的聯(lián)系并控制內(nèi)存、AGP、PCI數(shù)據(jù)在北橋內(nèi)部傳輸，提供對CPU的類型和主頻、系統(tǒng)的前端總線頻率、內(nèi)存的類型（SDRAM， DDR SDRAM以及RDRAM等等）

10、和最大容量、ISA/PCI/AGP插槽、ECC糾錯等支9持，整合型芯片組的北橋芯片還集成了顯示核心。北橋芯片就是主板上離CPU最近的芯片，這主要是考慮到北橋芯片與處理器之間的通信最密切，為了提高通信性能而縮短傳輸距離。因為北橋芯片的數(shù)據(jù)處理量非常大，發(fā)熱量也越來越大，所以現(xiàn)在的北橋芯片都覆蓋著散熱片用來加強北橋芯片的散熱，有些主板的北橋芯片還會配合風扇進行散熱。因為北橋芯片的主要功能是控制內(nèi)存，而內(nèi)存標準與處理器一樣變化比較頻繁，所以不同芯片組中北橋芯片是肯定不同的，當然這并不是說所采用的內(nèi)存技術就完全不一樣，而是不同的芯片組北橋芯片間肯定在一些地方有差別。由于已經(jīng)發(fā)布的AMD K8核心的CP

11、U將內(nèi)存控制器集成在了CPU內(nèi)部，于是支持K8芯片組的北橋芯片變得簡化多了，甚至還能采用單芯片芯片組結構。這也許將是一種大趨勢，北橋芯片的功能會逐漸單一化，為了簡化主板結構、提高主板的集成度，也許以后主流的芯片組很有可能變成南北橋合一的單芯片形式（事實上SIS老早就發(fā)布了不少單芯片芯片組）。 由于每一款芯片組產(chǎn)品就對應一款相應的北橋芯片，所以北橋芯片的數(shù)量非常多。10南橋芯片： 南橋芯片（South Bridge）是主板芯片組的重要組成部分，一般位于主板上離CPU插槽較遠的下方，PCI插槽的附近，這種布局是考慮到它所連接的I/O總線較多，離處理器遠一點有利于布線。相對于北橋芯片來說，其數(shù)據(jù)處理

12、量并不算大，所以南橋芯片一般都沒有覆蓋散熱片。南橋芯片不與處理器直接相連，而是通過一定的方式（不同廠商各種芯片組有所不同，例如英特爾的英特爾Hub Architecture以及SIS的Multi-Threaded“妙渠”）與北橋芯片相連。南橋芯片負責I/O總線之間的通信，如PCI總線、USB、LAN、ATA、SATA、音頻控制器、鍵盤控制器、實時時鐘控制器、高級電源管理等，這些技術一般相對來說比較穩(wěn)定，所以不同芯片組中可能南橋芯片是一樣的，不同的只是北橋芯片。所以現(xiàn)在主板芯片組中北橋芯片的數(shù)量要遠遠多于南橋芯片。例如早期英特爾不同架構的芯片組Socket 7的430TX和Slot 1的440L

13、X其南橋芯片都采用82317AB，而近兩年的芯片組845E/845G/845GE/845PE等配置都采用ICH4南橋芯片，但也能11搭配ICH2南橋芯片。更有甚者，有些主板廠家生產(chǎn)的少數(shù)產(chǎn)品采用的南北橋是不同芯片組公司的產(chǎn)品，例如以前升技的KG7RAID主板，北橋采用了AMD 760，南橋則是VIA 686B。 南橋芯片的發(fā)展方向主要是集成更多的功能，例如網(wǎng)卡、RAID、IEEE 1394、甚至WI-FI無線網(wǎng)絡等等。12第二章：輔助芯片在M/B中的作用。FWH:( BIOS) BIOS芯片是一顆存儲著計算器基本的輸入輸出系統(tǒng)(BIOS)程序的只讀電可擦除內(nèi)存芯片。它是主板上一顆最特殊也是最關

14、鍵的芯片，它本身其實就是一個程序也可以說是一個軟件，因為它保存著控制計算器開機到操作系統(tǒng)導入的整個過程的程序。通俗地說，BIOS芯片就是固化了軟件的硬件，稱之為Firmware Hub ，軟件硬件相接合的“固件”。 BIOS程序由三部分組成：開機上電自檢程序、系統(tǒng)信息設置程序、系統(tǒng)激活自舉程序。 BIOS程序的主要功能包涵：PC機加電自檢(POST，Power On Self Test)、中斷服務、CMOS設置、系統(tǒng)自舉。 BIOS對計算機提供最低級的、最直接的硬件控制，相當于計算機硬件與軟件13程序之間的一座橋梁，負責開機時對系統(tǒng)的各項硬件進行初始化設置和測試，以確保系統(tǒng)能夠正常工作。 Su

15、per I/O，超級輸入輸出芯片。之所以稱之為超級I/O芯片，是因為它控制著計算器最基本的輸入輸出設備，如鼠標、鍵盤、打印機、掃描儀、軟驅、游戲機等。Super I/O一般通過LPC總線或ISA總線與南橋連接。因其總線速度比較慢，一般接低速的外設。不同型號的Super I/O芯片提供的I/O界面稍有不同，最基本的界面有：軟驅(Floppy)界面、PIO界面、SIO界面、 PS/2界面等。 除了外設界面控制模塊外，Super I/O芯片還集成有一個較復雜的系統(tǒng)功能模塊。根據(jù)型號的不同該模塊包涵的功能可能有主復位發(fā)生(Rest)、供電正常(PG，Power Good)信號、供電排序及控制、SMBu

16、s 的接口電壓轉換與隔離，以及扇速過慢報警的扇速監(jiān)控功能等。Super I/O14 H8是Notebook主板上專有的不可缺少的一顆芯片。在了解了BIOS和Super I/O之后，我們不難理解H8的組成。H8和BIOS一樣也屬于“固件”，在Notebook主板上與BIOS配合使用。不同的是H8除了存儲程序外還具有其它管理和控制功能。它的管理和控制功能相當于取代了Super I/O 的部分功能，主要有控制鍵盤、鼠標(Touch PAD，觸摸屏)以及管理電源、檢測溫度、控制風扇速度等作用。H8因為同時具有這些控制作用，所以也叫KBDBIOS。 H8與南橋連接的總線和BIOS與南橋連接的總線一樣，同

17、為LPC總線或ISA總線。H8芯片時鐘產(chǎn)生器芯片 時鐘產(chǎn)生器我們知道計算器是在時鐘脈沖CLK的統(tǒng)一控制下，一個節(jié)拍一個節(jié)拍的工作的。計算器中的一條指令的功能實現(xiàn)，是將這些功能細分成若干個最基本的操作，順序完成這些基本操作就實現(xiàn)了這條指令的規(guī)定功能?；静僮鞯耐瓿墒怯梢恍┚哂忻钚再|的脈沖信號控制電子線路各部件完成的。這些命令信號的15出現(xiàn)在時間上必需有嚴格的先后順序。這種嚴格的時間上的先后順序稱為時序(Time Order)。確定時序必須利用定時信號。在計算器中定時信號由時鐘信號CLK產(chǎn)生。時鐘信號CLK是由振蕩器和時鐘發(fā)生電路提供，它是計算器一切操作的計時標準和基本控制信號，是各種命令脈沖信

18、號和定時信號的脈沖源。我們稱CLK發(fā)生電路為時鐘產(chǎn)生器或時鐘合成器，它通過對震蕩器提供的基準頻率進行分頻與倍頻，產(chǎn)生各種工作頻率提供給主板的各個部件。區(qū)別于RTC產(chǎn)生的實時時鐘，我們稱CLK為系統(tǒng)時鐘。橋接器芯片 現(xiàn)代計算器的外部設備種類越來越多，而前面我們所講的芯片和芯片組大多只能提供傳統(tǒng)的外設控制界面，為了解決這個問題就出現(xiàn)了橋接控制器芯片，簡稱橋接器。橋接器就是在一種控制界面和另一種控制界面之間建立起一個可以互相傳遞。16數(shù)據(jù)的橋梁?；蛘哒f是把一種總線傳遞規(guī)范轉換為另一種規(guī)范的總線傳遞方式.最常見的是PCI橋接器，如1394控制器、PCMCIA控制器等。1394控制器是把PCI總線轉換為

19、IEEE1394總線，用來連接符合該總線規(guī)范的外設如1394硬盤等。PCMCIA控制器是把PCI總線轉換為PCMCIA總線，用來連接符合該規(guī)范的PC Card外設如無線網(wǎng)卡等。17第三章：INTEL/VIA/SIS系列移動芯片組Intel系列移動芯片組 當前Intel的主力移動芯片組有三個系列：845系列，852系列和855系列，下面具體為大家介紹這幾款芯片組。 845系列 845系列移動芯片組是2002年3月隨著Mobile Pentium4-M一起推出的.Mobile Pentium4-M帶來了太多的諸如“400MHz前端總線”等令人激動的新東西，而845系列移動芯片組則是專門為Penti

20、um4移動處理器設計和優(yōu)化的，該系列包括845MP和845MZ兩款產(chǎn)品，它們開創(chuàng)了移動芯片組支持DDR內(nèi)存的先河。與上一代產(chǎn)品830相比，845芯片組支持400MHz前端總線，而830只支持133MHz前端總線；845支持DDR200/266內(nèi)存規(guī)范，而830系列則只提供了對PC133 SDRAM的支持；845系列支持AC97音效，對應ACPI 2.0版電源管理規(guī)范，而這些830均不支持；另外，84518系列對Mobile Pentium4-M的Enhanced Speedstep及Deeper Sleep Alert State節(jié)能技術提供了完美的支持，而與其搭配的移動型ICH3-M南橋芯片

21、則提供了對Ultra ATA100規(guī)范的支持，這些都把830遠遠拋在身后。 19852系列 相比845系列而言，852家族顯得“人丁興旺”852GM、852GMV、852GME和852PM。鑒于與之對應的處理器的不同，我們把這四款芯片組分成兩組來介紹 852GM是Intel于2003年1月推出的移動芯片組，同樣支持Mobile Pentium4-M處理器。與845MP相比，852GM除了整合了頻率為133MHz的3D顯示內(nèi)核，同時與之搭配的南橋芯片升級為ICH4-M之外就沒有其他新元素了；而今年年初推出的852GMV則是Intel以852GM為基礎改進而來的產(chǎn)品。然而令人費解的是，852GMV

22、除了增加了對0.13微米制程的Mobile Celeron處理器的支持外，其他并無變化，傳言中支持533MHz前端總線的特性也并未成為現(xiàn)實?？磥?52GMV只是Intel為了搶占低端市場而推出的一款芯片組。除了Mobile Pentium4-M處理器之外，Intel還針對需要強勁性能的筆記本電腦用戶推出了在桌面版Pentium4的基礎上加入節(jié)能技術的Mobile Pentium4（注意沒有“M”）系列處理器，而852PM和852GME正是為了配合這20一系列的處理器而推出的芯片組。兩款芯片組相比較，852GME集成了Intel Extreme Graphics2顯示內(nèi)核，該顯示內(nèi)核是基于830

23、系列芯片組集成的顯示內(nèi)核改進而來，但性能上還是令人不敢恭維，其他規(guī)格均與852PM相同：支持533/400MHz前端總線，支持高達2GB的DDR266/333內(nèi)存。以上兩項是相對852GM和852GMV規(guī)格的提高之處很明顯，這兩款芯片組是針對高端市場推出的。21855系列 855系列芯片組可以說是當今市場的“紅人”，以為他們服務的對象是目前炙手可熱的Pentium M。855系列包括三款芯片組：855PM、855GM、855GME。 855PM是為Pentium M量身定做的芯片組，該款芯片組對Pentium M的新特性提供了最為完美的支持。“訊馳”筆記本電腦電池使用時間的延長是與Pentiu

24、m M的低功耗分不開的，但也同樣得益于855PM芯片組的優(yōu)秀設計。855PM是由以優(yōu)秀的電路設計能力而聞名于世的以色列開發(fā)小組設計的，電壓僅為1.2V，而845及830系列芯片組的電壓為1.8V，低電壓自然是855PM低功耗的原因之一。855GM是隨855PM一起發(fā)布的芯片組，從852系列的命名規(guī)則上我們就可以猜到兩者的區(qū)別所在：855PM是不集成顯示核心的版本，而855GM則集成了顯示核心；除此之外，855GM還不支持DDR333內(nèi)存規(guī)范，這就使得顯示核心的性能進一步被削弱了，因為顯存需要從主內(nèi)存共享。 855GME是855GM的改進版，雖然內(nèi)置的還是同樣的顯示內(nèi)核，但其核心頻22率已經(jīng)由原

25、來的200MHz提高至250MHz，并且855GME提供了對DDR333內(nèi)存規(guī)范的支持，在功耗并未提升多少的情況下明顯提高了顯示內(nèi)核的性能。目前，許多超輕超薄筆記本電腦均已將芯片組升級至855GME，855GM則處于淘汰的邊緣23VIA系列移動芯片組支持Intel移動處理器的芯片組 Pentium4-M時代，VIA推出了P4N266及P4N333兩款集成了Savage4顯示核心的芯片組，然而并沒有在市場上引起太大反響。 在獲得了生產(chǎn)Pentium M芯片組的授權后，VIA推出了PN800和PN880芯片組，PN800支持單通道DDR266/333/400內(nèi)存規(guī)范，集成支持雙頭顯示的UniChr

26、ome2顯示核心，提供了DuoView、TV-Out、iDCT、運動補償和MPEG2 video處理功能，PN880作為更高端的產(chǎn)品將會集成更多的功能，比如支持雙通道內(nèi)存等。PN800LV，用了更多的能耗控制管理技術，增加筆記本的電池續(xù)航能力。這三款北橋芯片都和VIA的VT8237南橋芯片配合使用，提供6個USB 2.0端口,并行ATA-33/66/100/133,串行ATA-150, 10/100Mb/s Ethernet, 6-channel AC97 audio和MC97 modem的支持。支持AMD移動處理器的芯片組 Athlon XP-M的優(yōu)秀性能令AMD在移動市場搶到了一席之地，但

27、在這其中VIA24也功不可沒：VIA所推出的KN266和KN333芯片組均對Athlon XP-M做了大量優(yōu)化，支持AMD的Power Now！節(jié)能技術。其中KN266支持DDR200/266內(nèi)存規(guī)范，北橋芯片集成了Savage4 GFX顯示核心，采用266MB/S帶寬的V-Link與南橋芯片連接；而KN333的性能則更上一層樓：支持DDR333內(nèi)存規(guī)范，集成Zootrope FX顯示核心，V-Link帶寬則提升至533MB/S。有了性能強勁的芯片組作為后盾，Mobile Athlon XP-M才能在移動市場中闖出一片天地。 為了搶占高端市場，AMD推出了Mobile Athlon64，而VI

28、A作為AMD平臺最大的芯片組供應商自然也會全力配合，其推出的K8N800移動芯片組的創(chuàng)新之處眾多：獨有的高速低延遲的Hyper8總線技術提供了處理器與內(nèi)存之間的快速連接通道；完美支持AMD的HyperTransport技術，使Mobile Athlon64平臺在處理器和芯片組之間擁有超高的數(shù)據(jù)傳輸頻寬。該芯片組集成了Unichrome2顯示核心，并支持外界AGP8X顯示芯片，同時支持USB2.0、Serial ATA-150等流行功能。25支持Intel處理器的移動芯片組 SIS推出的適用于Mobile Pentium4的SISM661FX芯片組就因為其低廉的價格和不俗的性能得到了眾多廠商的支

29、持。，SIS推出的Pentium M芯片組SIS648MX和SISM661MX。兩款芯片組的不同之處在于SISM661MX整合了Real256E高性能顯示核心，而SISM648MX則為獨立型芯片組。在搭配了SIS162無線網(wǎng)絡芯片之后，整個平臺就可以提供完整的無線互連功能，儼然一個新的訊馳平臺。支持AMD處理器的移動芯片組 針對AMD的Mobile Athlon XP處理器，SIS推出了一款規(guī)格相當高的整合移動芯片組SIS741。這款芯片組支持333MHz前端總線及DDR400內(nèi)存規(guī)范，整合了具有Ultra-AGPII先進繪圖技術的顯示核心，最高支持分辨率為16001200的UXGA大屏幕。S

30、IS741還支持最新的Hyper Streaming技術，而與之搭配的南橋芯為SIS963，南北橋芯片之間的傳輸帶寬高達1GB/S。SIS系列移動芯片組2627第四章：GMCH(MCH)/北橋的主要功能北橋/ GMCH(MCH)芯片組之所以通俗的稱為北橋南橋是因為它們象橋梁一樣架起數(shù)據(jù)傳輸?shù)男诺馈１睒蚴菙?shù)據(jù)流通最大的一座橋梁。因為任何要傳輸?shù)臄?shù)據(jù)都必需通過北橋到達內(nèi)存，任何要處理計算的數(shù)據(jù)都必需通過北橋從內(nèi)存中取得。北橋還是一個處理中心，因為大部分北橋都集成了圖形處理器，所有要顯示的圖形數(shù)據(jù)都由北橋處理輸出。北橋有時被人稱為四端口控制器。它提供了四個連接界面(Interface)：與CPU連接

31、的FSB界面；與內(nèi)存連接的M Bus界面；與南橋連接的界面；與圖形處理器連接的AGP界面或與顯示器連接的VGA界面。北橋內(nèi)部功能組成模塊除了各個界面的控制模塊還有兩個主要的模塊：內(nèi)存控制模塊和圖形處理模塊。目前的北橋芯片有了打破傳統(tǒng)的局勢，如內(nèi)存控制模塊集成到CPU中，或直接提供接高速外設的界面如PCI Excess等。北橋的框架圖如下：28CPU內(nèi)存控制模塊FSB interfaceSB interfaceAGP interfaceMemory interface圖形處理模塊MemoryVGA interfaceADCADRGBCCAD北橋框架圖ADCA：AddressD：DataC：Con

32、trolRedRedBlueGreen29英代爾 852GM GMCH 系統(tǒng)架構Intel 852GM GMCH 系統(tǒng)平臺提供處理器接口， DDR 靜態(tài)隨機接達存儲器接口，顯示接口和HUB接口。 Intel 852GM GMCH 可支持移動版Intel Pentium 4 處理器-M ，移動版Intel賽揚芯片處理器和Intel賽揚芯片 M 處理器。 它支持一個單通道DDR 靜態(tài)隨機接達存儲器。Intel 852GM 芯片包含先進的電源理邏輯。Intel 852GM 芯片平臺支持第四代移動版輸入輸出控制器HUB，提供移動版CPU界面需求。Intel 852GM GMCH 是在一個 732 個針

33、的Micro- FCBGA封裝而且包含下列各項功能性: 支持單一的400MHz的或3 GB/s Intel CPU 1.2-1.30 個 V 的 AGTL+ 系統(tǒng)總線，支持32-bit地址，增強的Intel Speed Step技術.(Intel賽揚芯片 M 處理器和Intel賽揚芯片處理器不支持提高Intel Speed Step 技術)系統(tǒng)記憶體支持 不含 ECC 的200/266-MHz (SSTL_2) DDR DRAM ，最大支持1G容量。整合的圖形能力, 包括 3D rendering acceleration 和 2D hardware acceleration30整合 350

34、個MHz,24 位的RAMDAC,圖象分辨率1600 x1200-85Hz和1920 x1440-60Hz.一個獨立的雙通道 LFP LVDS 接口，頻率范圍25MHz112MHz (單通道/雙重的通道) 支持(1400 x105060Hz) 最大的顯示面板圖素深度為18 - bpp 。整合的 PWM(脈膊調制)界面控制背光亮度.一個165MHz 12位的,DVO 接口. I2C 和 DDC 通道支持雙通道獨立顯示深度睡眠支持高度并發(fā)操作分散仲裁31FSB interface FSB(Front System Bus)前端總線。是芯片組連接CPU的總線，根據(jù)芯片組的不同其規(guī)格也不同，當然所支持

35、的CPU也不同。目前前端總線的頻率一般有400MHz/533MHz/800MHz等，位寬有32位，64位。這裡實際上是指CPU的外頻和位寬即地址線位。32支持移動版Intel Pentium4- M處理器，主要特征包括:Intel 852GM GMCH processor 主處理器界面同步的雙倍地址傳輸 (2X)同步的四倍數(shù)據(jù)傳輸 (4X)支持系統(tǒng)總線中斷和邊緣觸發(fā)信號傳輸在這個模式中,Intel 852GM GMCH 支持:64B 緩存線寬前端總線頻率 400 個MHz的 (不支持雙處理器)所有的 AGTL+信號都有終止電阻32位地址總線允許處理器存取4G存儲空間。移動版Intel賽揚芯片處

36、理器主要特征包括:支持為 400 個MHz的前面偏袒總線頻率同步的雙倍地址傳輸 (2X)同步的四倍數(shù)據(jù)傳輸 (4X)33支持系統(tǒng)總線中斷和邊緣觸發(fā)信號傳輸所有的 AGTL+信號都有終止電阻32位地址總線允許處理器存取4G存儲空間。Intel賽揚芯片 M 處理器主要特征包括:支持 400 個MHz的前端總線頻率同步的雙倍地址傳輸 (2X)同步的四倍數(shù)據(jù)傳輸 (4X)前面邊總線中斷傳輸?shù)偷碾妷候寗覸tt(1.005V)支持動態(tài)電源關閉(DPWR#)所有的 AGTL+信號都有終止電阻32位地址總線允許處理器存取4G存儲空間。An 8-deep, In-Order queue支持動態(tài)電源關閉(DPWR

37、#)支持輸入輸出端口延遲34Host processor界面信號SignalNameTypeDescriptionADS# I/O AGTL+Address Strobe: The system bus owner asserts ADS# to indicate the first of two cycles of a request phase|地址選通: 系統(tǒng)總線擁發(fā)出ADS#用以指示一個請求相的兩個周期的第一個. The GMCH can assert this signal for snoop cycles and interrupt messages|GMCH 能發(fā)出該信號用以偵測

38、周期和中斷信息BNR# I/O AGTL+Block Next Request: Used to block the current request bus owner from issuing a new request|阻塞下個請求: 用以阻斷當前的總線控制者發(fā)行一個新的請求. This signal is used to dynamically control the CPU bus pipeline depth|該信號用來動態(tài)地控制處理器總線管道深度.35Signal NameTypeDescriptionSCS3:0#I/OSSTL_2Chip Select: These pins

39、select the particular DDR SDRAM components during the active state|芯片選擇: 這些Pin在活躍的狀態(tài)時選擇特別的 DDR 靜態(tài)隨機內(nèi)存成份.NOTE: There is one SCS# per DDR-SDRAM Physical SO-DIMM device row|注意:每一個DDR-SDRAM物理SO-DIMM行有一個SCS#. These signals can be toggled on every rising System Memory Clock edge 這些信號能在每一各系統(tǒng)memory時鐘上升邊緣的上被

40、觸發(fā)(SCMDCLK). SMA12:0I/OSSTL_2Multiplexed Memory Address: These signals are used to provide the multiplexed row and column address to DDR SDRAM|多元memory地址: 這些信號用來提供多元的DDR SDRAM行列地址SBA1:0I/OSSTL_2Bank Select (Memory Bank Address): These signals define which banks are selected within each DDR SDRAM row

41、|區(qū)塊選擇 (memory區(qū)塊選擇地址): 這些信號定義在DDR SDRAM中哪一個存儲區(qū)塊選擇. The SMA and SBA signals combine to address every possible location within a DDR SDRAM device|SMA 和 SBA 信號在DDR SDRAM中尋找每個可能被使用的地址 DDR SDRAM 界面信號36SRAS#I/OSSTL_2DDR Row Address Strobe: SRAS# may be heavily loaded and requires 2 DDR SDRAM clock cycles f

42、or setup time to the DDR SDRAMs |DDR 行地址選通: SRAS#可能在2個 DDR SDRAM時鐘周期被裝載、請求，安排DDR SDRAMs運行時間. Used with SCAS# and SWE# (along with SCS#) to define the System Memory commands|使用 SCAS# 和 SWE#(連同 SCS 一起#) 定義系統(tǒng)memory指令. SCAS#I/OSSTL_2DDR Column Address Strobe: SCAS# may be heavily loaded and requires 2 D

43、DR clock cycles for setup time to the DDR SDRAMs|DDR DDR 列地址選通: SCAS#可能在2個 DDR SDRAM時鐘周期被裝載、請求，安排DDR SDRAMs運行時間. Used with SRAS# and SWE# (along with SCS#) to define the System Memory commands|使用 SRAS# 和 SWE#(連同 SCS 一起#) 定義系統(tǒng)memory指令. SWE#I/OSSTL_2Write Enable: Used with SCAS# and SRAS# (along with

44、SCS#) to define the DDR SDRAM commands|寫準許: 使用 SCAS# 和 SRAS#(連同 SCS 一起#) 定義 DDR SDRAM指令. SWE# is asserted during writes to DDR SDRAM| |SWE#在寫入 DDR SDRAM的時候被發(fā)出. SWE# may be heavily loaded and requires two DDR SDRAM clock cycles for setup time to the DDR SDRAMs|SWE#可能在2個 DDR SDRAM時鐘周期被裝載、請求,安排DDR SDRA

45、Ms運行時間 37SDQS8:0I/OSSTL_2Data Strobes: Data strobes are used for capturing data|數(shù)據(jù)選通: 數(shù)據(jù)選用以取得數(shù)據(jù). During writes, SDQS is centered in data|在寫周期,SDQS 分配在數(shù)據(jù)中心. During reads, SDQS is edge aligned with data|在讀取周期的時候， SDQS在數(shù)據(jù)列隊的邊緣. The following list matches the data strobe with the data bytes|下列的列表對應選通與數(shù)據(jù)

46、位. There is an associated data strobe (DQS) for each data strobe (DQ) and check bit (CB) group|每個數(shù)據(jù)選通 (DQ) 和bit檢查(CB)組合有一個聯(lián)合的數(shù)據(jù)選通 (DQS).SDQS7 - SDQ63:56SDQS6 - SDQ55:48SDQS5 - SDQ47:40SDQS4 - SDQ39:32SDQS3 - SDQ31:24SDQS2 - SDQ23:16SDQS1 - SDQ15:8SDQS0 - SDQ7:0NOTE: ECC error detection is NOT suppor

47、ted: SDQS8 signal should be left as NC (“No Connect”) on the Intel 852GM/852GMV GMCH| 注意: ECC 錯誤診測不被支持: SDQ8 信號在 852 GM/852 GMV GMCH 不被連接.38SDQ71:0I/OSSTL_2Data Lines: These signals are used to interface to the DDR SDRAM data bus|數(shù)據(jù)線: 這些信號連接到DDR SDRAM 數(shù)據(jù)總線接口.NOTE: ECC error detection is NOT supporte

48、d: SDQ71:64 signals should be left as NC (“No Connect”) on Intel 852GM/852GMV GMCH|注意: ECC 錯誤診測不被支持: SDQ71:64 信號在 852 GM/852 GMV GMCH 不被連接. SCKE3:0I/OSSTL_2Clock Enable: These pins are used to signal a self-refresh or power down command to a DDR SDRAM array when entering system suspend|Clock準許: 這些信號

49、線用來作發(fā)出一個自動刷新或電源關閉命令到一個DDR SDRAM序列當入系統(tǒng)中止時. SCKE is also used to dynamically power down inactive DDR SDRAM rows|SCKE 也習慣于動態(tài)關閉DDR SDRAM行. There is one SCKE per DDR SDRAM row|每個DDR SDRAM行有一個SCKE. These signals can be toggled on every rising SCK edge|這些信號能在每個 SCK 上升邊緣上被觸發(fā) SMAB5,4,2,1I/OSSTL_2Memory Addre

50、ss Copies: These signals are identical to SMA5,4,2,1 and are used to reduce loading for selective CPC(clock-per-command|記憶地址復制: 這些信號和 SMA 5,4,2,1 相同而且用來為減少CPC選擇負載(-每個指令的時鐘). These copies are not inverted|這些復制不可倒傳. 39SDM8:0I/OSSTL_2 Data Mask: When activated during writes, the corresponding data grou

51、ps in the DDR SDRAM are masked|數(shù)據(jù)標識: 在寫周期, 對應的數(shù)據(jù)組在 DDR SDRAM中被標識. There is one SDM for every eight data lines|每八條數(shù)據(jù)線有一個SDM. SDM can be sampled on both edges of the data strobes|SDM 能在數(shù)據(jù)選通的兩邊緣上被抽樣.RCVENOUT#I/OSSTL_2Clock Output: Used to emulate source-synch clocking for reads|Clock輸出: 在每個讀周期用以仿真同步時鐘源

52、.RCVENIN#I/OSSTL_2Clock Input: Used to emulate source-synch clocking for reads|Clock輸入: 在每個讀周期用以仿真同步時鐘源. 40Hub 界面信號Signal NameTypeDescription|描述HL10:0I/O1.5Packet Data: Data signals used for HI read and write operations|打包數(shù)據(jù): HI讀寫操作數(shù)據(jù)信號.HLSTBI/O1.5Packet Strobe: One of two differential strobe signal

53、s used to transmit or receive packet data over HI |信息包選通: 兩個微分選通信號中的一個用作傳輸或接收包數(shù)據(jù).HLSTB#I/O1.5Packet Strobe Complement: One of two differential strobe signals used to transmit|信息包選通補充: 兩個微分選通信號中的一個用作傳輸或接收包數(shù)據(jù).41Clocks Signal NameTypeDescriptionHost Processor Clocking|主處理器ClockBCLKBCLK#ICMOSDifferentia

54、l Host Clock In: These pins receive a buffered host clock from the external clock synthesizer|微分主Clock輸入: 這些引腳接受來自外部的時鐘合成器的一個被緩沖的主時鐘. This clock is used by all of the GMCH logic that is in the Host clock domain (host, Hub and System Memory|這一個時鐘被所有的在主時鐘領域中的 GMCH 邏輯用 (host, Hub和系統(tǒng)記憶體). The clock is a

55、lso the reference clock for the graphics core PLL|這個時鐘也是圖形核心 PLL 的叁考時鐘. This is a low voltage differential input|這是低的電壓微分輸入. DAC ClockingDREFCLKILVLVTTLDisplay Clock Input: This pin is used to provide a 48-MHz input clock to the Display PLL that is used for 2D/Video and DAC|顯示Clock輸入: 這一個引腳用來提供 48 M

56、Hz輸入時鐘給作為2D/Video and DAC顯示的PLL42System Memory Clocking|系統(tǒng)記憶ClockSCK5:0OSSTL_2Differential DDR Clock: SCK and SCK# pairs are differential clock outputs|微分 DDR Clock: SCK 和 SCK#是一對微分時鐘輸出. The crossing of the positive edge of SCK and the negative edge of SCK# is used to sample the address and control

57、signals on the DDR SDRAM|在SCK正脈沖的邊緣和SCK#負脈沖的邊緣的交叉點，用來取樣DDR SDRAM的地址和控制信號. There are 3 pairs to each SO-DIMM|每個SO-DIMM有三對時鐘信號。NOTE: ECC error detection is NOT supported: SCK2, SCK5 signals should be left as NC (“No Connect”) on the Intel 852GM/852GMV GMCH|注意: ECC 錯誤偵測不被支持: SCK2,SCK5 信號在 852 GM/852 GM

58、V GMCH 不被連接. SCK5:0#OSSTL_2Complementary Differential DDR Clock: These are the complimentary differential DDR SDRAM clock signals|補充的DDR微分時鐘輸出. 這些是補充的DDR 微分時鐘輸出NOTE: ECC error detection is NOT supported: SCK2#, SCK5# signals should be left as NC (“No Connect”) on the Intel 852GM/852GMV GMCH|注意: ECC 錯誤偵測不被支持: SCK2#, SCK5# 信號在 852 GM/852 GMV GMCH 不被連接. 43DVO/Hub Input ClockingGCLKINICMOSInput Clock: 66-MHz, 3.3-V input clock from external buffer DVO/Hub Interface|輸入Clock: 來自外部的緩沖 DVO/HUB接口的66-MHz,3.3-V 輸入時鐘.DVO ClockingDVOCCLKDVOCCLK#ODVODifferential DVO