常用集成組合邏輯電路

1、4.4 常用集成組合邏輯電路05年11月30日1復習上次課內(nèi)容組合邏輯電路由各種門電路組成的，用于實現(xiàn)某種功能的復雜邏輯電路；組合邏輯電路分析給出組合邏輯電路圖，分析其邏輯功能；組合邏輯電路設計根據(jù)要求把實際問題轉(zhuǎn)化為邏輯問題，根據(jù)題意寫出邏輯表達式并化簡，最后畫出邏輯電路圖。24.4 常用集成組合邏輯電路4.4.1 加法器(半加；一位全加；多位全加）4.4.2-1 二進制譯碼器 4.4.2-3 七段顯示譯碼器 4.4.4 編碼器4.4.3 數(shù)據(jù)選擇器144.4.2-2 二十進制譯碼器34.4.1 加法器1 1 0 11 0 0 1+回顧：A=1101, B=1001, 計算A+B011010

2、011請同學們思考以下兩個問題:1、各位上的運算有何不同之處？2、只考慮某一位數(shù)相加，用邏輯電路實現(xiàn)，分別有幾個輸入端和輸出端？加法器4加法運算的基本規(guī)則：（1）逢二進一。（2）最低位是兩個數(shù)最低位的疊加，不需考慮進位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進位。（4）任何位相加都產(chǎn)生兩個結果：本位和向高位的進位。加法器51. 半加器:實現(xiàn)最低位加運算的邏輯電路.半加運算不考慮從低位來的進位(1)邏輯轉(zhuǎn)換A-加數(shù)；B-被加數(shù)；S-本位和；C-進位。真值表加法器(2)列出真值表6S=AB+AB=A BC=AB半加器真值表加法器(3) 邏輯表達式7S=AB+AB=A BC=AB(

3、4) 畫半加器邏輯電路圖A&1BSC半加器ABSCABCSHA邏輯符號加法器82、一位全加器 An-加數(shù)；Bn-被加數(shù)；Cn-1-低位的進位；Sn-本位和；Cn-進位。邏輯轉(zhuǎn)換邏輯狀態(tài)表AnBnCn-1SnCn0000000110010100110110010101011100111111加法器9全加器真值表An Bn Cn-1 Sn Cn 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1Sn = Cn-1 (An Bn)全加器邏輯函數(shù)式加法器請同學寫出Sn、 Cn的表達式C n =

4、AnBn+Cn-1(An Bn) = AnBn Cn-1(An Bn)下一張10附頁Sn=AnBnCn-1+AnBnCn-1+AnBnCn-1+AnBnCn-1 =An（BnCn-1+BnCn-1）+An （ BnCn-1+BnCn-1 ） =An（Bn Cn-1）+An （ Bn Cn-1） =An Bn Cn-1Cn=AnBnCn-1+AnBnCn-1+AnBn =(AnBn+AnBn)Cn-1+AnBn返回11畫出邏輯圖(Cn表達式采用與非式)=1=1AnBnCn-1SnAnBnCn-1(An Bn)C n112邏輯圖變換（由課本P98圖4.16變換）邏輯符號AnBnCn-1SnCnCO

5、CI低位向本位的進位本位向高位的進位本位和本位加數(shù)1AnBnCn-1SnCnCOCO加法器注意：由兩個半加器可以構成一個一位全加器An BnAn BnAn BnAn Bn Cn-1(An Bn) Cn-1An Bn +(An Bn) Cn-113Sn = Cn-1 (An Bn)C n = AnBn+Cn-1(An Bn)An&1Bn&1Cn-1SnC n1全加器由2個半加器構成一個全加器半加器加法器14全加器AnBnCn-1FnCn3、多位全加器例：用4個全加器構成一個4 位二進制加法器C0C3A0A3A2A1B0B1B3B2F0F1F2F374LS83加法器154.4.2 譯碼器 用途:

6、計算機中的地址譯碼電路。譯碼器 譯碼與編碼是相逆的過程，譯碼器是將每一組輸入代碼譯為特定輸出信號的組合邏輯電路。16一、二進制譯碼器 將n種輸入的組合譯成2n種電路狀態(tài)。也叫n-2n線譯碼器。其輸入為一組二進制代碼，輸出為一組高低電平信號。常用類型:2線 4線譯碼器 型號: 74LS1393 線 8線譯碼器 型號: 74LS1384 線 16線譯碼器 型號: 74LS154譯碼器 171、 2 線 4線譯碼器 A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y30 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1 Y0Y0畫關于 的卡諾圖A1A00111110

7、0Y0=A1 + A0 =A1A0寫出關于 的邏輯式Y0 譯碼器 18同理寫出其他輸出量的邏輯式Y0=A1 + A0 =A1A0Y1=A1 + A0 =A1A0Y2=A1 + A0 =A1A0Y3=A1 + A0 =A1A011&Y0 Y2 Y1 Y3 A1A074LS139譯碼器 有何規(guī)律?192、 3線8線譯碼器（74LS138）A0A1A2Y0Y1Y7A2A1A00 0 0 只 =0Y00 0 1 只 =0Y11 1 1 只 =0Y7(邏輯電路設計方法同24譯碼器)譯碼器 Y0=A2A1A0 , Y1=A2A1A0, Y2=A2A1A0, Y3=A2A1A0Y4=A2A1A0 , Y5=

8、A2A1A0, Y6=A2A1A0, Y7=A2A1A0203、 4線16線譯碼器（74LS154）(邏輯電路設計略,設計方法同24譯碼器)0 0 0 1 只 =0A2A1A00 0 0 0 只 =0Y0Y11 1 1 1 只 =0Y15A3A0A1A2Y0Y1Y15A3譯碼器 21譯碼器的應用舉例:(1) 模擬信號多路轉(zhuǎn)換的數(shù)字控制 數(shù)字控制信號u輸入模擬電壓模擬電子開關u0u1u2u3譯碼器A1A0Y0Y1Y2Y3輸出模擬電壓譯碼器 22(2) 計算機中存儲器單元及輸入輸出接口的尋址0單元1單元2單元3單元控制門控制門控制門控制門譯碼器A1A0Y0Y1Y2Y3或接口單元存儲器單元 計算機

9、中央控制 單元 (CPU)數(shù)據(jù)線地址線 單元選擇線譯碼器 23地址線數(shù)n 尋址范圍(可選擇的單元數(shù)) n 2 3 4 16 (單片機) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK)譯碼器 24二、二十進制譯碼器譯碼器 8421BCD碼是常用的二十進制碼，它用二進制碼00001001代表十進制數(shù)09。問題：幾個輸入，幾個輸出？答：4個輸入，10個輸出。10101111六個數(shù)碼為無關項（無所謂）。251、 8421BCD碼真值表譯碼器 十進制數(shù)輸入輸出A3A2A1A0W0W1W2W3W4W5W6W7W8W9000001000000000100010100000000

10、200100010000000300110001000000401000000100000501010000010000601100000001000701110000000100810000000000010910010000000001262、邏輯函數(shù)表達式W0=A3A2A1A0；W1=A3 A2A1A0 ； W2=A3A2A1A0W3=A3A2A1A0；W4=A3 A2A1A0 ； W5=A3A2A1A0W6=A3A2A1A0；W7=A3 A2A1A0 ； W8=A3A2A1A0W9=A3A2A1A03、用卡諾圖化簡:紅色部分可以去掉。4、畫出邏輯圖27A3A2A1A01111& W0&

11、 W1& W2& W3& W4& W5& W6& W7& W8& W928三、 七段顯示譯碼器顯示譯碼器 用于將數(shù)字儀表、計算機、和其它數(shù)字系統(tǒng)中的測量數(shù)據(jù)、運算結果譯成十進制數(shù)顯示出來。數(shù)字、文字、符號代碼顯示譯碼器顯示器29abcdefgYa-Yg: 控制信號高電平時,對應的LED亮低電平時,對應的LED滅發(fā)光二極管510YaYbYgabg510510顯示譯碼器二-十進制顯示譯碼器-七段數(shù)碼管顯示譯碼器30譯 碼 器A3A2A1A0A3-A0: 輸入數(shù)據(jù)要設計的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器abcdefgYaYbYcYdYeYfYg顯示譯碼器 31Yaabcdefg譯 碼 器Yb

12、YcYdYeYfYgA3A2A1A0七段顯示譯碼電路真值表十進制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1輸入二進制數(shù)輸出顯示譯碼器 32七段顯示譯碼電路真值表十進制數(shù) A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 顯示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0

13、 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 1 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 1 0 1 1 9 33A3A2A1A000110100100111101111111000無所謂項當1處理先設計輸出Ya的邏輯表示式及電路圖Ya=A3+A2A0+A2A1+A2A0=A3 A2A0A2A1A2A0 A3A2A1A0 Ya0 0 0 0 0 1 1 0 0 0 1 02 0 0 1 0 1 3 0 0 1 1

14、 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1 0 0 0 1 9 1 0 0 1 1顯示譯碼器 34以同樣的方法可設計出Yb-Yg的邏輯表示式及其電路圖；將所有電路圖畫在一起，就得到總電路圖。將此電路圖集成化，得到七段顯示譯碼器的集成電路74LS48（國產(chǎn)型號：T339）74LS48(T339)GNDVcc電源5V地A3A2A1A0YaYbYdYfYeYgYcLTIBIBR七段數(shù)碼管顯示譯碼器顯示譯碼器 35IB為0時，使Ya-Yg=0，全滅。IBR 為0且A3A00時，使Ya-Yg=0，全滅?？刂贫丝刂贫似叨螖?shù)碼管顯示譯碼器輸入數(shù)據(jù)輸出為0時，使Ya-Yg=1,亮“8”，說明工作正常。LT：測試端LTIB：滅燈端(輸入)IBR：滅零輸入端：滅零輸出端YBR控制端功能74LS48(T339)GNDVcc電源5V地A3A2A1A0YaYbYdYfYeYgYcLTIB