計(jì)算機(jī)組成原理95

1、計(jì)算機(jī)組成原理computer organization principle顧 浩 趙寶華8/28/20221第4章存儲(chǔ)系統(tǒng)本章要點(diǎn)與早期的以運(yùn)算器為中心的計(jì)算機(jī)不同，現(xiàn)代計(jì)算機(jī)已形成了以存儲(chǔ)器為中心的系統(tǒng)結(jié)構(gòu)。存儲(chǔ)器和存儲(chǔ)系統(tǒng)已成為影響整個(gè)計(jì)算機(jī)系統(tǒng)最大吞吐量的決定性因素。本章講解的思路是先講存儲(chǔ)系統(tǒng)，再講組成存儲(chǔ)系統(tǒng)的存儲(chǔ)器。重點(diǎn)討論存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)、存儲(chǔ)器的基本組成和工作原理。 存儲(chǔ)系統(tǒng)和存儲(chǔ)器是兩個(gè)不同的概念，存儲(chǔ)系統(tǒng)通常是由幾個(gè)容量、速度和價(jià)格各不相同的存儲(chǔ)器，按一定的體系結(jié)構(gòu)組織起來而構(gòu)成的系統(tǒng)。現(xiàn)代計(jì)算機(jī)都采用多層次的存儲(chǔ)器而構(gòu)成一個(gè)分級(jí)的存儲(chǔ)系統(tǒng)。8/28/20222目錄41

2、 分級(jí)存儲(chǔ)體系42 主存儲(chǔ)器43 輔助存儲(chǔ)器8/28/20223存儲(chǔ)器為中心的計(jì)算機(jī)結(jié)構(gòu)控制器輸入設(shè)備存儲(chǔ)器輸出設(shè)備運(yùn)算器計(jì)算步驟和原始數(shù)據(jù)計(jì)算結(jié)果圖1.5 存儲(chǔ)器為中心的計(jì)算機(jī)結(jié)構(gòu)框圖傳統(tǒng)計(jì)算機(jī)的五大部件:1.輸入設(shè)備2.輸出設(shè)備3.存儲(chǔ)器4.運(yùn)算器:又叫ALU5.控制器MM主存儲(chǔ)器ALU算術(shù)邏輯部件CU控制單元CPUI/O設(shè)備主機(jī)圖1-6 現(xiàn)代計(jì)算機(jī)的組成框圖現(xiàn)代計(jì)算機(jī)的三大部件:1.CPU(運(yùn)算器+控制器)2.I/O設(shè)備3.主存儲(chǔ)器MM 8/28/202244.1分級(jí)存儲(chǔ)體系4.1.1 對(duì)存儲(chǔ)系統(tǒng)的性能要求1存儲(chǔ)容量存儲(chǔ)器是用來存放程序和數(shù)據(jù)的重要部件, 猶如一個(gè)龐大的“數(shù)據(jù)侖庫”。存儲(chǔ)

3、容量是計(jì)算機(jī)存儲(chǔ)信息的能力。被定義為存儲(chǔ)器中可容納的存儲(chǔ)單元的總數(shù)。存儲(chǔ)容量的基本單位是字節(jié)(8位二進(jìn)制數(shù)碼),還可用KB、MB(兆) 、GB(吉) 、TB(太) 、PB(皮) 、EB 、ZB 、YB來衡量。 2存取速度存儲(chǔ)器的存取速度通常由存取時(shí)間Ta、存取周期Tm和存儲(chǔ)器帶寬Bm來參數(shù)來描述。 (1)存取時(shí)間Ta: 又稱訪問時(shí)間或讀寫時(shí)間, 指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。 8/28/20225存儲(chǔ)容量單位1 kilobyte kB = 1000 (103) byte 1 megabyte MB = 1 000 000 (106) byte 1 gigabyte GB =

4、1 000 000 000 (109) byte 1 terabyte TB = 1 000 000 000 000 (1012) byte 1 petabyte PB = 1 000 000 000 000 000 (1015) byte 1 exabyte EB = 1 000 000 000 000 000 000 (1018) byte 1 zettabyte ZB = 1 000 000 000 000 000 000 000 (1021) byte 1 yottabyte YB = 1 000 000 000 000 000 000 000 000 (1024) byte 1 no

5、nabyte NB = 1 000 000 000 000 000 000 000 000 000 (1027) byte 1 doggabyte DB = 1 000 000 000 000 000 000 000 000 000 000 (1030) byte 23.32=108/28/202264.1.1 對(duì)存儲(chǔ)系統(tǒng)的性能要求(2)存取周期Tm: 又叫讀寫周期, 是指存儲(chǔ)器進(jìn)行一次完整的讀寫操作所需的全部時(shí)間, 即連續(xù)兩次訪問存儲(chǔ)器操作之間所需的最短時(shí)間。一般情況下，TmTa。 (3)存儲(chǔ)器帶寬Bm: 又稱數(shù)據(jù)傳輸率, 是指每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。為提高存儲(chǔ)器的帶寬, 可采取以下

6、措施： 縮短存儲(chǔ)周期。 增加存儲(chǔ)字長(zhǎng)。 增加存儲(chǔ)體。(4)可靠性: 是指在規(guī)定的時(shí)間內(nèi), 存儲(chǔ)器無故障讀寫的概率。通常用平均無故障時(shí)間(Mean Time Between Failures, MTBF)來衡量。 8/28/202274.1.1 對(duì)存儲(chǔ)系統(tǒng)的性能要求(4) 功耗: 是一個(gè)不可忽視的問題, 是衡量環(huán)保性“綠色計(jì)算機(jī)”的一個(gè)重要指標(biāo)。它反映了存儲(chǔ)器件耗電多少, 也反映了其發(fā)熱的程度。(5) 性能價(jià)格比: 是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合性指標(biāo)。這項(xiàng)指標(biāo)與存儲(chǔ)器的結(jié)構(gòu)和外圍電路以及用途、要求、使用場(chǎng)合等諸多因素有關(guān)。 每個(gè)字節(jié)的成本 c=C/S(元/字節(jié))8/28/202284.1.2

7、存儲(chǔ)系統(tǒng)的分層結(jié)構(gòu)1.計(jì)算機(jī)應(yīng)用對(duì)存儲(chǔ)器要求的矛盾隨著計(jì)算機(jī)硬軟件系統(tǒng)的不斷發(fā)展, 計(jì)算機(jī)應(yīng)用領(lǐng)域日益擴(kuò)大, 對(duì)存儲(chǔ)器的要求也越來越高。既要求存儲(chǔ)容量大、存取速度快, 又希望成本價(jià)格低。這些要求自身矛盾, 相互制約, 在同一存儲(chǔ)器中難以同時(shí)滿足。 合理地分配存儲(chǔ)容量、速度和成本的有效措施是實(shí)現(xiàn)分級(jí)存儲(chǔ).這是一種把幾種存儲(chǔ)技術(shù)結(jié)合起來、互相補(bǔ)充的折衷方案。中央處理器CPU高速緩沖存儲(chǔ)器輔助存儲(chǔ)器(外存)主存儲(chǔ)器(內(nèi)存)圖4-2 三級(jí)存儲(chǔ)體系結(jié)構(gòu)示意圖左圖是三級(jí)存儲(chǔ)體系的結(jié)構(gòu)圖。該層次結(jié)構(gòu)規(guī)律是: 價(jià)格逐次降低； 容量依次增加； 訪問時(shí)間逐漸增大；使用上述三級(jí)存儲(chǔ)體系,從CPU看, 存儲(chǔ)速度接近于

8、上層的高速緩沖存儲(chǔ)器(最高), 容量及成本卻接近最低層的輔助存儲(chǔ)器(最低), 這大大提高了計(jì)算機(jī)系統(tǒng)的性能價(jià)格比。8/28/202292.存儲(chǔ)器訪問的局部性原理程序往往重復(fù)使用它剛剛使用過的數(shù)據(jù)和指令, 實(shí)驗(yàn)表明,一個(gè)程序用90%的時(shí)間去執(zhí)行僅占10%的代碼。分層結(jié)構(gòu)的存儲(chǔ)系統(tǒng)的實(shí)現(xiàn)是建立在程序訪問的局部性原理上的, 原理主要體現(xiàn)在以下三個(gè)方面：(1)時(shí)間方面: 在一小段時(shí)間內(nèi), 最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問。即當(dāng)前正在使用的信息很可能是后面立刻就要使用的信息, 程序循環(huán)和堆棧等操作中的信息便是如此。(2)空間方面: 最近被訪問過的程序和數(shù)據(jù), 往往集中在一小片存儲(chǔ)區(qū)域中。以順序執(zhí)

9、行為主流的程序和數(shù)據(jù)(如數(shù)組)就是如此。(3)在指令執(zhí)行順序方面: 指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性要大(大約5:1)。8/28/2022102.存儲(chǔ)器訪問的局部性原理在圖4-2所示的三級(jí)存儲(chǔ)系統(tǒng)中，各級(jí)存儲(chǔ)器中存放的信息必須滿足以下兩個(gè)原則：(1)一致性原則:即同一個(gè)信息會(huì)同時(shí)存放在幾個(gè)級(jí)別的存儲(chǔ)器中, 此時(shí), 這一信息在幾個(gè)級(jí)別的存儲(chǔ)器中必須保持相同的值。(2)包含性原則:指處在內(nèi)層(靠近CPU)的存儲(chǔ)器中的信息一定包含在各外層的存儲(chǔ)器中, 即內(nèi)層存儲(chǔ)器中的全部信息一定是各外層存儲(chǔ)器中所存信息中一小部分的副本。中央處理器CPU高速緩沖存儲(chǔ)器輔助存儲(chǔ)器(外存)主存儲(chǔ)器(內(nèi)存)圖4-2 三級(jí)存儲(chǔ)

10、體系結(jié)構(gòu)示意圖存儲(chǔ)器訪問的局部性原理是存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)技術(shù)可行性的基礎(chǔ)。根據(jù)這個(gè)原理才有可能把計(jì)算機(jī)頻繁訪問的信息放在高速存儲(chǔ)器中, 而把不經(jīng)常用的信息放在低速、低價(jià)的存儲(chǔ)器中。 8/28/2022113.存儲(chǔ)層次的性能參數(shù)為簡(jiǎn)單起見, 我們僅考慮由M1和M2兩個(gè)存儲(chǔ)器構(gòu)成的兩級(jí)存儲(chǔ)層次結(jié)構(gòu), 并假設(shè)M1的容量、訪問時(shí)間和每位價(jià)格分別為S1、TA1、P1，M2的參數(shù)為S2、TA2、 P2。(1)平均每位價(jià)格P 當(dāng)S1S2時(shí)，PP2 (2)命中率H在層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng)中, 某級(jí)存儲(chǔ)器的命中率是指CPU訪問存儲(chǔ)系統(tǒng)時(shí), 在該級(jí)存儲(chǔ)器中找到所需信息的概率, 即CPU命中的訪問次數(shù)與總訪問次數(shù)之比。命

11、中率H一般用模擬的方法來確定, 即通過模擬執(zhí)行一組典型程序, 分別記下訪問M1和M2的次數(shù)N1和N2則： P1 S1P2 S2 S1S2P N1 N1N2H失效率F=1-H8/28/2022123.存儲(chǔ)層次的性能參數(shù)(3)平均訪問時(shí)間TATA是與命中率關(guān)系密切的最基本的評(píng)價(jià)指標(biāo)TA H TA 1(1H)TA 2 H TA 1 F TA 2可見, 命中率H愈大愈好, H愈接近于1, 則TA 愈趨近于 TA 1, CPU能獲得最佳的平均速度。提高H的途徑有:提高輔助軟硬件的性能；擴(kuò)大M1的存儲(chǔ)容量以盡可能多地裝入有用信息, 減少M(fèi)2的調(diào)度次數(shù)。 8/28/202213舉 例某計(jì)算機(jī)系統(tǒng)的內(nèi)存由Ca

12、che和主存構(gòu)成，Cache的存取周期TA1為45ns，主存的存取周期TA2為200ns。已知在一段給定的時(shí)間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存，求：（1）Cache的命中率是多少？（2）CPU訪問內(nèi)存的平均訪問時(shí)間TA是多少？（3）Cache-主存系統(tǒng)的效率是多少？解： 命中率H（4500340）/ 45000.92。 CPU訪存平均時(shí)間TA 0.9245(10.92)20057.4ns cache-主存系統(tǒng)的效率e TA1 / TA =45/57.4=788/28/2022144.1.3 虛擬存儲(chǔ)器1.虛擬存儲(chǔ)器的基本概念如圖所示, 虛擬存儲(chǔ)器建立在主存輔存物理結(jié)構(gòu)的基礎(chǔ)

13、上, 是由附加硬件裝置及操作系統(tǒng)存儲(chǔ)管理軟件組成的存儲(chǔ)體系, 它將主存和輔存的地址空間統(tǒng)一編址, 形成一個(gè)龐大的存儲(chǔ)空間。 基本思想:通過某種策略, 把輔存中的信息一塊塊地調(diào)入主存, 給用戶提供一個(gè)比實(shí)際主存容量大得多的地址空間。此時(shí), 用戶感覺到好像具有一個(gè)容量足夠大的存儲(chǔ)系統(tǒng)。 CPU主存輔存輔助硬、軟件主存保存虛擬激活部分程序使用的虛擬存儲(chǔ)輔存存放部分的虛擬存儲(chǔ)器圖4-3 主存輔存層次示意圖圖4-4 虛擬存儲(chǔ)原理圖8/28/2022152.虛擬存儲(chǔ)器的特點(diǎn)(1)多個(gè)進(jìn)程可共享主存空間虛擬存儲(chǔ)器把主存空間劃分為較小的塊(頁面或段), 并以塊為單位分配給各進(jìn)程。這樣, 多個(gè)進(jìn)程就可共享一個(gè)較

14、小的主存空間。 (2)程序員不必做存儲(chǔ)管理工作虛擬存儲(chǔ)器自動(dòng)對(duì)存儲(chǔ)層次進(jìn)行管理, 不必程序員干預(yù)。 (3)采用動(dòng)態(tài)再定位, 簡(jiǎn)化了程序的裝入虛擬存儲(chǔ)器中采用頁式、段式和段頁式管理,可使同一程序很方便地裝入主存中的任意一個(gè)位置執(zhí)行。 8/28/2022163.頁式虛擬存儲(chǔ)器在頁式虛擬存儲(chǔ)器中, 把虛存空間和實(shí)存空間劃分為等長(zhǎng)的塊, 稱為虛頁和實(shí)頁, 每頁長(zhǎng)度是2的整數(shù)冪, 通常為512或幾KB。每個(gè)地址由兩部分組成:頁號(hào)和頁內(nèi)地址。信息往內(nèi)存調(diào)入以頁為單位的, 所以實(shí)地址與虛地址間的頁內(nèi)地址相同。因此, 虛-實(shí)地址的轉(zhuǎn)換主要是虛頁號(hào)向?qū)嶍撎?hào)的轉(zhuǎn)換，這個(gè)轉(zhuǎn)換關(guān)系由頁表給出。存儲(chǔ)管理軟件根據(jù)主存的運(yùn)

15、行情況,自動(dòng)為每個(gè)程序建立一張頁表, 存放在主存的特定區(qū)。頁表的內(nèi)容按虛頁號(hào)順序排列, 頁表長(zhǎng)度等于該程序的虛頁數(shù)。每一虛頁的使用情況占用一個(gè)存儲(chǔ)字, 叫頁表信息字。該信息字包含裝入位、修改位、替換控制位和實(shí)頁號(hào)等。 8/28/202217頁表1 21 71 41 51 6 替換虛頁號(hào) 裝入位 修改位 控制位 實(shí)頁號(hào)012340頁1頁2頁3頁4頁2頁4頁5頁6頁7頁虛存空間實(shí)(主存)空間(a)程序A的頁表(b)實(shí)頁與虛頁的對(duì)應(yīng)關(guān)系程序A圖4-5 頁表(a)程序A的頁表8/28/202218(2)地址轉(zhuǎn)換機(jī)構(gòu)每個(gè)程序都有一張頁表放在主存, 每張頁表都有一個(gè)頁表起始地址。程序運(yùn)行時(shí), 由頁式存儲(chǔ)管

16、理系統(tǒng)中的存儲(chǔ)管理軟件把該程序的起始地址讀到頁表基址寄存器。因CPU送來的地址是程序虛地址, 故必須進(jìn)行虛-實(shí)地址轉(zhuǎn)換, 圖4-6中表示頁表索引地址由基址寄存器內(nèi)容和虛頁號(hào)拼接而成, 是根據(jù)頁表索引地址讀出頁表信息字。 是檢測(cè)頁表信息字中裝入位的狀態(tài), 是拼接一個(gè)完整的實(shí)地址，CPU以此實(shí)地址訪問主存。頁表起始地址虛頁號(hào)頁內(nèi)地址實(shí)頁號(hào)頁內(nèi)地址頁表區(qū)“1”頁面有效“0”頁面無效頁表基址寄存器程序虛地址主存實(shí)地址頁表地址頁表索引地址來自CPU圖4-6 虛-實(shí)地址轉(zhuǎn)換8/28/202219舉例例:已知某系統(tǒng)采用頁式虛擬存儲(chǔ)器方案, 某程序中一條指令的虛地址是:1111100000, 該程序的頁表起始

17、地址是0011, 頁面大小是1K, 頁表中有關(guān)單元最后4位是實(shí)頁號(hào)。求: 某指令地址（虛地址）變換后的主存實(shí)地址。解: 頁表起始地址是0011, 由虛地址可得虛頁號(hào)為, 因頁面大小是1K, 頁內(nèi)地址是10位。得頁表地址為0011 00000111(307H), 由此得主存實(shí)地址是11001111100000。頁表地址007H300H307H8/28/202220舉例000000001100000000111000101234567011A程序頁表虛頁號(hào)實(shí)頁號(hào)頁內(nèi)地址 虛頁號(hào) 頁內(nèi)地址0頁1230頁1234567實(shí)存空間 A程序空間1K8/28/202221(3)快表問題:頁式虛擬存儲(chǔ)器至少要訪

18、存兩次 ,一是讀取頁表項(xiàng) ;第二步才能訪問數(shù)據(jù)本身。有時(shí), 訪問頁面失效,訪存的次數(shù)就更多.解決辦法:把頁表中最活躍的內(nèi)容存放在一個(gè)小型高速存儲(chǔ)器中, 構(gòu)成一個(gè)快表。工作原理: 快表用于存放近期常用的頁表項(xiàng), 其內(nèi)容是頁表部分內(nèi)容的一個(gè)副本。這樣, 進(jìn)行地址變換時(shí), 只要直接查快表, 僅當(dāng)快表不命中時(shí), 才需訪問主存中的頁表。頁式虛擬存儲(chǔ)器的優(yōu)點(diǎn):因頁面長(zhǎng)度固定, 頁表設(shè)置方便, 操作簡(jiǎn)單, 開銷小。缺點(diǎn):因頁面長(zhǎng)度固定, 程序不可能正好是頁面的整數(shù)倍,最后一頁的零頭將無法利用而形成碎片。同時(shí), 由于頁不是邏輯上獨(dú)立的實(shí)體, 致使程序的處理、保護(hù)和共享都造成困難。 8/28/2022224.段

19、式虛擬存儲(chǔ)器特點(diǎn):是與模塊化程序相適應(yīng)的一種虛擬存儲(chǔ)器。段是按照程序的邏輯結(jié)構(gòu)劃分的,段的長(zhǎng)度因程序而異。段表:駐留在主存中, 實(shí)際上, 段表是程序的邏輯結(jié)構(gòu)段與其在主存所存放的位置之間的對(duì)照表。它的每一行記錄了某段對(duì)應(yīng)的若干信息, 含段號(hào)、裝入位、段起點(diǎn)和段長(zhǎng)等。虛-存地址變換:CPU根據(jù)虛地址訪存時(shí), 先將段號(hào)與段表的起始地址相拼接, 形成訪問段表對(duì)應(yīng)行的地址, 段表起始地址段號(hào)段內(nèi)地址主存地址段表基址寄存器段表地址段表虛地址段式虛擬存儲(chǔ)器的虛-存地址變換再根據(jù)段表內(nèi)裝入位判斷該段是否已調(diào)入主存。若已調(diào)入主存, 則從段表中讀出該段在主存中的起始地址, 與段內(nèi)地址(偏移量)相加, 得到對(duì)應(yīng)的

20、主存實(shí)地址。實(shí)地址8/28/2022235.段頁式虛擬存儲(chǔ)器段式虛擬存儲(chǔ)器的優(yōu)點(diǎn):因段的分界與程序的自然分界相對(duì)應(yīng), 故具有邏輯獨(dú)立性, 易于程序的編譯、管理、修改和保護(hù), 也便于多道程序共享。缺點(diǎn):因段的長(zhǎng)度不固定, 起點(diǎn)和終點(diǎn)不定, 給主存空間分配帶來麻煩, 容易在段間留下碎片而造成浪費(fèi)。段頁式虛擬存儲(chǔ)器是段式虛擬存儲(chǔ)器和頁式虛擬存儲(chǔ)器的結(jié)合設(shè)計(jì)思想: 先將程序按邏輯結(jié)構(gòu)分段, 再把每段劃分為若干大小相等的頁。程序和主存和輔存之間調(diào)入調(diào)出是以頁面為單位進(jìn)行的, 但它又可以段為單位實(shí)現(xiàn)程序共享和保護(hù)。因此, 它兼顧了段式和頁式虛擬存儲(chǔ)器的優(yōu)點(diǎn)。缺點(diǎn):地址變換時(shí)需多次查表。 8/28/2022

21、244.1.4 Cache主存結(jié)構(gòu)Cache主存體系結(jié)構(gòu), 是在CPU與主存之間再增加一級(jí)或多級(jí)能與CPU速度匹配的高速緩沖存儲(chǔ)器Cache, 來解決計(jì)算機(jī)系統(tǒng)速度的瓶頸問題。1.Cache的特點(diǎn)(1)Cache由存取速度較高的SRAM組成, 其速度與CPU相當(dāng)。(2)Cache與虛擬存儲(chǔ)器的基本原理相同, 也是基于程序訪問的局部性原理。但Cache的控制和管理全部由硬件實(shí)現(xiàn)。(3)Cache的價(jià)格昂貴, 為保持最佳的性能價(jià)格比，Cache的容量應(yīng)盡量小。 CPUCacheL2主 存字傳送塊傳送CacheL1注：圖中L1為CPU片內(nèi)高速緩存，L2為片外高速緩存。圖4-9 Cache的位置8/2

22、8/202225Cache的實(shí)例超市暢銷商品完全借鑒Cache的管理思想, 把流動(dòng)量大的商品放在超市的入口處, 并經(jīng)常用暢銷商品替代相對(duì)滯銷的商品, 促進(jìn)商品流動(dòng)的速度。Cache使用情況管理器高使用率數(shù)據(jù)塊地址表高速存儲(chǔ)區(qū)M2主存M1數(shù)據(jù)總線地址超市商品管理人員暢銷商品記錄表入口處商品貨架超市入口常規(guī)商品存儲(chǔ)區(qū)M1更新交換圖4-9A 高速緩存與暢銷商品8/28/2022262.Cache的讀寫過程(1)讀操作: 當(dāng)CPU執(zhí)行讀操作時(shí), 由地址總線發(fā)地址信號(hào), 地址信號(hào)經(jīng)地址變換產(chǎn)生兩種情況:命中或未命中。若為命中, 說明信息已在Cache中, CPU通過硬件電路直接訪問Cache ;若不命中

23、, 說明CPU要訪問的信息不在Cache中, 那么CPU就要訪問主存, 并把要訪問的信息調(diào)入Cache。在把從主存讀出的信息存入Cache時(shí), 若Cache中無空閑的塊, 則利 用替換機(jī)構(gòu)進(jìn)行新舊塊的替換。開始CPU發(fā)出訪問地址命中？訪問Cache取出信息送CPU訪問主存取出信息送CPUCache滿將新主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位結(jié)束YNYN圖4-10 Cache的讀操作流程8/28/202227(2)寫操作寫操作比較復(fù)雜, 因?qū)ache中保存的是主存中的某些信息的副本, 故有一個(gè)Cache與主存內(nèi)容一致的問題。解決一致性問題的方法因?qū)懖僮鞯倪^程而異。目前常用: 寫直達(dá)法:又叫

24、通過式寫(Write-through)或通過式存(Store-through), 能隨時(shí)保證主存與Cache的數(shù)據(jù)始終一致。 寫回法(Write-back):數(shù)據(jù)每次只是暫時(shí)寫入Cache, 并用標(biāo)志將該塊加以注明, 等需要將該塊從Cache替換出來時(shí), 才寫入主存, 故此法又叫標(biāo)志交換法(Flag-Swap) ,其速度快,但因主存中的字塊未經(jīng)隨時(shí)修改, 可能引起失效。 數(shù)據(jù)只寫入主存, 同時(shí)將Cache中的相應(yīng)塊的有效位置0使之失效。需要時(shí)從主存調(diào)入, 方可使用。注:據(jù)統(tǒng)計(jì),寫操作在訪存操作的平均概率為16%左右,因此,A法實(shí)用CPUCacheMMCPUCacheMM先后同時(shí)8/28/202

25、2283.Cache的基本結(jié)構(gòu)與工作原理Cache由以下三大模塊組成:(1)Cache存儲(chǔ)體Cache存儲(chǔ)體以塊為單位與主存交換信息, 此時(shí), Cache訪存的優(yōu)先級(jí)最高。(2)地址映像變換機(jī)構(gòu)功能是把CPU發(fā)來的主存地址轉(zhuǎn)換成Cache地址。由于主存和Cache的塊大小相同, 塊內(nèi)地址是相對(duì)于塊的起始地址的偏移量(即低位地址相同)。故地址變換主要是主存的塊號(hào)(高位地址)與Cache塊號(hào)之間的轉(zhuǎn)換。地址映像是決定命中率的一個(gè)重要因素(3)替換機(jī)構(gòu)當(dāng)Cache中的可用空間已占滿, 無法接受來自主存塊的信息時(shí), 由Cache內(nèi)的替換機(jī)構(gòu)按一定的替換算法來確定應(yīng)從Cache內(nèi)移出哪個(gè)塊返回主存, 而

26、把新的主存塊調(diào)入Cache。替換機(jī)構(gòu)是根據(jù)替換算法設(shè)計(jì)的。8/28/202229常用算法 隨機(jī)法: 思路是隨機(jī)地選擇被替換的塊。優(yōu)點(diǎn)是算法簡(jiǎn)單、易于硬件實(shí)現(xiàn), 但因沒考慮Cache塊使用的“歷史”信息, 反映不了程序訪問的局部性原理, 故失效率較高。 先進(jìn)先出法FIFO(First-In First-Out): 此法選擇最早調(diào)入的塊作為被替換的塊, 其優(yōu)點(diǎn)也是容易實(shí)現(xiàn)。它還是不能正確地反映程序訪問的局部性原理。因?yàn)樽钕冗M(jìn)入的塊往往是經(jīng)常要用到的塊。 最近最少使用法LRU(Least Recently Used): 這種方法的原意是指選擇近期最少被訪問的塊作為被替換的塊，但因?qū)崿F(xiàn)困難，目前實(shí)現(xiàn)使

27、用的LRU都只是選擇最久沒有訪問過的塊作為被替換的塊。此法所依據(jù)的是局部性原理的一個(gè)推論：如最近剛用過的塊很可能是馬上要再用到的塊, 則最久沒用過的塊就是最佳的被替換者。結(jié)論:LRU法和隨機(jī)法分別因失效率低和實(shí)現(xiàn)簡(jiǎn)單而被廣泛應(yīng)用。8/28/2022304.地址映像地址映像(變換)是指把主存地址空間映像到Cache地址空間, 即把存放在主存中的程序按某種規(guī)則裝入Cache中。地址映像的方法有以下三種: 主存地址 cache地址(1)全相聯(lián)映像是讓主存中任何一塊均可映像裝入到Cache的任何一塊的位置上。該方式比較靈活, Cache的塊沖突率最低, 空間利用率最高, 但成本高, 實(shí)現(xiàn)困難。(2)直

28、接映像是指主存中的每一個(gè)塊只能被放置到Cache中唯一的一個(gè)指定位置 。此法簡(jiǎn)單、 成本低、地址變換速度快、易實(shí)現(xiàn)。但此法不夠靈活,Cache中沖突概率最高、空間利用率最低。 轉(zhuǎn)換8/28/202231(3)組相聯(lián)映像(3)組相聯(lián)映像將主存空間按Cache大小等分成區(qū)后, 再把Cache空間和主存空間中的每一區(qū)都等分成大小相同的組。讓主存各區(qū)中某組的任何一塊均可直接映像裝入到Cache中對(duì)應(yīng)組中的任何一塊位置上, 即組間采用直接映像, 而組內(nèi)采取全相聯(lián)映像。因此，組相聯(lián)映像實(shí)際上是全相聯(lián)映像和直接映像的折衷方案。圖4-12(c)中, 主存分成2區(qū), 每區(qū)4組, 每組2塊; Cache分為4組,

29、 每組2塊。主存的第9塊(位于第1區(qū)的第0組)可映像到第1組的Cache第0塊或第1塊。同區(qū)同組的第8號(hào)主存塊也可映像到第0組的Cache第0塊或第1塊。結(jié)論:目前, 絕大多數(shù)計(jì)算機(jī)都采用直接映像、兩路組相聯(lián)(即每組有2塊)或四路組相聯(lián)。其中采用得最多的是直接映像方案。8/28/202232019141517CacheCache0167第0組第1組第2組第3組60150191415001016767141501第0組第1組第2組第3組第0組第1組第2組第3組第0區(qū)第1區(qū)主存Cache(a)全相聯(lián)映像(b)直接映像(c)組相聯(lián)映像圖4-12 三種映像規(guī)則9主存主存特點(diǎn):主存中的任一塊可調(diào)入cac

30、he的任一塊位置,兩者的地址轉(zhuǎn)換簡(jiǎn)化為塊號(hào)的轉(zhuǎn)換特點(diǎn):主存中的每一個(gè)塊只能被放置到Cache中唯一的一個(gè)指定位置特點(diǎn):組間采用直接映像, 而組內(nèi)采取全相聯(lián)映像8/28/202233WINDOWS中的虛擬存儲(chǔ)管理1.設(shè)置窗口Windows98:控制面板系統(tǒng)性能高級(jí)設(shè)置Windows2000:控制面板系統(tǒng)高級(jí)性能選項(xiàng)虛擬內(nèi)存更改Windows XP:控制面板性能與維護(hù)系統(tǒng)高級(jí)性能選項(xiàng)的設(shè)置虛擬內(nèi)存更改2.設(shè)置方法(1)由Windows管理:物理內(nèi)存夠用時(shí),虛擬內(nèi)存容量可為0, 不夠用時(shí), 虛擬內(nèi)存最多可使用硬盤上全部可用空間。(2)用戶自行設(shè)置:可指定虛擬內(nèi)存的最大和最小值。3.建議:專業(yè)人員應(yīng)選

31、擇后者。8/28/202234WINDOWS中的虛擬存儲(chǔ)管理4.設(shè)置技巧自行設(shè)置虛擬內(nèi)在的關(guān)鍵是設(shè)置最大值和最小值,有人認(rèn)為兩者的值設(shè)置相同,可避免虛存在所在硬盤分區(qū)產(chǎn)生大量碎片,且設(shè)置為物理內(nèi)存的1.5倍為佳。其實(shí)應(yīng)視實(shí)際情況而定?？蛇\(yùn)行windows“系統(tǒng)工具”中“系統(tǒng)監(jiān)視器”,查看“正在使用的交換文件”的峰值,將它(或稍大)作為虛存最小值, 最大值設(shè)置為與最小值相同或稍大即可,但不要把硬盤所有空間設(shè)置為最大值。若物理內(nèi)存足夠大,可考慮讓系統(tǒng)優(yōu)先使用物理內(nèi)存,可用寫字板等編輯程序打開system.ini文件,在386enh項(xiàng)的底部加入命令行“ conservative S”即可。若要?jiǎng)h除虛

32、存，將其最大與最小值設(shè)為0即可。8/28/202235主存儲(chǔ)器(簡(jiǎn)稱主存)又叫內(nèi)存儲(chǔ)器或操作存儲(chǔ)器, 用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)。主存通過地址總線、數(shù)據(jù)總線、控制總線與CPU和外圍設(shè)備連接在一起（如下圖）。地址總線用于選擇主存儲(chǔ)器的一個(gè)存儲(chǔ)單元, 其位數(shù)決定可訪問的存儲(chǔ)單元最大數(shù)目, 稱為最大可尋址空間。數(shù)據(jù)總線用于在計(jì)算機(jī)各功能部件之間傳送數(shù)據(jù), 數(shù)據(jù)總線的位數(shù)(總線的寬度)與總線時(shí)鐘頻率的乘積, 正比于該總線所支持的最高吞吐(輸入輸出)能力?？刂瓶偩€包括控制數(shù)據(jù)傳送的讀（read）、寫(write)和主存儲(chǔ)器ARDRCPUknready地址總線數(shù)據(jù)總線控制總線讀 / 寫注：A

33、R地址寄存器DR數(shù)據(jù)寄存器k地址總線的位數(shù)n數(shù)據(jù)總線的寬度主存儲(chǔ)器與CPU及外圍設(shè)備的連接關(guān)系連接其他外圍設(shè)備4.2 主存儲(chǔ)器4.2.1 概述表示存儲(chǔ)器操作完成的準(zhǔn)備就緒(ready)控制線。8/28/2022364.2.2主存記憶元件 目前,主存儲(chǔ)器中廣泛使用的記憶元件是電子的,其材料是半導(dǎo)體。1.RAM記憶元件隨機(jī)存取存儲(chǔ)器RAM的特點(diǎn)是能隨機(jī)地存取存儲(chǔ)器中的任何一個(gè)存儲(chǔ)單元,且與存取的時(shí)間和該單元的物理位置無關(guān)。它要求記憶元件應(yīng)具有以下特性：有兩種穩(wěn)定狀態(tài)；在某外部信號(hào)的激勵(lì)下,兩種穩(wěn)定狀態(tài)能進(jìn)行無限次相互轉(zhuǎn)換；在某外部信號(hào)的激勵(lì)下,能讀出這兩種穩(wěn)定狀態(tài)；能可靠地存儲(chǔ)。 8/28/202

34、2371.RAM記憶元件(1)SRAM記憶元件SRAM記憶元件有雙極性和金屬-氧化物-半導(dǎo)體MOS(Metal Oxide Semiconductor,MOS)開關(guān)兩種。MOS開關(guān)是一種由金屬、氧化物和半導(dǎo)體組成的場(chǎng)效應(yīng)管,其符號(hào)下圖所示, 其中G為柵極, S為源極, D為漏極。當(dāng)W(連接?xùn)艠O)為高電位時(shí), MOS管導(dǎo)通, R點(diǎn)(連接漏極D)與VCC(連接源極S)同電位。但因W上所加的電位信號(hào)是脈沖型的,脈沖去掉之后便處于不定狀態(tài)。為能穩(wěn)定地記憶W上曾加過高電壓, 不能使用這樣的單管MOS開關(guān), 必須使用具有雙穩(wěn)態(tài)的觸發(fā)器作為記憶元件。常用的是6管MOS記憶單元。 GWVccDSR8/28/2

35、02238(1)SRAM記憶元件SRAM六管記憶單元電路在六管記憶單元電路中, T1、T2組成雙穩(wěn)態(tài)觸發(fā)器, T3、T4是負(fù)載管，T5、T6作為記憶單元的選中開關(guān)(讀寫控制門)。當(dāng)記憶單元未被選中(字線W保持低電平)時(shí),T5、T6管截止,觸發(fā)器與位線隔離,保持原來的記憶狀態(tài)不變。當(dāng)字線加上高電平時(shí),T5、T6管導(dǎo)通, 該記憶單元被選中, 可進(jìn)行讀/寫操作。8/28/202239SRAM六管記憶單元電路寫過程:W為高電位, 選中字線,T5、T6管導(dǎo)通, 使讀寫控制門打開。寫“1”時(shí),位線b上送高電平,使T2管導(dǎo)通, 位線b上送低電平,使T1管截止。因T1、T2的連接呈反向耦合連接,使?fàn)顟B(tài)穩(wěn)定,不

36、會(huì)因?qū)懨}沖的的撤離而改變，只要VCC上有+5電壓,就能始終保持這一狀態(tài)。寫“0”時(shí),位線b上送低電平,使T2管截止,位線b上送高電平,使T1管導(dǎo)通。字線W高 T5,T6導(dǎo)通 讀寫控制門打開寫“1”-位線b上為高 T2導(dǎo)通 B為低 B低 T1截止 A高=1寫“0”-位線b上為低 T2截止 B為高 B高 T1導(dǎo)通 A低=0 T1T2T3T4T5T6位線b位線b字線WABBAVCC5V讀過程:字線W高T5,T6導(dǎo)通若原存1,即A高 b 高“1”若原存0,即B高 b 高“0”8/28/202240DRAM記憶元件是靠MOS管柵極電容上的電荷保存信息,也稱電荷存儲(chǔ)型記憶元件。圖4-16是單管動(dòng)態(tài)MOS電

37、路,它只由一個(gè)MOS管和一個(gè)電容C組成。當(dāng)字線W為高電平時(shí),該存儲(chǔ)單元被選中。執(zhí)行寫操作時(shí),如寫“1”,位線處于高電平,對(duì)電容C充電;如寫“0”,位線為低電平,電容C上的電荷很快被釋放掉。執(zhí)行讀操作時(shí),如原存“1”,電容C充有電荷,在位線上產(chǎn)生電流,可視為讀出“1”;如原存“0”,電容C無電荷,故位線上無電流,可視為讀出“0”。(2)DRAM記憶元件字線WCC0T3T4T1T2字線WC1 C 2b位線圖4-16 單管動(dòng)態(tài)存儲(chǔ)電路注意:當(dāng)讀操作結(jié)束時(shí),C的電荷已泄放完畢,是破壞性讀出,必須采取再生措施。位線b8/28/202241(2)DRAM記憶元件若將6管SRAM記憶單元電路中的兩個(gè)負(fù)載管T

38、3、T4去掉，便形成了4管SRAM記憶單元電路,如圖4-17所示。圖中的T1、T2管不再構(gòu)成雙穩(wěn)態(tài)觸發(fā)器,而是靠柵極電容C1 、 C 2來存儲(chǔ)信息。4管動(dòng)態(tài)MOS電路的集成度較高,但它還是靠柵極電容C1 , C 2來存儲(chǔ)信息的,因此,必須每隔一定時(shí)間向柵極電容補(bǔ)充一次電荷,此過程稱為“刷新”。刷新周期一般為2ms。 字線WCC0T3T4T1T2字線Wb位線C1 C 2b位線圖4-17 四管動(dòng)態(tài)MOS電路8/28/202242(3)MRAM (Magnetic Random Access Memory)記憶元件 磁隨機(jī)存取存儲(chǔ)器MRAM是一種利用磁化特性進(jìn)行數(shù)據(jù)存取的內(nèi)存技術(shù)。從存儲(chǔ)機(jī)理上來說,

39、它是用電子的自旋方向來代表二進(jìn)制的“0”和“1”。 與DRAM相比, MRAM有以下優(yōu)點(diǎn)： MRAM是一種非易失性的存儲(chǔ)元件； 磁化過程非常短暫,存取速度快； 存儲(chǔ)密度已達(dá)到目前DRAM的水平； 芯片材料以鐵、鋁為主,成本低。 人們預(yù)測(cè):MRAM將是非常有前途的內(nèi)存存儲(chǔ)元件。 接地MRAM位用電子的自旋方向代表“1”和“0”圖4-18 MRAM的一個(gè)存取單元的工作原理MRAM字線8/28/2022432. ROM(Read Only Memory, ROM)記憶元件SRAM和DRAM均為可讀/寫的隨機(jī)存儲(chǔ)器, 當(dāng)斷電時(shí), 所存儲(chǔ)的內(nèi)容立即消失, 是易失性存儲(chǔ)器。ROM是一種只能讀出、不能寫入的

40、非易失性存儲(chǔ)器件。即使停電,它所存儲(chǔ)的內(nèi)容也不會(huì)丟失。(1)ROM: 通常指MROM(Mask ROM), 即掩膜式只讀存儲(chǔ)器。它由芯片制造商在制造時(shí)寫入內(nèi)容。其基本存儲(chǔ)原理是以元件的有無來表示存儲(chǔ)單元的信息(1或0) ,可用二極管或三極管作為元件, 其存儲(chǔ)內(nèi)容是不會(huì)改變的。 (2)可編程的只讀存儲(chǔ)器PROM(Programmable ROM)8/28/202244(2)可編程的只讀存儲(chǔ)器PROM從圖4-19中可見, 328(位)的PROM由32個(gè)8發(fā)射極的雙極型晶體管構(gòu)成, 每個(gè)發(fā)射極上裝有一根熔絲, 由5位地址譯碼產(chǎn)生32條字選擇線, 分別與32個(gè)晶體管的柵極相連, 8個(gè)發(fā)射極通過熔絲構(gòu)成

41、8條位選擇線(W7 -W0)經(jīng)讀寫控制電路反向后從D7 -D0輸出。字地址譯碼讀寫控制讀寫控制132+EC32A0A1A2A3A4D7D0RCECRCECW7 W6 W5 W4 W3 W2 W1 W0圖4-19 328位熔絲型PROM結(jié)構(gòu)寫入:在集電極,加高壓將需寫1的位線接地,大電流將熔絲燒斷,將需要寫0的位線懸空, 熔絲將保持完好,完成一次性寫入。讀出:EC上加+5V電壓,由地址譯碼后被選的字線上有高電壓, 相應(yīng)的晶體管導(dǎo)通,有熔絲的位線為高電平, 經(jīng)反相后輸出為0;反之, 無熔絲的位置是空,經(jīng)反相后輸出為1。8/28/202245(3)可擦除可編程的只讀存儲(chǔ)器EPROM(Erasable

42、 PROM) EPROM是一種可用紫外線擦除, 允許用戶多次寫入信息的只讀存儲(chǔ)器, 目前廣泛使用的EPROM是用浮動(dòng)?xùn)叛┍雷⑷胄蚆OS管構(gòu)成, 叫FAMOS型EPROM。平時(shí),浮動(dòng)?xùn)派喜粠щ姾? 源極S與漏極D之間沒有導(dǎo)電溝道, 處于關(guān)閉狀態(tài), 表示存儲(chǔ)的是“1”信息; 當(dāng)需要寫 “0”時(shí)，需在源、漏極之間加上高電壓（如+12V）和編程脈沖, 此時(shí), 源、漏極間被瞬間擊穿，在PN結(jié)處集聚大量電子，這些電子通過絕緣層注入到浮動(dòng)?xùn)派?，使浮?dòng)?xùn)艓ж?fù)電，浮動(dòng)?xùn)派系呢?fù)電荷在氧化層下面感應(yīng)出正電荷迫使管子導(dǎo)通，表示存儲(chǔ)的是“0”信息。高壓撤除后，因浮動(dòng)?xùn)疟欢趸杞^緣層所包圍，浮動(dòng)?xùn)派系碾娮訜o處泄漏，P+

43、 N基片 P+S 浮空多晶硅柵 DEDT3T2EPROM位線字線(b)(a)圖4-20 EPROM結(jié)構(gòu)示意圖管子仍保持導(dǎo)通狀態(tài)，使存儲(chǔ)的“0”信息保持不變。8/28/202246(3)可擦除可編程的只讀存儲(chǔ)器EPROM(Erasable PROM)寫入方法: 先將原存儲(chǔ)信息擦除。即用紫外線光對(duì)準(zhǔn)芯片上的圓形石英窗口(相距3cm), 用一定波長(zhǎng)的紫外線燈照射1025分鐘(時(shí)間隨芯片的容量和紫外線光照射強(qiáng)度定)。用紫外線擦除信息的EPROM, 也叫UVEPROM, UV是英語紫外線的簡(jiǎn)稱。不足之處: 一是紫外線擦除信息需很長(zhǎng)時(shí)間; 二是改寫必需脫機(jī)進(jìn)行; 三是采用全片擦除的方法, 即不能單獨(dú)擦除或

44、重寫個(gè)別存儲(chǔ)單元。8/28/202247(4)電可擦可編程只讀存儲(chǔ)器E2PROM(Electrically Erasable PROM)E2PROM是電可擦只讀存儲(chǔ)器,允許用戶多次寫入信息與UVEPROM的最大區(qū)別是它的擦除和寫入操作都在聯(lián)機(jī)條件下進(jìn)行, 可方便地對(duì)它進(jìn)行字節(jié)擦除、頁擦除和整體的擦除?！伴W速存儲(chǔ)器”(Flash Memory):是上世紀(jì)80年代問世的快速擦寫型E2PROM，被稱為“閃速存儲(chǔ)器”,目前已代替微機(jī)上用來存放BIOS的EPROM芯片, Flash Memory已成為只讀存儲(chǔ)器中的佼佼者。 8/28/2022484.2.3 主存儲(chǔ)器的組成1.存儲(chǔ)體存儲(chǔ)體存儲(chǔ)器的核心,

45、程序和數(shù)據(jù)都放在存儲(chǔ)體中。半導(dǎo)體存儲(chǔ)器的擴(kuò)展方式就是將存儲(chǔ)芯片連接成存儲(chǔ)器的方式。 要組成一個(gè)滿足要求的存儲(chǔ)體, 先要選擇存儲(chǔ)器芯片,再把它們連接起來。根據(jù)存儲(chǔ)器要求的容量和選定的存儲(chǔ) 芯片容量, 就可計(jì)算出總的芯片數(shù),即 常用的擴(kuò)展方式有位擴(kuò)展法字 擴(kuò)展法、字、位同時(shí)擴(kuò)展法。存儲(chǔ)體驅(qū)動(dòng)電路地址譯碼器地址寄存器MAR時(shí)序控制電路讀寫電路數(shù)據(jù)寄存器MDR數(shù)據(jù)總線地址總線圖4-21 主存儲(chǔ)器的組成總?cè)萘?容量片總片數(shù) 8/28/202249(1)位擴(kuò)展方式當(dāng)主存的字?jǐn)?shù)與單個(gè)存儲(chǔ)芯片的字?jǐn)?shù)相同而位數(shù)不同時(shí), 可用位擴(kuò)展的方式來組織多個(gè)存儲(chǔ)芯片構(gòu)成存儲(chǔ)器。擴(kuò)展芯片時(shí), 字?jǐn)?shù)不變, 位數(shù)增加。 CPU

46、A0A15D0D764k1 764k1 664k1 564k1 464k1 364k1 264k1 1 1164k1 0W/R CSA0A15用8片64K1位芯片擴(kuò)展成64K8位的存儲(chǔ)器連接的注意點(diǎn)：不同芯片的片選端CS端都應(yīng)并接在一起,連接到CPU相應(yīng)的控制線上。CPU數(shù)據(jù)線中的每一條數(shù)據(jù)線與各塊芯片的數(shù)據(jù)線作一對(duì)一的連接。 8/28/202250(2)字?jǐn)U展方式字?jǐn)U展方式:指只增加存儲(chǔ)器中的字?jǐn)?shù)量, 而位的數(shù)量保持不變。連接時(shí)需注意以下幾點(diǎn)： 將各芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)后, 再與系統(tǒng)總線的地址線、數(shù)據(jù)線、讀寫控制線相連接。 字?jǐn)U展法的關(guān)鍵是各芯片地址范圍的確定, 即片選信號(hào)C

47、S的連接, 片選信號(hào)用系統(tǒng)地址總線的高位地址經(jīng)片選譯碼器譯碼得到。 WE為讀寫控制,WE為低電平時(shí), 做寫操作; 為高時(shí)進(jìn)行讀操作 A13 A0 WE D0D72-4譯碼器 CS16k8WE D0-D7 CS16k8WE D0-D7 CS16k8WE D0-D7 CS16k8WE D0-D7CPU A15 A14 A13A1用字?jǐn)U展法構(gòu)成64K8位的存儲(chǔ)器系統(tǒng)數(shù)據(jù)總線的D0D7分別與存儲(chǔ)器芯片的D0D7相連。 8/28/202251(3)字、位擴(kuò)展法存儲(chǔ)器芯片的字?jǐn)?shù)和字長(zhǎng)均不能滿足主存儲(chǔ)器要求的情況, 這時(shí)要采用字、位同時(shí)擴(kuò)展的方法來構(gòu)成主存儲(chǔ)器。如, 為組成一個(gè)存儲(chǔ)容量為MN的存儲(chǔ)器,則共需

48、容量LK的存儲(chǔ)芯片的數(shù)量是M / LN / K。 16K416K416K416K416K416K416K416K4譯碼器A15A14A13A0WED7D4D3D0CS0CS1CS3CS2圖4-24 字位方向同時(shí)擴(kuò)展連接舉例左圖表示用8片16 K4的SRAM芯片組成64 K8存儲(chǔ)器的連接圖。圖中分成左右兩組, 組間完成位向的擴(kuò)展, 使字長(zhǎng)從4位擴(kuò)展到8位(D7D0), 而組內(nèi)則完成的是字向的擴(kuò)展。8/28/2022522.地址編碼與譯碼功能: 把地址線送來的地址信號(hào)翻譯成對(duì)應(yīng)存儲(chǔ)單元的選擇信號(hào)。地址譯碼方式: 單譯碼和雙譯碼兩種。(1)單譯碼方式: 又稱字選法, 所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。優(yōu)點(diǎn)是

49、結(jié)構(gòu)簡(jiǎn)單, 缺點(diǎn)是使用的外圍電路多, 成本高。地址譯碼器0,0 ，0，0,731,031,7讀寫控制電路D0 D1 D2 D7 0 1 2 7位線A0A1A2A3A4讀寫片選圖4-25 字結(jié)構(gòu)、單譯碼方式的RAM在圖4-25中,共有258256個(gè)記憶單元,排列成字長(zhǎng)為8位的32個(gè)字。圖中的5根地址線經(jīng)地址譯碼器譯碼產(chǎn)生32根字線W0W32。某一字線被選中時(shí),同一行中的各位b0b7都被選中，由讀寫電路對(duì)各位進(jìn)行讀出或?qū)懭氩僮鳌?32根8/28/202253(2)雙譯碼方式:又稱重合法, 適用二維編址方式。通常把K位地址線分成接近相等的兩段, 分別供X地址和Y地址譯譯碼器譯碼。X和Y方向的選擇線在

50、存儲(chǔ)體內(nèi)的每個(gè)單元交叉,以選擇相應(yīng)的記憶單元。X地址譯碼器0,00,6363,063,63Y地址譯碼器6464矩陣X0X63A0A1A2A3A4A5 A6 A7 A8 A9 A10 A11位結(jié)構(gòu)、雙譯碼方式的RAMDoutDinY0Y63XYZ優(yōu)點(diǎn):大大減少了X、Y方向的譯碼的數(shù)目。存儲(chǔ)容量越大, 這兩種方式的差異越明顯。 2.地址編碼與譯碼譯碼方式占用地址位譯碼輸出線數(shù)目驅(qū)動(dòng)線數(shù)目單譯碼166553665536雙譯碼 8 8256 256256 256兩種譯碼方式比較表8/28/2022543.讀/ 寫操作與時(shí)序CPU與主存間的數(shù)據(jù)傳送, 可采用同步方式或異步方式。在同步方式中, 數(shù)據(jù)傳送在

51、固定的時(shí)間間隔內(nèi)完成, 此時(shí)間間隔由時(shí)鐘脈沖確定, 它構(gòu)成存儲(chǔ)器的一個(gè)讀/寫周期。異步方式中, 主存在完成讀或?qū)懖僮骱? 回送一個(gè)“存儲(chǔ)器操作完成” 信號(hào)給CPU, CPU接此信號(hào)后, 表示本次數(shù)據(jù)傳送工作已完成。采用異步傳送方式允許使用讀寫速度不同的存儲(chǔ)器組成主存。地址CEWE地址數(shù)據(jù)輸出CEWE寫周期時(shí)間寫恢復(fù)時(shí)間地址建立時(shí)間寫脈沖寬度(a)(b)圖4-27 讀/ 寫周期時(shí)序 讀出前 讀出后讀周期時(shí)間周期性(1)寫周期時(shí)序:見圖(a),寫周期是指對(duì)該芯片進(jìn)行兩次連續(xù)寫操作的最小間隔時(shí)間。 (2)讀周期時(shí)序:見圖(b), WE一直維持高電平(即處于無效狀態(tài))。 數(shù)據(jù)輸入8/28/202255

52、4.2.4 內(nèi)存條內(nèi)存條是因微型計(jì)算機(jī)的出現(xiàn)而出現(xiàn)的。它由印刷電路及板上的內(nèi)存芯片、SPD(系列參數(shù)預(yù)置檢測(cè))芯片及少量電阻等輔助元件組成的。1.內(nèi)存條的接口模式(1)SIMM(Single In-line Memory Module , 單列存儲(chǔ)器模塊)有30線(引線又稱金手指)、72線和專用內(nèi)存條三種。其中72線是主流產(chǎn)品。SIMM現(xiàn)已淘汰。(2)DIMM(Dual In-line Memory Module,雙列存儲(chǔ)器模塊) DIMM內(nèi)存條采用168根引線（SDRAM）或200線的雙面內(nèi)存條。 DDR184根金手指 DDR240根金手指 8/28/202256(3)SODIMM(Smal

53、l Outline DIMM,小型雙列存儲(chǔ)器模塊）(4)RIMM(Rambus In-line Memory Module, Rambus雙列存儲(chǔ)器模塊) SODIMM是一種小型的32位模塊, 尺寸僅為72線SIMM模塊的一半, 是筆記本電腦用的內(nèi)存條標(biāo)準(zhǔn)模式。RIMM是一種單列存儲(chǔ)器模塊接口, 適合于新型的RDRAM內(nèi)存條。目前有兩種版本: 16位的常規(guī)版本, 采用184根引線, 必須兩根配對(duì)使用。另一種是32位版本, 它必須在設(shè)計(jì)有32位的RIMM插槽上用, 采用232根引線232P, 只要插一根就能工作。8/28/2022572.內(nèi)存工作模式(1)同步RAM（Synchronous DR

54、AM，SDRAM）SDRAM是一種與主存總線同步運(yùn)行的DRAM。SDRAM在同步脈沖的控制下工作, 取消了主存等待時(shí)間, 加快了系統(tǒng)速度。SDRAM普遍采用168線的DIMM封裝, 使用3.3伏電壓。(2)雙倍數(shù)據(jù)傳輸率的同步RAM(Double Data Rate DRAM, DDR RAM）DDR是SDRAM的升級(jí)版本, 與SDRAM的主要區(qū)別是:DDR 在時(shí)鐘脈沖的上升沿和下降沿都能讀出數(shù)據(jù), 即不需提高時(shí)鐘頻率就能加倍提高SDRAM的速度。標(biāo)準(zhǔn)SDRAM有168根引線(有兩個(gè)非對(duì)稱的小缺口), 而DDR 有184根引線(只有一個(gè)缺口)。DDR目前的標(biāo)準(zhǔn)為PC-266(133MHz2),

55、 帶寬為2.1GB/S, 可工作在2.5伏下。8/28/2022582.內(nèi)存工作模式(3)DDR DRAMDDR RAM是在DDR SDRAM的基礎(chǔ)上進(jìn)一步改進(jìn)的內(nèi)存技術(shù)。主要改進(jìn)技術(shù)體現(xiàn)在： 采用先進(jìn)的0.09m制版技術(shù)(并將改用更先進(jìn)的0.065m制版技術(shù)), 并把工作電壓由2.5伏降到1.8伏 采用先進(jìn)的4位預(yù)讀取架構(gòu)。此技術(shù)能在每個(gè)時(shí)鐘周期進(jìn)行2次數(shù)據(jù)傳輸, 每次傳輸都采用雙倍傳輸率的DDR技術(shù), 即每個(gè)時(shí)鐘周期可傳輸4次數(shù)據(jù)。如DDR 533的核心頻率為133 MHz, 時(shí)鐘頻率為266 MHz, 而數(shù)據(jù)傳輸率高達(dá)533 MHz。 DDRDDR8/28/202259(4)RDRAM(

56、Rambus DRAM）(4)RDRAM(Rambus DRAM）Rambus 技術(shù)是Rambus 公司開發(fā)的, 運(yùn)用這種Rambus 技術(shù)的內(nèi)存就稱之為Rambus DRAM, 簡(jiǎn)稱RDRAM。RDRAM與上述內(nèi)存的最大區(qū)別是, RDRAM是屬于一種特殊的串行模式, 必須形成回路（即插槽必須插滿）才能完成數(shù)據(jù)的傳輸。232PIN8/28/202260小知識(shí):內(nèi)存不足的原因1剪貼板占用了太多的內(nèi)存。2打開的程序太多。3自動(dòng)運(yùn)行的程序太多。4如果沒有設(shè)置讓W(xué)indows管理虛擬內(nèi)存或者禁用虛擬內(nèi)存，那么計(jì)算機(jī)可能無法正常工作，也可能收到“內(nèi)存不足”的消息，5回收站占有大量空間。6臨時(shí)文件(.tm

57、p)太多。7程序文件被毀壞。8系統(tǒng)感染電腦病毒。8/28/2022614.2.4 并行存儲(chǔ)結(jié)構(gòu)并行主存儲(chǔ)器, 是指在一個(gè)主存周期內(nèi)可并行讀取多個(gè)數(shù)據(jù)字的主存儲(chǔ)器。1.單體多字尋址方式:當(dāng)并行存儲(chǔ)器共用一套地址寄存器和譯碼器時(shí)就稱為單體方式。多個(gè)并行存儲(chǔ)器與同一地址寄存器連接, 故同時(shí)被一個(gè)單元地址驅(qū)動(dòng), 一次讀出的是沿N個(gè)存儲(chǔ)器順序排列的N個(gè)字, 故也叫單體多字方式。 主存控制部件W位W位W位W位W位M0M1M2M3地址譯碼MAR地址圖4-30 單體4字尋址方式單字長(zhǎng)寄存器數(shù)據(jù)寄存器存儲(chǔ)體地址寄存器單體多字尋址方式在存取速度上有明顯優(yōu)勢(shì), 但當(dāng)處理的數(shù)據(jù)據(jù)不是連續(xù)存放在主存中, 或在程序中經(jīng)常

58、使用轉(zhuǎn)移指令, 單體多字尋址方式效果就不顯著了。 公用一套CPU8/28/2022622.多體存儲(chǔ)器的尋址方式計(jì)算機(jī)系統(tǒng)中的大容量主存往往是由多個(gè)存儲(chǔ)體組成,每個(gè)存儲(chǔ)體都有自己的讀寫線路、地址和數(shù)據(jù)寄存器，能以同等的方式與CPU交換信息, 每個(gè)存儲(chǔ)體容量相等,它們獨(dú)立編址但又能同時(shí)工作。圖中MAR為存儲(chǔ)模塊地址寄存器, MDR為存儲(chǔ)模塊數(shù)據(jù)寄存器, 圖中左側(cè)主存地址寄存器的高位表示模塊號(hào), 低位表示塊內(nèi)地址。這種結(jié)構(gòu)的尋址方式有利于并行處理,能實(shí)現(xiàn)多個(gè)分體的并行操作, 因各分體工作獨(dú)立, 因此, 只要進(jìn)行合理調(diào)度就能實(shí)現(xiàn)并行處理, 多個(gè)存儲(chǔ)體可進(jìn)行不同的操作。模塊號(hào)塊內(nèi)地址MARMn-1MDR

59、MARMDRMARMiM0MDR數(shù)據(jù)總線主存地址寄存器圖4-31 多體存儲(chǔ)器原理圖 模塊0 模塊1 模塊2 模塊3000000 010000 100000 110000000001 010001 100001 110001 001111 011111 101111 1111118/28/2022633.多體交叉尋址方式多體交叉尋址方式與多體存儲(chǔ)器尋址方式不同, 多體存儲(chǔ)器是以高位地址作為模塊號(hào), 低位地址作為體內(nèi)地址, 每個(gè)模塊體內(nèi)地址是連續(xù)的;多體交叉尋址方式是以低位地址作為模塊號(hào), 高位地址作為體內(nèi)地址, 各模塊間地址編號(hào)采用交叉方式。多體地址交叉排列的目的是為便于各模塊同時(shí)工作。對(duì)多體交

60、叉存儲(chǔ)器,因每個(gè)模塊都有各自的地址寄存器,可指 示不連續(xù)的地址, 因此可在一個(gè)存取周期內(nèi)同時(shí)讀出這4條指令。顯然多體交叉存儲(chǔ)器的存取速度比單體快。 塊內(nèi)地址模塊號(hào)譯碼器MARM0MDRMARMARMARM1M2M3MDRMDRMDR圖4-32 四體交叉原理圖數(shù)據(jù)總線 模塊0 模塊1 模塊2 模塊3000000 000001 000010 000011000100 000101 000110 000111 111100 111101 111110 1111118/28/2022643.多體交叉尋址方式n體交叉尋址方式的規(guī)則如下： （1）地址連續(xù)的兩個(gè)單元分布在相鄰的兩個(gè)模塊中，地址按模塊號(hào)順序編