單片機(jī)系統(tǒng)的串行擴(kuò)展

1、單片機(jī)系統(tǒng)的串行擴(kuò)展1第1頁，共37頁，2022年，5月20日，3點2分，星期二 7.1 MCS-51系統(tǒng)的串行擴(kuò)展原理 目前，對控制系統(tǒng)微型化的要求越來越高，便攜式的智 化儀器需求量越來越大。為了使儀器微型化，首先要設(shè)法減 少儀器所用芯片的引腳數(shù)。這樣一來過去常用的并行總線 接口方案由于需要較多的引腳數(shù)而不得不舍棄，轉(zhuǎn)而采用 只需少量引腳數(shù)的串行總線接口方案。SPI ( Serial Peripheral Interface )和I2C ( Inter-Integrated Circuit ) 就是兩種常用的串行總線接口。 SPI三線總線只需3根引腳線就可與外部設(shè)備相連。而I2C 兩線總線則

2、只需2根引腳線就可與外部設(shè)備相連。 2第2頁，共37頁，2022年，5月20日，3點2分，星期二7.1.1 SPI三線總線 一SPI總線概述SPI實際上是一種串行總線接口標(biāo)準(zhǔn)。SPI方式可允許同時同步傳送和接收8位數(shù)據(jù)，它工作時傳輸速率最高可達(dá)幾十兆位/秒。SPI用以下3個引腳來完成通信： (1)串行數(shù)據(jù)輸出SDO ( Serial Data Out )。 (2)串行數(shù)據(jù)輸入SDI ( Serial Data In )。 (3)串行時鐘SCK ( Serial Clock )。圖 7-1 主機(jī)、從機(jī)之間SPI總線連接示意圖3第3頁，共37頁，2022年，5月20日，3點2分，星期二 二. SP

3、I總線的結(jié)構(gòu)與工作原理 SPI總線有主機(jī)、從機(jī)的概念。主機(jī)的發(fā)送與從機(jī)的接收相連，主機(jī)的接收與從機(jī)的發(fā)送相連，主機(jī)產(chǎn)生的時鐘信號輸出到從機(jī)的時鐘引腳上，除了以上三根通訊線外，一般從機(jī)還需一根片選控制線。 由于SPI的數(shù)據(jù)輸出線（SDO）和數(shù)據(jù)輸入線（SDI）是分開的，因此允許主機(jī)、從機(jī)之間發(fā)送和接收同時進(jìn)行，至于數(shù)據(jù)是否有效取決與應(yīng)用軟件。當(dāng)主機(jī)發(fā)出片選控制信號以后，數(shù)據(jù)的傳輸節(jié)拍由主機(jī)的SCK信號控制。對具有SPI功能的單片機(jī)，時序圖中的SDO和SCK的波形由硬件自動產(chǎn)生，數(shù)據(jù)的接收也是由硬件自動完成的。4第4頁，共37頁，2022年，5月20日，3點2分，星期二圖7-2 SPI通訊的時序圖

4、主機(jī)的SS信號有效后，選中從設(shè)備，在SCK的上升沿主機(jī)發(fā)送數(shù)據(jù)，SCK的下降沿主機(jī)接收數(shù)據(jù)。而對沒有SPI功能的單片機(jī)，則時序圖中的SDO和SCK的波形要由軟件產(chǎn)生，數(shù)據(jù)的接收也要由軟件來完成。5第5頁，共37頁，2022年，5月20日，3點2分，星期二 7.2 單片機(jī)的外部串行擴(kuò)展 串行外圍器件由于具有體積小、價格低、占用I/O口線少等優(yōu)點。正在越來越多的領(lǐng)域被廣泛應(yīng)用。下面分別介紹串行E2PROM、串行輸入輸出接口、串行A/D轉(zhuǎn)換器。 7.2.1 串行擴(kuò)展E2 PROM 串行E2PROM具有體積?。ㄍǔ?腳封裝）、價格低、占用I/O口線少、壽命長（能重復(fù)使用100，000次及100年數(shù)據(jù)

5、不丟失）、抗干擾能力強(qiáng)、不易被改寫等優(yōu)點。隨著當(dāng)今智能化儀表趨于小型化，再加真正需要預(yù)設(shè)的數(shù)據(jù)位、控制位、保密位等數(shù)據(jù)并不占據(jù)太多的存儲空間，串行E2PROM正被廣泛應(yīng)用于多功能的智能化儀表中。表7-2列出了美國ATMEL公司I2C總線的AT24C系列串行E2PROM，表7-3列出了美國ATMEL公司SPI總線的AT25系列串行E2PROM 。為讀者選擇不同容量、不同接口總線及了解有關(guān)串行E2PROM的詳細(xì)性能提供參考。6第6頁，共37頁，2022年，5月20日，3點2分，星期二7第7頁，共37頁，2022年，5月20日，3點2分，星期二8第8頁，共37頁，2022年，5月20日，3點2分，星

6、期二 I2C的結(jié)構(gòu)與工作原理 I2C總線上所有器件的SDA 線并接在一起，所有器件的SCL線并接在一起，且SDA 線和SCL線必須通過上拉電阻連接到正電源。圖7-3為I2C總線器件的連接圖。圖7-3 I2C總線器件電氣連接圖9第9頁，共37頁，2022年，5月20日，3點2分，星期二 I2C總線的數(shù)據(jù)傳輸協(xié)議要比SPI總線復(fù)雜一些，因為I2C總線器件沒有片選控制線，所以I2C總線數(shù)據(jù)傳輸?shù)拈_始必須，由主器件產(chǎn)生通訊的開始條件（SCL高電平時，SDA產(chǎn)生負(fù)跳變）；通訊結(jié)束時，由主器件產(chǎn)生通訊的結(jié)束條件（SCL高電平時，SDA產(chǎn)生正跳變）。SDA線上的數(shù)據(jù)在SCL高電平期間必須保持穩(wěn)定，否則會被誤

7、認(rèn)為開始條件或結(jié)束條件，只有在SCL低電平期間才能改變SDA線上的數(shù)據(jù)。圖7-4為I2C總線的數(shù)據(jù)傳輸波形圖。圖7-4 I2C總線的數(shù)據(jù)傳輸波形圖。10第10頁，共37頁，2022年，5月20日，3點2分，星期二 一.AT24C系列E2PROM的功能及特點 AT24C系列為美國ATMEL公司推出的串行CMOS型E2PROM，具有功耗小，寬電壓范圍等優(yōu)點。工作電流約3mA，靜態(tài)電流隨電源電壓不同為30uA110 uA，存儲容量有1288、2568、5128、1K8、2K8、4K8、8K8、16K8、32K8和64K8等多種規(guī)格，圖7-5為AT24C系列串行E2PROM的引腳圖。圖中A0、A1、A

8、2為器件地址引腳，VSS為地，VCC為正電源， 寫保護(hù)， SCL為串行時鐘線，SDA為串行數(shù)據(jù)線。圖7-5 AT24C系列串行E2PROM的引腳圖11第11頁，共37頁，2022年，5月20日，3點2分，星期二二.AT24C系列E2PROM接口及地址選擇 AT24C系列E2PROM采用I2C總線，I2C總線上可掛接多個接口器件，在I2C總線上的每個器件應(yīng)有唯一的器件地址，按I2C總線規(guī)則，器件地址為7位二進(jìn)制數(shù)，它與1位數(shù)據(jù)方向位構(gòu)成一個器件尋址字節(jié)。器件尋址字節(jié)的最低位（D0）為方向位（讀/寫）；最高4位（D7D4）為器件型號地址（不同的I2C總線接口器件的型號地址由廠家給定，AT24C系列

9、E2PROM的型號地址皆為1010）；其余3位（D3D1）與器件引腳地址A2A1A0相對應(yīng)。器件地址格式：1010 A2A1A0 12第12頁，共37頁，2022年，5月20日，3點2分，星期二 對于E2PROM的片內(nèi)地址，AT24C01和AT24C02由于芯片容量可用一個字節(jié)表示，故讀寫某個單元前，先向E2PROM寫入一個字節(jié)的器件地址，再寫入一個字節(jié)的片內(nèi)地址。而AT24C04、AT24C08 和AT24C16分別需要9位、10位和11位片內(nèi)地址，所以AT24C04把器件地址中的D1作為片內(nèi)地址的最高位，AT24C08把器件地址中的D2D1作為片內(nèi)地址的最高兩位，AT24C16把器件地址中

10、的D3D2D1作為片內(nèi)地址的最高三位。凡在系統(tǒng)中把器件的引腳地址用作片內(nèi)地址后，該引腳在電路中不得使用，作懸空處理。AT24C32、 AT24C64、 AT24C128、 AT24C256和 AT24C512的片內(nèi)地址采用兩個字節(jié)。13第13頁，共37頁，2022年，5月20日，3點2分，星期二 三. AT24C系列E2PROM的讀寫操作原理 下列讀寫操作中SDA線上數(shù)據(jù)傳送狀態(tài)標(biāo)記注釋如下： S為開始信號（SCL高電平時，SDA產(chǎn)生負(fù)跳變）， 由主機(jī)發(fā)送。 P為結(jié)束信號（SCL高電平時，SDA產(chǎn)生正跳變），由 主機(jī)發(fā)送。 addr、addr_H 和addr_L 為地址字節(jié)，指定片內(nèi)某一 單元

11、地址，由主機(jī)發(fā)送。 data 為數(shù)據(jù)字節(jié)，由數(shù)據(jù)發(fā)送方發(fā)送。 0為肯定應(yīng)答信號，由數(shù)據(jù)接收方發(fā)送。 1為否定應(yīng)答信號, 由數(shù)據(jù)接收方發(fā)送。14第14頁，共37頁，2022年，5月20日，3點2分，星期二 主機(jī)控制數(shù)據(jù)線SDA時，在SCL高電平期間必須保持SDA線上的數(shù)據(jù)穩(wěn)定，否則會被誤認(rèn)為對從機(jī)開始條件或結(jié)束條件。主機(jī)只能在SCL低電平期間改變SDA線上的數(shù)據(jù)。主機(jī)寫操作期間，用SCL的上升沿寫入數(shù)據(jù)；主機(jī)讀操作期間，用SCL的下降沿讀出數(shù)據(jù)。 AT24C系列AT24C01AT24C16芯片的存儲容量最多為中讀n個字節(jié)的數(shù)據(jù)格式 從AT24C系列AT24C01AT24C16中讀n個字節(jié)的數(shù)據(jù)格

12、式：15第15頁，共37頁，2022年，5月20日，3點2分，星期二從AT24C系列AT24C32AT24C512中讀n個字節(jié)的數(shù)據(jù)格式：向AT24C系列AT24C01AT24C16中寫n個字節(jié)的數(shù)據(jù)格式（n頁長，且n個字節(jié)不能跨頁）：向AT24C系列AT24C32AT24C512中寫n個字節(jié)的數(shù)據(jù)格式（n頁長，且n個字節(jié)不能跨頁）：16第16頁，共37頁，2022年，5月20日，3點2分，星期二四、AT24C系列E2PROM與MCS-51單片機(jī) 的數(shù)據(jù)交換 圖7-6 為一片AT24C系列E2PROM與MCS-51單片機(jī)的連接電 路圖。若有多片E2PROM與MCS-51單片機(jī)相連，則各 E2P

13、ROM的器件地址引腳接線要不同。圖7-6 AT24C系列E2PROM與MCS-51單片機(jī)的連接電路圖17第17頁，共37頁，2022年，5月20日，3點2分，星期二 圖7-7 74LS165內(nèi)部結(jié)構(gòu)圖7.2.2 串行擴(kuò)展I/O接口 MCS-51單片機(jī)的并行I/O接口與外部RAM是統(tǒng)一編址的，即擴(kuò)展并行I/O接口要占用單片機(jī)的外部RAM的空間。若用串行的方法擴(kuò)展I/O接口，則可以節(jié)省系統(tǒng)的硬件開銷，是一種經(jīng)濟(jì)、實用的方法。下面分別介紹串行輸入接口和串行輸出接口。一.串行輸入接口74LS165 74LS165是一個8輸入，串行輸出的接口電路。其內(nèi)部結(jié)構(gòu)如圖7-7所示。18第18頁，共37頁，202

14、2年，5月20日，3點2分，星期二 為數(shù)據(jù)鎖存端，當(dāng) 為低電平時鎖存數(shù)據(jù)；CP1和CP2為移位脈沖輸入端；Q7為數(shù)據(jù)輸出端；DS為數(shù)據(jù)輸出端；CP的上升沿移出數(shù)據(jù)。74LS165作為串行輸入接口可以單片使用，也可級聯(lián)使用。級聯(lián)使用的電路圖7-8所示。圖7-8 74LS165級聯(lián)使用電路連接圖二串行輸出接口74LS164 74LS164是一個串行輸入，8位并行輸出的接口電路。其內(nèi)部結(jié)構(gòu)如圖7-9所示。 為清零端，當(dāng) 為低電平時清零；A和B為數(shù)據(jù)輸出端；CP端為移位脈沖輸入端，CP的上升沿移入數(shù)據(jù)。74LS164作為串行輸出接口可以單片使用，也可級聯(lián)使用。級聯(lián)使用的電路連接如圖7-1019第19頁

15、，共37頁，2022年，5月20日，3點2分，星期二圖7-9 74LS164內(nèi)部結(jié)構(gòu)圖圖7-10 74LS164級聯(lián)使用電路連接圖20第20頁，共37頁，2022年，5月20日，3點2分，星期二 7.2.3 串行擴(kuò)展A/D轉(zhuǎn)換器 隨著對智能化儀表微型化要求的越來越高，串行A/D轉(zhuǎn)換器件由于具有體積小、價格低、占用I/O口線少等優(yōu)點而被廣泛應(yīng)用。美國的模擬器件公司(ADI)、MAXIM公司和德州儀器(TI)公司等許多公司紛紛推出能滿足不同用戶要求的串行A/D轉(zhuǎn)換器件。表7.4列出了美國TI公司系列串行A/D轉(zhuǎn)換器件。 一、11通道12位串行模數(shù)轉(zhuǎn)換器TLC2543引腳及內(nèi)部結(jié)構(gòu)介紹。 21第21

16、頁，共37頁，2022年，5月20日，3點2分，星期二 TLC2543是德州儀器公司生產(chǎn)的12位開關(guān)電容型逐次逼近模數(shù)轉(zhuǎn)換器，最大轉(zhuǎn)換時間10s，11個模擬輸入通道，3路內(nèi)置自測試方式，采樣率為66kbps，線性誤差1LSBmax，有轉(zhuǎn)換結(jié)束輸出EOC，具有單、雙極性輸出，可編程的MSB或LSB前導(dǎo)，可編程輸出數(shù)據(jù)長度。它具有三個控制輸入端，采用簡單的3線SPI串行接口可方便地與微機(jī)進(jìn)行連接，是12位數(shù)據(jù)采集系統(tǒng)的最佳選擇器件之一。圖7-11和圖7-12分別是TLC2543的引腳排列圖和內(nèi)部結(jié)構(gòu)圖。TLC2543有兩種封裝形式。表7.5是TLC2543的引腳功能說明22第22頁，共37頁，20

17、22年，5月20日，3點2分，星期二圖7-11 TLC2543的引腳排列圖圖7-12 TLC2543的內(nèi)部結(jié)構(gòu)圖23第23頁，共37頁，2022年，5月20日，3點2分，星期二 24第24頁，共37頁，2022年，5月20日，3點2分，星期二 表7-5 TLC2543的引腳功能說明25第25頁，共37頁，2022年，5月20日，3點2分，星期二二TLC2543的工作方式和輸入通道的選擇 TLC2543是一個多通道和多工作方式的模數(shù)轉(zhuǎn)換器件，其工作方式和輸入通道的選擇是通過向TLC2543的控制寄存器寫入一個八位的控制字來實現(xiàn)的。這個八位的控制字由四個部份組成：D7 D6 D5 D4選擇輸入通道

18、，D3 D2選擇輸出數(shù)據(jù)長度，D1選擇輸出數(shù)據(jù)順序，D0選擇轉(zhuǎn)換結(jié)果的極性。八位控制字的各位的含義如表7-6表7-9所示。主機(jī)以MSB為前導(dǎo)方式將控制字寫入TLC2543的控制寄存器，每個數(shù)據(jù)位都是在CLOCK序列的上升沿被寫入控制寄存器。26第26頁，共37頁，2022年，5月20日，3點2分，星期二表7-6 輸入通道選擇表7-7 輸出數(shù)據(jù)長度選擇27第27頁，共37頁，2022年，5月20日，3點2分，星期二表7-8 輸出數(shù)據(jù)順序選擇表7-9 轉(zhuǎn)換結(jié)果極性選擇28第28頁，共37頁，2022年，5月20日，3點2分，星期二 三TLC2543的讀寫時序 當(dāng)片選信號為高電平時，CLOCK 和

19、DATA_ IN 被禁止、DATA_ OUT為高阻狀態(tài)，以便為SPI總線上的其它器件讓出總線。在片選信號的下降沿，A/D轉(zhuǎn)換結(jié)果的第一位數(shù)據(jù)出現(xiàn)在DATA_ OUT引腳上，A/D轉(zhuǎn)換結(jié)果的其它數(shù)據(jù)位在時鐘信號CLOCK 的下降沿被串行輸出到DATA_ OUT引腳。在片選信號下降沿以后，時鐘信號CLOCK 的前八個上升沿將八位控制字從DATA_ IN引腳串行輸入到TLC2543的控制寄存器。在片選信號下降沿以后，經(jīng)歷8個(或12個/或16個) 時鐘信號完成對A/D轉(zhuǎn)換器的一次讀寫。本次寫入的控制字在下一次轉(zhuǎn)換中起作用，本次讀出的結(jié)果由上次輸入的控制字決定。A/D轉(zhuǎn)換可由片選的下降沿觸發(fā)，也可由C

20、LOCK信號觸發(fā)。29第29頁，共37頁，2022年，5月20日，3點2分，星期二 圖7-13是由片選的下降沿觸發(fā)A/D轉(zhuǎn)換，輸出數(shù)據(jù)長度為8位、以MSB導(dǎo)前的讀寫時序圖。圖7-14是由CLOCK信號觸發(fā)A/D轉(zhuǎn)換，輸出數(shù)據(jù)長度為8位、以MSB導(dǎo)前的讀寫時序圖。圖7-15是由片選的下降沿觸發(fā)A/D轉(zhuǎn)換，輸出數(shù)據(jù)長度為12位、以MSB導(dǎo)前的讀寫時序圖。圖7-16是由CLOCK信號觸發(fā)A/D轉(zhuǎn)換，輸出數(shù)據(jù)長度為12位、以MSB導(dǎo)前的讀寫時序圖。圖中的（A11 A10 A9 A8） A7 A0為（12）8位的A/D轉(zhuǎn)換結(jié)果，B7 B6 B0為控制字。30第30頁，共37頁，2022年，5月20日，3點2分，星期二圖7-13 片選的下降沿觸發(fā)A/D轉(zhuǎn)換、輸出數(shù)據(jù)長度為8位、以MSB導(dǎo)前的讀寫時序圖。31第31頁，共37頁，2022年，5月20日，3點2分，星期二圖7-14 CLOCK信號觸發(fā)A/D轉(zhuǎn)換、輸出數(shù)據(jù)長度為8位、以MSB導(dǎo)前的讀寫時序圖。32第32頁，共37頁，2022年，5月20日，3點2分，星期二圖7-15 片選的下降沿觸發(fā)A/D轉(zhuǎn)換、輸出數(shù)據(jù)長度為12位、以MSB導(dǎo)前的讀寫時序圖。33第33頁，共37頁，202