0402 Chip RLC制程與不良品分析流程-版本2

1、Chip R/C 製程與原材不良分析流程Prepared by:Hao-Yung(Josh) ChaoOutlineChip Capacitor構(gòu)造與製造流程Chip Resistor構(gòu)造與製造流程信賴(lài)性測(cè)試項(xiàng)目 PCB Pad 設(shè)計(jì) vs.鋼版開(kāi)孔設(shè)計(jì)Chip R/C不良原因分析魚(yú)骨圖Chip R/C爬錫不良模式定義Chip R/C不良來(lái)源及改善方法Chip R/C原材不良分析流程 Conclusion 電鍍流程簡(jiǎn)介 Chip Capacitor構(gòu)造DC1C2C3C4ACapacitance Equation :(F/m)介電材料於外加電壓後,晶格內(nèi)正電荷和負(fù)電荷背離移動(dòng),造成電雙極現(xiàn)象.c

2、ubicDeform每一層電極交錯(cuò)長(zhǎng)度誤差不可大於10 Microns.陶瓷基板為介電材料加上少許稀土元素 Example: BaTiO3 + RuO2(藍(lán)色)內(nèi)部電極可分為兩系列: 貴重金屬: Ag/Pd Base Metal: Ni外部電極 I 為Ag 或 Cu.如果外部電極為Cu,則不可在空氣下燒結(jié),因 Cu在空氣環(huán)境中加熱易氧化產(chǎn)生CuO,故須 於大氣壓10-610-7 Torr間生產(chǎn).Chip Capacitor材料及結(jié)構(gòu)5 micros2030 micros精密陶瓷的製造流程係先將介電材料粉體與黏結(jié)劑、分散劑、塑化劑等有機(jī)物攙配成漿料後，藉黏結(jié)劑作用使粉體能聚集在一起，而形成有足夠

3、強(qiáng)度的生胚薄片，後續(xù)再經(jīng)刮刀成型、燒結(jié)及品檢等製程後，即為精密陶瓷基板，成為被動(dòng)電子元件的主要基材。Chip Capacitor製造流程陶瓷基板成型流程:Chip Capacitor製造流程製粉調(diào)漿Milling測(cè)試&包裝Testing & Taping 端電極沾附Termination燒結(jié)Sintering切割Cutting印刷&疊層&壓合Printing & Stacking & lamination薄帶成型Tape castingChip Resistor 構(gòu)造Structure 1.Ceramic substrate (Al2O3) 0.3 mm2.Top termination (A

4、g-Pd) 11 m 3.Bottom termination(Ag-Pd or Ag) 11 m 4.Resistive layer (RuO2) 11 m 5.Glass layer (SiO2) 11 m 6.Trimming cut7.Protective layer (epoxy) 25 m 8.End termination (Ag-Pd or Ag or Ni-Cr) 0.050.2 m9. Diffusion barrier (Ni) 8 m 10.Solder plating(Sn) 8 m 網(wǎng)印Resistive layer的厚度及精準(zhǔn)度為25+/-4um.Chip res

5、istor 製造流程RAW MaterialsIQCPrimary Electrode PrintingDryingResistor Body PrintingIn-process InspectionLaserTrimmingIn-processInspectionOver coating PrintingIn-processInspectionDryingDryingMarkingDryingFiringIn-processInspectionDryingFiringIn-processInspection“B” BreakIn-processInspection Electrode Ni

6、-PlatingSputteringElectrode Tin-PlatingIn-processInspectionTesting&PackagingFQCStockIn-process Inspection“A” Break(CB) Back-side Electrode printingDrying Secondary Electrode PrintingMagnetic screenIn-process InspectionFiringFiringLaser切割是整排先量再切,切完後再量其電阻值.Chip Capacitor信賴(lài)性試驗(yàn)Chip Resistor信賴(lài)性試驗(yàn)Testing

7、substrate:Bending TestPCB Pad 設(shè)計(jì) vs.鋼版開(kāi)孔設(shè)計(jì)(0402 Chip)A = pad to pad 外距長(zhǎng)B = pad長(zhǎng)C = pad寬D = pad to pad內(nèi)距長(zhǎng)b = 開(kāi)孔pad長(zhǎng)c = 開(kāi)孔pad寬d = 開(kāi)孔pad to pad內(nèi)距長(zhǎng)e = 半圓直徑長(zhǎng) (1/3)*Cf = 半圓直徑長(zhǎng) (1/3)*bADCBdfebcModel of Chip R/C Solder Wetting Good Poor Solder Cold Solder DewettingReflow temp.175183 oC183 oCFinalChip is pus

8、hed up Unequal solder wetting balance Lift up TensionNo intermetallic compound layerhSmall pad可能導(dǎo)致零件歪斜和焊接點(diǎn)強(qiáng)度降低.=Aperture間距大於Pad間距易產(chǎn)生墓碑.3.Material Issuecomponent contamination造成Root Cause:1.鍍液殘留造成腐蝕2.鍍液成份不佳2.鍍膜面污染,酸化(氧化)3.鍍膜厚度不足4.鍍膜厚度不均勻 (兩邊電極厚度不一易產(chǎn)生tombstone)A.電極端鍍層不良B. 外觀不良吃錫不良零件端呈暗黑色, 且不吃錫EDX顯示Fe於

9、Ni鍍層含量過(guò)高CuNiSn錫層厚度不足,吃錫不良允收標(biāo)準(zhǔn): 根據(jù)進(jìn)貨尺寸檢驗(yàn)標(biāo)準(zhǔn)及電容值驗(yàn)收標(biāo)準(zhǔn)判定認(rèn) 識(shí) 電 鍍陰極棒1.入料2.酸洗槽3.水洗槽4.鍍鎳槽5.水洗槽6.預(yù)鍍槽7.鍍錫槽8.水洗槽9.中和槽10.水洗槽11.熱水槽12.出料電鍍(electroplating) -是一種電沉積過(guò)程,利用電解體在電極沉積金屬,小型物Chip R/C主要使用滾桶電鍍.Chip R/C端電極電鍍流程:弱酸處理 ( 3% H2SO4 ) , 90sec 去除氧化層及增加表面粗糙度表面髒污洗淨(jìng)30secNiSO4 , NiCl2 , H3BO3ph =4.0, 55 oCNa3PO4 , 鹼性P含量2

10、5% , 5055oC (酸性錫槽)P含量12% (中性錫槽)每日須更換12 回中和之目的:a.中和錫槽酸性殘留物b.防止鍍錫表面變色泛黃將鍍鎳液洗去30 sec成份同鍍錫槽,但濃度較低避免水洗槽殘液稀釋鍍錫槽將中和液洗去以免污染熱水槽須使用純水50 +10 oC將鍍錫液洗去以免鍍錫液腐蝕鍍膜乾燥方式可有:a.熱風(fēng)b.遠(yuǎn)紅外線(xiàn)c.離心機(jī)酸性浴 & 中性浴Sn SO4電阻 Epoxy Paste電容 BaTiO3電感 Fe3O4 不耐酸,採(cǎi)用中性浴手動(dòng) or. 自動(dòng)導(dǎo) 電 球不銹鋼上鍍Ni及Sn一. 鍍?cè)〉某煞菁捌涔δ? 金屬鹽：提供金屬離子之來(lái)源如硫酸鎳,NiSO4.導(dǎo)電鹽及陽(yáng)極溶解助劑: 陽(yáng)

11、極有時(shí)會(huì)形成鈍態(tài)膜，不易補(bǔ)充金屬離，則需加陽(yáng)極溶解助劑。 例如鍍鎳時(shí)加氯鹽,NiCl2.緩衝劑: 電鍍條件通常有一定pH值範(fàn)圍，防止pH值變動(dòng)加緩衝劑，尤其是中性鍍?cè)?(pH58), PH值控制更為重要.常見(jiàn)調(diào)節(jié)PH值的緩衝劑為H3BO3.鍍層性質(zhì)改良添加劑: 例如小孔防止劑、硬度調(diào)節(jié)劑、光澤劑等改變鍍層的物理化學(xué)特性之添加劑. 潤(rùn)濕劑: 一般為界面活性劑又稱(chēng)去孔劑.二. 鍍?cè)〉臏?zhǔn)備 a.將所需的電鍍化學(xué)品放入在預(yù)備糟內(nèi)與水溶解。 b.去除雜質(zhì)。 C.用過(guò)濾器清除浮懸固體，倒入一個(gè)清潔電鍍槽內(nèi)。 d.鍍?cè)≌{(diào)整，如pH值、溫度、表面張力、光澤劑等。 e.用低電流電解法去除雜質(zhì)。 (1)鍍液組成：

12、對(duì)鍍層結(jié)構(gòu)影響最大，例如氰化物 鍍?cè)』蜓}鹽鍍?cè)〉腻儗樱人嵝詥?鹽的鍍層細(xì)緻。其他如光澤劑等添加劑都影響很大。(2)電流密度：電流密度提高某一限度時(shí)，氫氣會(huì)大量析出，電流效率低，產(chǎn)生陰極極化 作用，樹(shù)枝狀結(jié)晶將會(huì)形成。(3)鍍?cè)囟龋簻囟壬撸瑯O化作用下降，使鍍層結(jié)晶粗大，可提高電流密度來(lái)抵消。 (4)浴 電 壓：依浴組成、極面積、極距、攪拌、電流密度等而不同，必須實(shí)測(cè)之。滾桶 電鍍較一般電鍍的電阻大、陽(yáng)極面積小、電流密度小，因而使用高濃度浴 或提高導(dǎo)電鹽的濃度，普通電壓為912V，亦有高至15V。 (5)液的淨(jìng)化：陽(yáng)極泥、沈碴等雜質(zhì)會(huì)影響鍍層如麻點(diǎn)、結(jié)瘤、粗糙的表面，也會(huì)降低鍍 層之防蝕能

13、力，所以必須經(jīng)常過(guò)濾或連續(xù)性過(guò)濾固體粒子。淨(jìng)化主要有下 列四種：(a)利用濾材過(guò)濾固體粒子(b)利用活泩?zhí)己瓦^(guò)濾去固體粒子和有 機(jī)物(c)利用弱電解除去金屬不純物(d)利用置換、沈澱、調(diào)整PH等化學(xué)方 法，去特殊的不純物。 (6)攪 拌：可防止氫氣停滯件表面形成針孔，一般攪拌可得到較細(xì)緻鍍層，但鍍?cè)⌒?過(guò)濾清潔，否則雜質(zhì)因攪拌而染鍍件表面產(chǎn)生結(jié)瘤或麻點(diǎn)等缺點(diǎn)?？衫?空氣攪拌、陰極移動(dòng)、鍍液循環(huán)等方式進(jìn)行操作。 電鍍影響因素4.Mounting Misalign不良品定義 :偏移量大於50%元件焊端 寬度或大於50% pad寬度形成原因 : 置件偏移零件超出pad零件在trace線(xiàn)路上造成短路

14、零件偏移D50% W 或D50% P5.Trace & Pad InteractionLarge temperature differenceThermal unbalance和pad連接的trace如果在兩端不對(duì)稱(chēng),易造成墓碑或偏移Vias or Plated thru-holes: 因錫膏的毛細(xì)現(xiàn)象,via會(huì)搶pad上的錫,造成錫少或空焊Design techniques to avoid Design techniques that work解決方法 :限制trace數(shù)量,減少錫遷移對(duì)稱(chēng)設(shè)計(jì),降低零件轉(zhuǎn)動(dòng)可能禁止pad上有via或Plated thru-holes6.Solder Mas

15、k Design-1Solder Mask Materials:Dry film laminate (34 mils)Screened wet film (0.69 mils)Photoimagable liquid solder mask (0.66 mils)Misregistration of solder mask artwork or wet film solder mask slump can obscure or contaminate a pad surface causing excessive solder balls or defective solder joints.

16、Note: 目前Ambit使用PCB的綠漆厚度約為 0.6 mil.6.Solder Mask Design-2Over thickness 2 mils =Detectable tombstone Improvement:使用厚度小於2 mils的綠漆去除pad間的綠漆,排除墓碑 的機(jī)會(huì)7. Component Orientation and Location IC long axis / reflow direction Chip long axis reflow directionIDEA DESIGNConsideration of Stress Distribution a.Corn

17、er have the greatest deflection and stressb.Suggest at least 0.5mm away from the board edgeHigh stress areas for mounting and depanelingHigh stress areas for handlingTab shearing stressPre-routed corners to minimize defects12mil12milAt least 0.5 mm8. Thermal vs. Mechanical Damage Thermal damage對(duì)chip

18、 RLC而言,thermal造成的crack現(xiàn)象很少見(jiàn)修護(hù)是造成 chip RLC 零件thermal shock damage主要過(guò)程Crack通常位於上表面且為單一crack. Pick and place machine damageBottom centering damage - 少見(jiàn)Top centering and vacuum pick-up bit damage - 常見(jiàn)Internal centering Damage - 無(wú)法從外觀看出Post solder handling damage - 板彎造成Vacuum pick-up bit and top centerin

19、g damageInternal centering Damage due to centering jaw force過(guò)大Z軸置放力造成Damage不明顯,MLCC的 損壞通常位於表層或 內(nèi)部電極外觀為圓形或半月形Centering jaw force concentration(舊式置件機(jī))Resulting visible top surface cracksImpact fractures are typically located 1015mils from the top surface hidden under the termination.Internal crack doe

20、s not fail quickly because there are no cracks that propagate to the surface which allows entry of external contaminants such as moisture or flux.Post solder handling damage 1.板彎造成crack的起始點(diǎn)通常位於上/下陶瓷和電極端介面處CapacitorResistor電阻是由一片陶瓷切割而成, 其邊角較電容銳利銳利邊角對(duì)板彎較敏感,因較 大應(yīng)力集中於邊角2.外力造成的chip撞損情形forceforce零件整顆飛走Chi

21、p本體受損焊錫和電極端留在pad上Thin chip capacitors (0603, 0805 & 1206)Land patternCrackSolderBoard(c)V-cut 造成之Crack Chip mounting close to board separation pointMagnitude of stress 1 2 3 4 512345PerforationSlit不良照片:Ambits Rule:零件距V-cut邊至少 0.5 mmHi-Pot 造成之Crack Chip R/C不良原因分析魚(yú)骨圖人為因素機(jī)器因素材料因素外力造成程式座標(biāo)錯(cuò)誤原材氧化置件參數(shù)設(shè)定錯(cuò)誤P

22、ad設(shè)計(jì)不佳錫膏選用錯(cuò)誤鋼版開(kāi)孔設(shè)計(jì)不良鋼版厚度不對(duì)迴焊參數(shù)設(shè)定不佳原材Crack印刷治具支撐不良設(shè)計(jì)因素零件包裝不良Trace設(shè)計(jì)問(wèn)題零件位置設(shè)計(jì)不良鋼版損毀或架設(shè)不當(dāng)膠帶阻塞鋼版修護(hù)不良造成元件與Pad搭配不良手?jǐn)[置件高速機(jī),泛用機(jī)治具支撐不良對(duì)流風(fēng)速設(shè)定過(guò)大鏈條平衡度不佳爐內(nèi)異物引發(fā)吸嘴真空值不佳Clamp做動(dòng)不佳印刷偏移PCB平整性不佳鍍層不良Chip R/C原材不良分析流程不良品電極端有無(wú)沾錫零件外觀有無(wú)Crack電極端是否有剝落污黑現(xiàn)象焊錫面是否粗糙不平整NoYesYesYesNo原材問(wèn)題YesNoNo非原材不 良Yes置件是否下壓太深NoYes調(diào)整機(jī)臺(tái)參數(shù)Note: 1. 此原材

23、不良分析只針對(duì)SMT階段發(fā)現(xiàn)不良之處理2. 非原材不良請(qǐng)參考各問(wèn)題分析流程圖零件有無(wú)變形NoNo熱風(fēng)220oC,15秒是否爬錫調(diào)整製程參數(shù)NoNoSupport有無(wú)問(wèn)題Yes調(diào) 整Support是否為bending造成Yes檢查並改善製程N(yùn)o是否為裂片造成Yes1.作業(yè)方式錯(cuò)誤2.Layout問(wèn)題Yes破壞性分析尺寸是否在Spec內(nèi)Yes允收No阻值or電容值是否在Spec內(nèi)No內(nèi)電極是否露出NoYesYesYesPCB上之其他零件是否有相同不良Yes主代用料或不同Lot之交叉驗(yàn)證焊錫性是否相同1.錫膏問(wèn)題2.Pad污染3.製程參數(shù)不佳1.錫膏問(wèn)題2.Pad污染3.製程參數(shù)不佳NoNo破 壞 性 分 析 方 法可能為原材不良之不良品 EDX1.表面元素分佈2.IM