數(shù)字電路邏輯設(shè)計(jì)-第三章

1、第三章 集成邏輯門目的與要求： 了解半導(dǎo)體二極管、三級(jí)管和MOS的開關(guān)特性； 掌握TTL門電路和CMOS門電路的基本工作原理和外特性； 熟悉TTL門電路和CMOS門電路的主要參數(shù)，掌握門電路 的正確使用。重點(diǎn)與難點(diǎn)： TTL門電路和CMOS門電路的外特性。 第一頁(yè)，共七十頁(yè)。第三章 集成邏輯門 3.1 晶體管的開關(guān)特性 3.2 TTL集成邏輯門 3.3 MOS邏輯門電路 3.4 CMOS電路第二頁(yè)，共七十頁(yè)。晶體二極管的開關(guān)特性(a) 二極管符號(hào)表示 (b) 二極管伏安特性 二極管符號(hào)表示及伏安特性 3.1 晶體管的開關(guān)特性第三頁(yè)，共七十頁(yè)。 晶體二極管開關(guān)特性 晶體二極管是由PN結(jié)構(gòu)成，具有

2、單向?qū)щ姷奶匦浴?在近似的開關(guān)電路分析中，晶體二極管可以作為 一個(gè)理想開關(guān)來(lái)分析； 在嚴(yán)格的電路分析中或者在高速開關(guān)電路中， 晶體二極管則不能當(dāng)作一個(gè)理想開關(guān)。注意 3.1 晶體管的開關(guān)特性第四頁(yè)，共七十頁(yè)。1二極管的穩(wěn)態(tài)開關(guān)特性(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管相當(dāng)于一個(gè)閉合的開關(guān)。（a）二極管正向?qū)娐?（b）二極管正向?qū)ǖ刃щ娐?外加正向電壓的情況 3.1 晶體管的開關(guān)特性第五頁(yè)，共七十頁(yè)。(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極管相當(dāng)于一個(gè)斷開的開關(guān)。（b）二極管反向截至等效電路可見(jiàn)，二極管在電路中表現(xiàn)為一個(gè)受外加電壓控制的開關(guān)。（a）

3、二極管反向截至電路 外加反向電壓的情況 3.1 晶體管的開關(guān)特性第六頁(yè)，共七十頁(yè)。2二極管的動(dòng)態(tài)開關(guān)特性電路處于瞬變狀態(tài)下晶體管的開關(guān)特性稱為動(dòng)態(tài)開關(guān)特性。 二極管的反向恢復(fù)過(guò)程 二極管的動(dòng)態(tài)開關(guān)特性 tS稱為存儲(chǔ)時(shí)間，tt稱為渡越時(shí)間，tre=ts+tt稱為反向恢復(fù)時(shí)間 ，反向恢復(fù)時(shí)間tre就是存儲(chǔ)電荷消散所需要的時(shí)間。 3.1 晶體管的開關(guān)特性第七頁(yè)，共七十頁(yè)。晶體三極管的開關(guān)特性 1. 三極管穩(wěn)態(tài)開關(guān)特性（a）基本單管共射電路 （b）單管共射電路傳輸特性 基本單管共發(fā)射極電路晶體三極管工作于截止區(qū)時(shí)，內(nèi)阻很大，相當(dāng)于開關(guān)斷開。 工作于飽和區(qū)時(shí)，內(nèi)阻很低，相當(dāng)于開關(guān)接通狀態(tài)。放大區(qū)：管子有

4、放大能力，iC=iB 3.1 晶體管的開關(guān)特性第八頁(yè)，共七十頁(yè)。 3.1 晶體管的開關(guān)特性第九頁(yè)，共七十頁(yè)。2三極管瞬態(tài)開關(guān)特性晶體三極管截止和飽和兩種工作狀態(tài)之間的轉(zhuǎn)換需要時(shí)間。 1）晶體三極管的開啟時(shí)間ton：三極管從截止向飽和狀態(tài)轉(zhuǎn)換的時(shí)間。由延遲時(shí)間td和上升時(shí)間tr組成，即ton=td+tr。2）晶體三極管的關(guān)閉時(shí)間toff ：三極管從飽和向截止?fàn)顟B(tài)轉(zhuǎn)換的時(shí)間。由存儲(chǔ)時(shí)間ts與下降時(shí)間tf組成，即toff=ts+tf。 3.1 晶體管的開關(guān)特性第十頁(yè)，共七十頁(yè)。 晶體管內(nèi)部電荷建立和消失過(guò)程延遲時(shí)間td：從輸入信號(hào)正躍變瞬間開始，到集電極電流ic上升到0.1Ics所需的時(shí)間。 上升時(shí)

5、間 tr：集電極電流ic從0.1Ics開始，上升到0.9Ics所需的時(shí)間 下降時(shí)間tf ：晶體三極管的集電極電流ic從0.9Ics開始，下降到0.1Ics所需要的時(shí)間 存儲(chǔ)時(shí)間ts：從輸入信號(hào)Vi負(fù)跳變瞬間開始，到集電極電流ic下降至0.9Ics所需的時(shí)間 3.1 晶體管的開關(guān)特性第十一頁(yè)，共七十頁(yè)。關(guān)于高低電平的概念及狀態(tài)賦值1. 關(guān)于高低電平的概念 電位指絕對(duì)電壓的大小，電平指一定的電壓范圍。 高電平和低電平在數(shù)字電路中分別表示兩段電壓范圍。 例：電路中規(guī)定高電平為3V，低電平為0.7V。 TTL電路中通常規(guī)定高電平的額定值為3V， 但從2V到5V都算高電平；低電平的額定值為0.3V， 但

6、從0V到0.8V都算做低電平。 3.1 晶體管的開關(guān)特性第十二頁(yè)，共七十頁(yè)。2. 邏輯狀態(tài)賦值 在數(shù)字電路中，用邏輯1和邏輯0分別表示輸入、輸出高電平 和低電平的過(guò)程稱為邏輯賦值。 3.1 晶體管的開關(guān)特性第十三頁(yè)，共七十頁(yè)。3.2.1 TTL邏輯門電路1. TTL與非門電路輸入級(jí)是由多發(fā)射極晶體管T1和電阻R1組成的一個(gè)與門，其功能是實(shí)現(xiàn)輸入邏輯變量A、B、C的與運(yùn)算。 中間級(jí)是由T2、R2及R3組成的一個(gè)電壓分相器，它在T2的發(fā)射極與集電極上分別得到兩個(gè)相位相反的電壓信號(hào)，用來(lái)控制輸出級(jí)晶體管T3和T4的工作狀態(tài)，使它們輪流導(dǎo)通。 是由 T3、D4、T4和R4構(gòu)成的一個(gè)非門。輸出級(jí)采用的推

7、挽結(jié)構(gòu)，使T3、T4輪流導(dǎo)通 （1）電路組成 3.2 TTL集成邏輯門第十四頁(yè)，共七十頁(yè)。（2） 功能分析輸入端至少有一個(gè)低電平(VIL=0.3V)T1的基極電位vB1=vBE1+VIL=1VT2和T4處于截止?fàn)顟B(tài) T1處于深飽和狀態(tài)，vC1=VIL+ VCE（sat1）0.4V輸出高電平，與非門處于關(guān)閉狀態(tài)。T3和D4處于導(dǎo)通狀態(tài) 3.2 TTL集成邏輯門第十五頁(yè)，共七十頁(yè)。T1管處于倒置工作狀態(tài)。T2和T4處于飽和狀態(tài)。 輸入端全部接高電平(VIH=3.6V)輸出電壓vO為： VO =VCES40.3V=VO輸出低電平，與非門處于開門狀態(tài)T3、D4處于截止?fàn)顟B(tài)。 3.2 TTL集成邏輯門第

8、十六頁(yè)，共七十頁(yè)。由此可見(jiàn)，電路的輸出和輸入之間滿足與非邏輯關(guān)系。 在兩種工作狀態(tài)下，各晶體管工作情況如表所示：TTL與非門各級(jí)工作狀態(tài)輸 入T1T2T3D4T4輸 出與非門狀態(tài)全部為高電位倒置工作飽和截止截止飽和低電平VOL開門至少一個(gè)低電位深飽和截止導(dǎo)通導(dǎo)通截止高電平VOH關(guān)門 3.2 TTL集成邏輯門第十七頁(yè)，共七十頁(yè)。推拉輸出電路的主要作用是提高帶負(fù)載能力。當(dāng)電路處于關(guān)態(tài)時(shí)，輸出級(jí)工作于射極輸出狀態(tài)，呈現(xiàn)低阻抗輸出；當(dāng)電路處于開態(tài)時(shí)，T4處于飽和狀態(tài)，輸出電阻也很低。因此在穩(wěn)態(tài)時(shí)，電路均具有較低的輸出阻抗，大大提高了帶負(fù)載能力。推拉輸出電路和多發(fā)射極晶體管大大提高了電路的開關(guān)速度。一般

9、TTL與非門的平均延遲時(shí)間可以縮短到幾十納秒。 3.2 TTL集成邏輯門(3)推拉輸出電路和多發(fā)射極晶體管的作用第十八頁(yè)，共七十頁(yè)。3.2.2 TTL與非門的主要外部特性TTL與非門的電壓傳輸特性輸出電壓跟隨輸入電壓變化的關(guān)系曲線,即vO=f(vI)截止區(qū)：T2,T4截止 線性區(qū)：T2處于放大狀態(tài) 轉(zhuǎn)折區(qū)：T3、D4截止，T4進(jìn)入飽和狀態(tài)。 飽和區(qū)：T2、T4飽和 重要參數(shù)： （1）輸出高電平VOH和輸出低電平VOL TTL與非門的電壓傳輸特性在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平VOH，飽和區(qū)的輸出電壓為輸出邏輯低電平VOL。 3.2 TTL集成邏輯門第十九頁(yè)，共七十頁(yè)。（2)

10、邏輯擺幅V 典型TTL邏輯門的邏輯擺幅V= 3.6 V-0.3 V = 3.3 V。 （3）開門電平Von和關(guān)門電平Voff 及閾值電壓Vth。 開門電平Von：保證輸出為額定 低電平時(shí)，所允許輸入高電平的 最低值 關(guān)門電平Voff：保證輸出電平為 額定高電平的90%時(shí),允許輸入低 電平的最大值 閾值電壓Vth：指電壓傳輸特性上 轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓 3.2 TTL集成邏輯門第二十頁(yè)，共七十頁(yè)。（4）噪聲容限VNL、VNH 低電平噪聲容限：VNL=Voff -VIL 高電平噪聲容限： VNH= VIH -Von 抗干擾容限用來(lái)表征邏輯門的抗干擾能力，一旦干擾電平超過(guò)抗干擾容限，邏輯門將不

11、能正常工作。 3.2 TTL集成邏輯門第二十一頁(yè)，共七十頁(yè)。2. 輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即iI=f(vI) （2）輸入漏電流IIH 輸入特性曲線（1）輸入短路電流IIS 輸入端接地時(shí)流經(jīng)輸入端的電流 當(dāng)vIVth時(shí)的輸入電流稱為輸入漏電流，其數(shù)值很小。 輸入電流iI以流出T1發(fā)射極方向?yàn)檎?3.2 TTL集成邏輯門第二十二頁(yè)，共七十頁(yè)。3. 輸入負(fù)載特性 TTL與非門輸入負(fù)載將邏輯門的一個(gè)輸入端通過(guò)電阻Ri接地，邏輯門的其余輸入端懸空，則有電源電流從該輸入端流向Ri，并在Ri上產(chǎn)生壓降VI 當(dāng)Ri小于R0ff時(shí)輸入為低電平;當(dāng)Ri高于Ron時(shí)輸入為高電平。典型TTL與非門

12、選取輸入端接地電阻時(shí) Roff0.9k, Ron3k。由于Ri的存在使輸入低電平提高,從而削弱了電路的抗干擾能力。注意： 3.2 TTL集成邏輯門第二十三頁(yè)，共七十頁(yè)。4. 輸出特性 TTL與非門的輸出特性反映了輸出電壓和輸出電流的關(guān)系 （1）與非門處于開態(tài)時(shí)：此時(shí)T4飽和，輸出低電平，輸出電流iL從負(fù)載流進(jìn)T4，形成灌電流。 TTL與非門輸出低電平的輸出特性 3.2 TTL集成邏輯門第二十四頁(yè)，共七十頁(yè)。（2）與非門處于關(guān)態(tài)時(shí)：此時(shí)T4截止，T3、D4導(dǎo)通， 輸出高電平 ,負(fù)載電流為拉電流 TTL與非門輸出高電平時(shí)的輸出特性 3.2 TTL集成邏輯門第二十五頁(yè)，共七十頁(yè)。5、TTL與非門的帶

13、負(fù)載能力（1）灌電流負(fù)載當(dāng)驅(qū)動(dòng)門輸出低電平時(shí),把允許灌入輸出端的電流定義為輸出低電平電流IOL,產(chǎn)品規(guī)定IOL=16mA NOL稱為輸出低電平時(shí)的扇出系數(shù) 扇入系數(shù)是指合格的輸入端的個(gè)數(shù)；扇出系數(shù)是指邏輯門輸出端最多能驅(qū)動(dòng)同類門的個(gè)數(shù)。 3.2 TTL集成邏輯門第二十六頁(yè)，共七十頁(yè)。（2）拉電流負(fù)載當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，電流從驅(qū)動(dòng)門拉出，把允許拉出輸出端的電流定義為輸出高電平電流IOH。產(chǎn)品規(guī)定IOH=0.4mA。 NOH稱為輸出高電平時(shí)的扇出系數(shù)。 一般NOLNOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。 3.2 TTL集成邏輯門第二十七頁(yè)，共七十頁(yè)。當(dāng)測(cè)出輸出端為低電平時(shí)允許

14、灌入的最大負(fù)載電流IOLmax后，則可求出驅(qū)動(dòng)門的扇出系數(shù)NO： IIS為TTL與非門的輸入短路電流 邏輯門輸出低電平時(shí)的扇出系數(shù)一般小于輸出高電平時(shí)的扇出系數(shù)，因此，邏輯門的負(fù)載能力應(yīng)以輸出低電平時(shí)的扇出系數(shù)為準(zhǔn)。 3.2 TTL集成邏輯門第二十八頁(yè)，共七十頁(yè)。6. 平均延遲時(shí)間tpdtpd表示輸出信號(hào)滯后于輸入信號(hào)的時(shí)間 TTL與非門的平均延遲時(shí)間 定義：導(dǎo)通延遲時(shí)間 截止延遲時(shí)間 一般TTL與非門傳輸延遲時(shí)間tpd的值為幾納秒十幾個(gè)納秒。 3.2 TTL集成邏輯門第二十九頁(yè)，共七十頁(yè)。7電源特性平均功耗和動(dòng)態(tài)尖峰電流（1） 功耗是指邏輯門消耗的電源功率，常用空載功耗來(lái)表征。 平均功耗為：

15、 邏輯門輸出低電平時(shí)的功耗稱為空載導(dǎo)通功耗PL，典型數(shù)值約為16mW。邏輯門輸出高電平時(shí)的功耗稱為空載截止功耗PH ，典型數(shù)值約為5mW。 3.2 TTL集成邏輯門第三十頁(yè)，共七十頁(yè)。（2）電源的動(dòng)態(tài)尖峰電流在動(dòng)態(tài)情況下,特別是當(dāng)輸出電平由低突然變?yōu)楦叩倪^(guò)渡過(guò)程中,在某個(gè)瞬間,會(huì)使門電路中的所有管子均導(dǎo)通,使電源電流出現(xiàn)尖峰脈沖.尖峰電流有時(shí)可達(dá)40mA。電源的動(dòng)態(tài)尖峰電流引起的后果: 使電源的平均電流加大.而且,工作頻率越高,平均電流增加越多;電源的動(dòng)態(tài)尖峰電流通過(guò)電源和地線的內(nèi)阻,形成系統(tǒng)內(nèi) 部的噪聲源。 3.2 TTL集成邏輯門第三十一頁(yè)，共七十頁(yè)。3.2.3 TTL其它門電路TTL其它

16、門電路非門或非門集電極開路門（OC）三態(tài)輸出門等 3.2 TTL集成邏輯門除了TTL與非門，還有一些TTL的其它門電路。第三十二頁(yè)，共七十頁(yè)。1.TTL非門L+V123123D12313ATTT123Re21AL=A(a)(b)Rc2RCCRTc4b14請(qǐng)大家自行分析一下非門的工作原理！ 3.2 TTL集成邏輯門第三十三頁(yè)，共七十頁(yè)。2.TTL或非門TTL或非門電路 T1和T1為輸入級(jí)；T2和T2的兩個(gè)集電極并接，兩個(gè)發(fā)射極并接，構(gòu)成中間級(jí)；T3、D4和T4構(gòu)成推拉式輸出級(jí)。 輸入端全部為低電平時(shí)，輸出高電平，有一個(gè)或兩個(gè)為高電平輸入時(shí)，輸出就為低電平，該電路實(shí)現(xiàn)或非邏輯功能。 3.2 TTL

17、集成邏輯門第三十四頁(yè)，共七十頁(yè)。TTL或非門具體工作狀態(tài)如表所示：輸入（A，B）T1T1T2T2T3D4T4輸出A=L，B=L飽和飽和截止截止導(dǎo)通導(dǎo)通截止HA=L，B=H飽和倒置截止導(dǎo)通截止截止飽和LA=H，B=L倒置飽和導(dǎo)通截止截止截止飽和LA=H，B=H倒置倒置導(dǎo)通導(dǎo)通截止截止飽和L 3.2 TTL集成邏輯門第三十五頁(yè)，共七十頁(yè)。3.TTL異或門VCCT9T8DT6YTTL異或電路BAT2T3T7T4T5T1pxy 3.2 TTL集成邏輯門第三十六頁(yè)，共七十頁(yè)。4.集電極開路的TTL與非門（OC門）&ABF邏輯符號(hào)R1D1FVcc(5V)1.6kR24kR31kD2ABT1T2T5輸入極中

18、間極輸出極(a) 電路 (b)國(guó)標(biāo)符號(hào) 3.2 TTL集成邏輯門第三十七頁(yè)，共七十頁(yè)。&VCCRABCDF=AB CD =AB+CD上電說(shuō)明:普通的TTL電路不能將輸出端連在一起,輸出端連在一起,可能使電路形成低阻通道,使電路因電流過(guò)大而燒毀; 由于OC門的集電極是開路的,要實(shí)現(xiàn)正常 的邏輯功能,需外加上拉電阻。 3.2 TTL集成邏輯門第三十八頁(yè)，共七十頁(yè)。 5. 三態(tài)輸出門(TS門) 三態(tài)門(TSL門)的輸出有三個(gè)狀態(tài),即: 0,1和高阻,在使用中,由控制端EN(稱使能控制端)來(lái)控制電路的輸出狀態(tài)。(a) 電路 (b)國(guó)標(biāo)符號(hào) ABENFEN&當(dāng)EN=1時(shí),P=1,二 極管截止,電路等效為

19、普通與非門。2)當(dāng)EN=0,P=0,T4 和T5均截止,輸 出高阻態(tài)“Z”。 3.2 TTL集成邏輯門第三十九頁(yè)，共七十頁(yè)。三態(tài)門的應(yīng)用（a）組成單向總線，實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。（b）組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。在總線結(jié)構(gòu)中，任一時(shí)刻僅允許一個(gè)門工作;輸出并接，與OC門的并接不同；不需外接負(fù)載電阻，工作速度較快。注意 3.2 TTL集成邏輯門第四十頁(yè)，共七十頁(yè)。3.2.4 TTL門電路的改進(jìn)為了提高工作速度，降低功耗，提高抗干擾能力，各生產(chǎn)廠家對(duì)門電路作了多次改進(jìn)。1.74系列為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。274L系列為低功耗TTL系列，又稱LTTL系列。374H系

20、列為高速TTL系列。474S系列為肖特基TTL系列，進(jìn)一步提高了速度，如圖示。 3.2 TTL集成邏輯門第四十一頁(yè)，共七十頁(yè)。574LS系列為低功耗肖特基系列。674AS系列為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。774ALS系列為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。此外，還有各種CT 54系列的TTL門電路，其電路結(jié)構(gòu)和電氣性能參數(shù)與CT 74系列相同，但比74系列的工作溫度范圍更寬，電源允許的工作范圍也更大。 3.2 TTL集成邏輯門第四十二頁(yè)，共七十頁(yè)。3.3.1 MOS晶體管1N溝道增強(qiáng)型MOS管的輸出特性和閾值電壓（a）結(jié)構(gòu)示意圖 （b）符號(hào) N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)

21、管 3.3 MOS邏輯門電路第四十三頁(yè)，共七十頁(yè)。N溝道MOS管輸出特性曲線非飽和區(qū)：溝道預(yù)夾斷前對(duì)應(yīng)的工作區(qū) 飽和區(qū)：vGS VGS(th）后，隨著vDS的增加，靠近D區(qū)的導(dǎo)電溝道變窄 截止區(qū)：iDS =0以下的工作區(qū)域 MOS管作為開關(guān)使用時(shí)，基本交替工作在截止和導(dǎo)通狀態(tài)。當(dāng)vGS大于管子的開啟電壓（或閾值電壓）VTN時(shí)，N溝道管開始導(dǎo)通。 3.3 MOS邏輯門電路第四十四頁(yè)，共七十頁(yè)。2增強(qiáng)型NMOS管的轉(zhuǎn)移特性曲線轉(zhuǎn)移特性曲線反映了當(dāng)vDS為常數(shù)時(shí)，vGS對(duì)iDS的控制作用 當(dāng)vGS VGS(th)N后，在vDS作用下形成iDS電流 N溝道MOS管轉(zhuǎn)移特性3.3 MOS邏輯門電路第四十

22、五頁(yè)，共七十頁(yè)。3. MOS管分類 MOS管按其溝道和工作類型可分為四種 MOS管N溝道增強(qiáng)型(enhancement type NMOS) P溝道增強(qiáng)型(enhancement type PMOS) N溝道耗盡型(depletion type NMOS) P溝道耗盡型(depletion type PMOS) 由于NMOS管溝道中的載流子是電子，其遷移率較高，工作速度較快，因而目前NMOS管應(yīng)用十分廣泛 由于空穴載流子的遷移率約為電子遷移率的一半，故PMOS管的工作速度較NMOS管的工作速度低。 P溝道耗盡型場(chǎng)效應(yīng)管較難于制造，在數(shù)字集成電路中很少使用。3.3 MOS邏輯門電路第四十六頁(yè)，共

23、七十頁(yè)。3.3.2 MOS反相器MOS反相器分類電阻負(fù)載MOS電路E/E MOS（增強(qiáng)型/增強(qiáng)型MOS）反相器 E/D MOS（增強(qiáng)型/耗盡型MOS）反相器 CMOS（Complementary MOS）反相器 CMOS電路的工作速度高，功耗小，并且可用正電源，便于和TTL電路連接，下面我們著重討論CMOS邏輯門。 3.3 MOS邏輯門電路第四十七頁(yè)，共七十頁(yè)。 3.4 CMOS電路 3.4.1 CMOS反相器 CMOS反相器由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MOS管串聯(lián)組成。通常P溝道管作為負(fù)載管，N溝道管作為輸入管。兩個(gè)MOS管的開啟電壓VGS(th)P0，通常為了保證正常工作，

24、要求VDD|VGS(th)P|+VGS(th)N。下面分析一下CMOS反相器電路工作原理 第四十八頁(yè)，共七十頁(yè)。若輸入vI為高電平(如VDD)，則輸入管導(dǎo)通，負(fù)載管截止，輸出電壓接近0V，即輸出低電平。 若輸入vI為低電平(如0V)，則負(fù)載管導(dǎo)通，輸入管截止，輸出電壓vO=VOHVDD,即輸出高電平。 綜上分析，可見(jiàn)該電路實(shí)現(xiàn)了“非邏輯”功能。 3.4 CMOS電路 第四十九頁(yè)，共七十頁(yè)。3.4.2 CMOS反相器的主要特性 1.電壓傳輸特性和電流傳輸特性電壓特性曲線大致分為AB、 BC、CD三個(gè)階段。 AB段：vIVTN，即輸入為低電平時(shí)，vGS1VTN，|vGS2|VTP|，TN截止，TP

25、導(dǎo)通，vO=VOHVDD，輸出高電平。 CD段：vIVDD-|VTP|，即輸入為高電平時(shí)，TN導(dǎo)通，|vGS2|VTP|，TP截止，vO=VOL0，輸出為低電平。 CMOS反相器的電壓傳輸特性 3.4 CMOS電路 第五十頁(yè)，共七十頁(yè)。CMOS反相器的電壓傳輸特性 BC段：VTNvI(VDD-|VTP|)，此時(shí)由于vGS1VTN，vGS2|VTP|，故TN、TP均導(dǎo)通。若TN、TP的參數(shù)對(duì)稱，則vI=1/2VDD時(shí)兩管導(dǎo)通內(nèi)阻相等，vO=1/2VDD BC段特性曲線很陡，可見(jiàn)CMOS反相器的傳輸特性接近理想開關(guān)特性，因而其噪聲容限大，抗干擾能力強(qiáng)。 3.4 CMOS電路 第五十一頁(yè)，共七十頁(yè)。

26、CMOS反相器的電流傳輸特性 CMOS反相器的電流傳輸特性如圖所示 CMOS反相器的電流傳輸特性曲線，只在工作區(qū)BC段時(shí)，由于負(fù)載管和輸入管都處于飽和導(dǎo)通狀態(tài)，會(huì)產(chǎn)生一個(gè)較大的電流。其余情況下，電流都極小。 3.4 CMOS電路 第五十二頁(yè)，共七十頁(yè)。CMOS反相器具有如下特點(diǎn)：靜態(tài)功耗極低。在穩(wěn)定時(shí)，CMOS反相器工作總有一個(gè)MOS管處于截止?fàn)顟B(tài)，流過(guò)的電流為極小的漏電流?？垢蓴_能力較強(qiáng)。由于其閾值電平近似為0.5VDD，輸入信號(hào)變化時(shí)，過(guò)渡變化陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等，隨電源電壓升高，抗干擾能力增強(qiáng)。(3) 電源利用率高。VOH=VDD，同時(shí)由于閾值電壓隨VDD變化

27、而變化，所以允許VDD有較寬的變化范圍，一般為+3+18V。(4) 輸入阻抗高，帶負(fù)載能力強(qiáng)。 3.4 CMOS電路 第五十三頁(yè)，共七十頁(yè)。輸入特性和輸出特性(1) 輸入特性為了保護(hù)柵極和襯底之間的柵氧化層不被擊穿，CMOS輸入端都加有保護(hù)電路。由于二極管的鉗位作用，使得MOS管在正或負(fù)尖峰脈沖作用下不易發(fā)生損壞?？紤]輸入保護(hù)電路后， CMOS反相器的輸入特性如圖所示。 CMOS輸入保護(hù)電路vOVDDTPTNvIC1D2N D1 D1C2PPPNR CMOS反相器輸入特性vIOVDDiI1V 3.4 CMOS電路 第五十四頁(yè)，共七十頁(yè)。(2) 輸出特性a. 低電平輸出特性當(dāng)輸入vI為高電平時(shí)，

28、負(fù)載管截止，輸入管導(dǎo)通，負(fù)載電流IOL灌入輸入管，如圖所示。灌入的電流就是N溝道管的iDS，輸出特性曲線如圖所示。輸出電阻的大小與vGSN(vI)有關(guān)，vI越大，輸出電阻越小，反相器帶負(fù)載能力越強(qiáng)。vO=VOLVDDTNRLvI=VDDTPIOL 輸出低電平等效電路輸出低電平時(shí)輸出特性VOL(vDSN)OIOL(iDSN)vI(vGSN) 3.4 CMOS電路 第五十五頁(yè)，共七十頁(yè)。b. 高電平輸出特性當(dāng)輸入vI為低電平時(shí)，負(fù)載管導(dǎo)通，輸入管截止，負(fù)載電流是拉電流。輸出電壓VOH=VDD-vSDP，拉電流IOH即為iSDP，輸出特性曲線如圖所示。由曲線可見(jiàn)，|vGSP|越大，負(fù)載電流的增加使V

29、OH下降越小，帶拉電流負(fù)載能力就越強(qiáng)。 輸出高電平時(shí)輸出特性VOHVDDTNRLvI=0TPIOH 輸出高電平等效電路vSDPOIOH (iSDP)vGSPVDD 3.4 CMOS電路 第五十六頁(yè)，共七十頁(yè)。3.電源特性CMOS反相器的電源特性包含工作時(shí)的靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗非常小，通?？珊雎圆挥?jì)。CMOS反相器的功耗主要取決于動(dòng)態(tài)功耗，尤其是在工作頻率較高時(shí)，動(dòng)態(tài)功耗比靜態(tài)功耗大得多。當(dāng)CMOS反相器工作在TP和TN短時(shí)間的同時(shí)飽和導(dǎo)通的時(shí)候，將產(chǎn)生瞬時(shí)大電流，從而產(chǎn)生瞬時(shí)導(dǎo)通功耗PT。 此外，動(dòng)態(tài)功耗還包括在狀態(tài)發(fā)生變化時(shí)，對(duì)負(fù)載電容充、放電所消耗的功耗。 3.4 CMOS電路 第

30、五十七頁(yè)，共七十頁(yè)。3.4.3 CMOS傳輸門 CMOS傳輸門是由P溝道和N溝道增強(qiáng)型MOS管并聯(lián)互補(bǔ)組成。CMOS傳輸門及其邏輯符號(hào)當(dāng)C=0V，C=VDD時(shí)，兩個(gè)MOS管都截止。輸出和輸入之間呈現(xiàn)高阻抗，傳輸門截止。當(dāng)C=VDD，C=0V時(shí)，總有一個(gè)MOS管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門導(dǎo)通。 3.4 CMOS電路 第五十八頁(yè)，共七十頁(yè)。傳輸門一個(gè)重要用途是作模擬開關(guān)來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)。 當(dāng)C=1時(shí)，開關(guān)接通,C=0時(shí)，開關(guān)斷開，因此只要一個(gè)控制電壓即可工作。和CMOS傳輸門一樣，模擬開關(guān)也是雙向器件。 CMOS模擬開關(guān)及其邏輯符號(hào) 3.4 CMOS電路 第五十九頁(yè)，共七十

31、頁(yè)。3.4.4 CMOS邏輯門電路1CMOS與非門電路當(dāng)輸入A、B中至少有一個(gè)為低電平時(shí)輸出為高電平，F(xiàn) = 1當(dāng)輸入A、B均為高電平時(shí)，T1和T2導(dǎo)通，T3和T4截止，輸出為低電平，F(xiàn)=0輸出F和輸入A、B的邏輯關(guān)系為該電路實(shí)現(xiàn)了與非門的功能。 3.4 CMOS電路 第六十頁(yè)，共七十頁(yè)。2CMOS或非門電路輸入A、B 均為低電平時(shí)，TN1和TN2截止，TP1和TP2導(dǎo)通，輸出為高電平，因此F = 1；輸入A、B中至少有1個(gè)為高電平，TN1、TN2中至少有1個(gè)導(dǎo)通，TP1、TP2中至少有1個(gè)截止，輸出為低電平，因此F = 0。輸出F和輸入A、B的邏輯關(guān)系為該電路實(shí)現(xiàn)了或非門的功能。 3.4 C

32、MOS電路 第六十一頁(yè)，共七十頁(yè)。3. CMOS三態(tài)非門 工作原理：當(dāng)EN=0時(shí)，TP2和TN2同時(shí)導(dǎo)通，為正常的非門，輸出當(dāng)EN=1時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài)。所以，這是一個(gè)低電平有效的三態(tài)門。邏輯符號(hào)如圖示。同理，也有高電平選通的三態(tài)非門。 CMOS三態(tài)門可方便地用于構(gòu)成總線結(jié)構(gòu)。 3.4 CMOS電路 第六十二頁(yè)，共七十頁(yè)。4. CMOS門電路的構(gòu)成規(guī)律(1) 判斷是驅(qū)動(dòng)管串聯(lián)、負(fù)載管并聯(lián)，還是驅(qū)動(dòng)管并聯(lián)、負(fù) 載管串聯(lián)。(2) 判斷是驅(qū)動(dòng)管先串后并、負(fù)載管先并后串，還是驅(qū)動(dòng) 管先并后串、負(fù)載管先串后并。 (3) 驅(qū)動(dòng)管相串為“與”運(yùn)算，相并為“或”運(yùn)算。先串后并為 先“與

33、”后“或”，先并后串為先“或”后“與”。驅(qū)動(dòng)管組和 負(fù)載管組連接點(diǎn)引出輸出為“取反”。 3.4 CMOS電路 第六十三頁(yè)，共七十頁(yè)。3.4.5 集成門電路使用中的實(shí)際問(wèn)題 1. TTL電路與CMOS電路的接口 (1) 用TTL電路驅(qū)動(dòng)CMOS電路驅(qū)動(dòng)門為TTL電路,負(fù)載門為CMOS電路,主要考慮的是電平匹配。 若CMOS門的電源為5V，在TTL電路的輸出端接一個(gè)上拉電阻(例如3.3 k)至電源VCC(+5V)。此時(shí)，CMOS電路相當(dāng)于一個(gè)同類TTL電路的負(fù)載。 11TTLCMOS5VR 3.4 CMOS電路 第六十四頁(yè)，共七十頁(yè)。如果CMOS電路的電源較高，TTL的輸出端仍可接一上拉電阻，但需使用集電極開路門(如T1006)電路。 11TTLCMOS5VRVDD 采用專用集成電路。如專用的CMOS電平移動(dòng)器(例如40109) TTL與CMOS之間的電平移動(dòng) 3.4 CMOS電路 第六十五頁(yè)，共七十頁(yè)。(2) 用CMOS電路驅(qū)動(dòng)TTL電路 當(dāng)CMOS電路驅(qū)動(dòng)TTL電路時(shí)，由于CMOS驅(qū)動(dòng)電流較小(特別是輸出低電平時(shí))，所以對(duì)TTL電路的驅(qū)動(dòng)能力很有限。 因此可以用三極管反相器作為接口電路，即用三極管電流放大器擴(kuò)展電流驅(qū)動(dòng)能力，其電路如圖所示。 CMOS電路通過(guò)三極管放大器驅(qū)動(dòng)TTL電路 3.4 CMOS電路 第六十六頁(yè)，共七十頁(yè)。2. MOS電路