硅集成電路制造工藝第0章 緒論課件

1、1234緒論引言集成電路制造工藝發(fā)展?fàn)顩r 集成電路工藝特點(diǎn)與用途 本課程內(nèi)容5基本器件的兩個(gè)發(fā)展階段分立元件階段（19051959）真空電子管、半導(dǎo)體晶體管集成電路階段（1959）SSI、MSI、LSI、VLSI、ULSI集成電路從小規(guī)模集成電路迅速發(fā)展到大規(guī)模集成電路和超大規(guī)模集成電路，從而使電子產(chǎn)品向著高效能低消耗、高精度、高穩(wěn)定、智能化的方向發(fā)展。 7什么是集成電路制造工藝集成電路工藝，是指用半導(dǎo)體材料制作集成電路產(chǎn)品的方法、原理、技術(shù)。不同產(chǎn)品的制作工藝不同，但可將制作工藝分解為多個(gè)基本相同的小單元（工序）單項(xiàng)工藝。不同產(chǎn)品的制作就是將單項(xiàng)工藝按需要順序排列組合來(lái)實(shí)現(xiàn)的工藝集成。8np

2、n-Si雙極型晶體管芯片工藝流程-硅外延平面工藝舉例舉例n+npn+ebc102 集成電路制造工藝發(fā)展歷程誕生:1947年12月在美國(guó)的貝爾實(shí)驗(yàn)室，發(fā)明了半導(dǎo)體點(diǎn)接觸式晶體管，采用的關(guān)鍵工藝技術(shù)是合金法制作pn結(jié)。合金法pn結(jié)示意圖加熱、降溫pn結(jié)InGeN-Ge11合金結(jié)晶體管12不足之處: 可靠性低、噪聲大、放大率低等缺點(diǎn)141958年在美國(guó)的德州儀器公司和仙童公司各自研制出了集成電路，采用的工藝方法是硅平面工藝。誕生15擴(kuò)散光刻氧化掩蔽17平面工藝基本光刻步驟光刻膠掩膜版18應(yīng)用平面工藝可以實(shí)現(xiàn)多個(gè)器件的集成19Jack Kilbys First Integrated CircuitPh

3、oto courtesy of Texas Instruments, Inc.1959年2月，德克薩斯儀器公司（TI）工程師J.kilby申請(qǐng)第一個(gè)集成電路發(fā)明專(zhuān)利；利用臺(tái)式法完成了用硅來(lái)實(shí)現(xiàn)晶體管、二極管、電阻和電容，并將其集成在一起的創(chuàng)舉。臺(tái)式法-所有元件內(nèi)部和外部都是靠細(xì)細(xì)的金屬導(dǎo)線焊接相連。20(Fairchild Semi.)Si IC21仙童（Fairchild）半導(dǎo)體公司1959年7月，諾依斯提出：可以用蒸發(fā)沉積金屬的方法代替熱焊接導(dǎo)線，這是解決元件相互連接的最好途徑。1966年，基爾比和諾依斯同時(shí)被富蘭克林學(xué)會(huì)授予巴蘭丁獎(jiǎng)?wù)?，基爾比被譽(yù)為“第一塊集成電路的發(fā)明家”而諾依斯被譽(yù)為

4、“提出了適合于工業(yè)生產(chǎn)的集成電路理論”的人。1969年，法院最后的判決下達(dá)，也從法律上實(shí)際承認(rèn)了集成電路是一項(xiàng)同時(shí)的發(fā)明。 2260年代的出現(xiàn)了外延技術(shù)，如：n-Si/n+-Si，n-Si/p-Si。一般雙極電路或晶體管制作在外延層上。70年代的離子注入技術(shù)，實(shí)現(xiàn)了淺結(jié)摻雜。IC的集成度提高得以實(shí)現(xiàn)。新工藝，新技術(shù)，不斷出現(xiàn)。（等離子技術(shù)的應(yīng)用，電子束光刻，分子束外延，等等）發(fā)展24張忠謀：臺(tái)灣半導(dǎo)體教父 全球第一個(gè)集成電路標(biāo)準(zhǔn)加工廠（Foundry）是1987年成立的臺(tái)灣積體電路公司，它的創(chuàng)始人張忠謀也被譽(yù)為“晶體芯片加工之父”。 張忠謀 25簡(jiǎn)短回顧：一項(xiàng)基于科學(xué)的偉大發(fā)明Bardeen,

5、 Brattain, Shockley, First Ge-based bipolar transistor invented 1947, Bell Labs. Nobel prizeKilby (TI) & Noyce (Fairchild), Invention of integrated circuits 1959, Nobel prizeAtalla, First Si-based MOSFET invented 1960, Bell Labs.Planar technology, Jean Hoerni, 1960, Fairchild First CMOS circuit inve

6、nted 1963, Fairchild“Moores law” coined 1965, FairchildDennard, scaling rule presented 1974, IBMFirst Si technology roadmap published 1994, USA27 SSI(小型集成電路)，晶體管數(shù)10100，門(mén)數(shù)10MSI(中型集成電路)，晶體管數(shù)1001,000，10門(mén)數(shù)100VLSI(超大規(guī)模集成電路)，晶體管數(shù)100,0001,000,000 ULSI (特大規(guī)模集成電路) ，晶體管數(shù)1,000,000 GSI(極大規(guī)模集成電路) ，晶體管數(shù)109 ，Grand

7、 Scale Integration SoCsystem-on-a-chip/SIPsystem in packagingVLSI28摩爾定律（Moores Law)硅集成電路二年（或二到三年）為一代，集成度翻一番，工藝線寬約縮小30%，芯片面積約增1.5倍，IC工作速度提高1.5倍技術(shù)節(jié)點(diǎn)特征尺寸DRAM半導(dǎo)體電子：全球最大的工業(yè)29Explosive Growth of Computing PowerPentium IV1st transistor19471st electronic computer ENIAC (1946)Vacuum Tuber1st computer(1832)Ma

8、croelectronics Microelectronics Nanoelectronics302003Itanium 2 19714004 2001Pentium IV 1989386 2300134 000410M42M1991486 1.2Mtransistor /chip10 m 1 m0.1 mtransistor sizeHuman hair Red blood cell Bacteria Virus31ITRS-International Technology Roadmap for Semiconductors / 預(yù)言硅主導(dǎo)的IC技術(shù)藍(lán)圖由歐洲電子器件制造協(xié)會(huì)（EECA）、

9、歐洲半導(dǎo)體工業(yè)協(xié)會(huì)（ESIA）、日本電子和信息技術(shù)工業(yè)協(xié)會(huì)（JEITA）、韓國(guó)半導(dǎo)體工業(yè)協(xié)會(huì)（KSIA）、臺(tái)灣半導(dǎo)體工業(yè)協(xié)會(huì)（TSIA）和半導(dǎo)體工業(yè)協(xié)會(huì)（SIA）合作完成。器件尺寸下降，芯片尺寸增加互連層數(shù)增加掩膜版數(shù)量增加工作電壓下降32器件幾何尺寸：Lg，Wg，tox，xj 1/k襯底摻雜濃度N k電壓Vdd 1/k 器件速度 k芯片密度 k2器件的等比例縮小原則Constant-field Scaling-down Principlek1.433NEC34電子產(chǎn)品發(fā)展趨勢(shì)：更小，更快，更冷現(xiàn)有的工藝將更成熟、完善；新技術(shù)不斷出現(xiàn)。當(dāng)前，光刻工藝線寬已達(dá)0.045微米。由于量子尺寸效應(yīng)，集

10、成電路線寬的物理極限約為0.035微米，即35納米。另外，硅片平整度也是影響工藝特征尺寸進(jìn)一步小型化的重要因素。微電子業(yè)的發(fā)展面臨轉(zhuǎn)折。上世紀(jì)九十年代納電子技術(shù)出現(xiàn)，并越來(lái)越受到關(guān)注。 未來(lái)35近10年來(lái) ，“輕晶圓廠”（fab-light）或“無(wú)晶圓廠”（fabless）模式的興起，而沒(méi)有芯片設(shè)計(jì)公司反過(guò)來(lái)成為IDM（Integrated Device Manufacturer） 。5年前英特爾做45納米時(shí)，臺(tái)積電還停留在90納米，中間隔了一個(gè)65納米。但到45納米，臺(tái)積電開(kāi)始“搶先半步”。即遵循“摩爾定律”的英特爾的路線是45、32、22納米，臺(tái)積電的路線則是40、28、20納米。 363

11、 集成電路工藝特點(diǎn)及用途超凈 環(huán)境、操作者、工藝三方面的超凈，如超凈室，ULSI在100級(jí)超凈室制作，超凈臺(tái)達(dá)10級(jí)。超純 指所用材料方面，如襯底材料、功能性電子材料、水、氣等； Si、Ge單晶純度達(dá)11個(gè)9。高技術(shù)含量 設(shè)備先進(jìn)，技術(shù)先進(jìn)。高精度 光刻圖形的最小線條尺寸在深亞微米量級(jí)，制備的介質(zhì)薄膜厚度也在納米量級(jí)，而精度更在上述尺度之上。大批量，低成本 圖形轉(zhuǎn)移技術(shù)使之得以實(shí)現(xiàn)。37超凈環(huán)境 383921世紀(jì)硅微電子技術(shù)的三個(gè)主要發(fā)展方向特征尺寸繼續(xù)等比例縮小集成電路(IC)將發(fā)展成為系統(tǒng)芯片(SOC)- SoC是一個(gè)通過(guò)IP設(shè)計(jì)復(fù)用達(dá)到高生產(chǎn)率的軟/硬件協(xié)同設(shè)計(jì)過(guò)程微電子技術(shù)與其它領(lǐng)域相

12、結(jié)合將產(chǎn)生新的產(chǎn)業(yè)和新的學(xué)科，例如MEMS、DNA芯片等-其核心是將電子信息系統(tǒng)中的信息獲取、信息執(zhí)行與信息處理等主要功能集成在一個(gè)芯片上，而完成信息處理處理功能。微電子技術(shù)的三個(gè)發(fā)展方向40工藝課程學(xué)習(xí)主要應(yīng)用制作微電子器件和集成電路微機(jī)電系統(tǒng) (microelectromechanicol System MEMS)的所依托的微加工技術(shù)納米技術(shù)，如光刻圖形復(fù)制轉(zhuǎn)移工藝，MBE等414 本課程內(nèi)容重點(diǎn)介紹單項(xiàng)工藝和其依托的科學(xué)原理。簡(jiǎn)單介紹典型產(chǎn)品的工藝流程，芯片的封裝、測(cè)試，以及新工藝、新技術(shù)、工藝技術(shù)的發(fā)展趨勢(shì)。42講課內(nèi)容：知識(shí)領(lǐng)域1：集成電路單項(xiàng)工藝（A）知識(shí)單元A1：半導(dǎo)體制造工藝發(fā)展、襯底制備、熱氧化、擴(kuò)散、離子注入、薄膜工藝（26學(xué)時(shí)）知識(shí)單元A2：圖形轉(zhuǎn)換工藝光刻與刻蝕（10學(xué)時(shí)）知識(shí)領(lǐng)域2：集成電路集成工藝（B）知識(shí)單元B1：工藝集成（6學(xué)時(shí)）知識(shí)單元B2：封裝、測(cè)試（4學(xué)時(shí)）43教材與參考書(shū)關(guān)旭東 硅集成電路工藝基礎(chǔ)北京大學(xué)出版 2003王蔚 微電子制造技術(shù)-原理與工藝 科學(xué)出版社 2010清華大學(xué)集成電路工藝多媒體教學(xué)課件 2001Stephen A. C.微電子制造科學(xué)原理與工程技術(shù)電子工業(yè)出版社，2