FPGA設(shè)計(jì)實(shí)踐課程教學(xué)大綱

1、 FPGA設(shè)計(jì)實(shí)踐教學(xué)大綱課程性質(zhì)專業(yè)任選課課程編號(hào)xx409402課程名稱FPGA設(shè)計(jì)實(shí)踐適用專業(yè)電子信息工程先修課程模擬電子技術(shù)、數(shù)字電子技術(shù)總學(xué)時(shí) 24 其中理論 0 學(xué)時(shí)，實(shí)驗(yàn) 24 學(xué)時(shí)學(xué)分?jǐn)?shù)1.5一、實(shí)驗(yàn)教學(xué)的目的和任務(wù)掌握FPGA內(nèi)部結(jié)構(gòu)，在FPGA開發(fā)板仿真與設(shè)計(jì)程序、熟悉狀態(tài)機(jī)的設(shè)計(jì)方法，掌握全加器、多路選擇器的設(shè)計(jì)方法和LED顯示、數(shù)控分頻器設(shè)計(jì)、頻率計(jì)設(shè)計(jì)、DDS信號(hào)發(fā)生器設(shè)計(jì)、正弦波發(fā)生器設(shè)計(jì)、利用Matlab/DSP Builder 設(shè)計(jì)基本電路模塊。具備自己設(shè)計(jì)與調(diào)試FPGA控制的電路，了解其裝調(diào)的工藝過程。會(huì)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容和步驟；會(huì)分析實(shí)驗(yàn)結(jié)果。二、實(shí)驗(yàn)教學(xué)的基本要

2、求1、實(shí)驗(yàn)前做好充分的準(zhǔn)備實(shí)驗(yàn)前做好充分的準(zhǔn)備，對(duì)實(shí)驗(yàn)的原理熟悉并理解。實(shí)驗(yàn)前寫好自己的程序，并仔細(xì)檢查，想想可能出現(xiàn)的情況，帶著問題實(shí)驗(yàn)，這樣實(shí)驗(yàn)效用就高了。2、實(shí)驗(yàn)調(diào)試運(yùn)行考慮可能的各種情況，設(shè)計(jì)系統(tǒng)硬件連接圖并在實(shí)驗(yàn)箱上連接好。然后編寫程序，調(diào)試程序，看是否是預(yù)期的實(shí)驗(yàn)結(jié)果。學(xué)會(huì)獨(dú)立思考，勤于分析，通過自己實(shí)踐得到的經(jīng)驗(yàn)用起來(lái)更加得心應(yīng)手。3、整理實(shí)驗(yàn)結(jié)果，寫出實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)結(jié)束后，要整理實(shí)驗(yàn)結(jié)果并認(rèn)真分析和總結(jié)，根據(jù)試驗(yàn)要求寫出試驗(yàn)報(bào)告。三、實(shí)驗(yàn)項(xiàng)目設(shè)置、學(xué)時(shí)分配序號(hào)實(shí)驗(yàn)項(xiàng)目名稱實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)學(xué)時(shí)實(shí)驗(yàn)類型開出要求1Quartus軟件的使用掌握Quartus軟件的安裝與使用2驗(yàn)證性必做21

3、位全加器 VHDL（或 Verilog HDL）文本輸入設(shè)計(jì)。掌握 VHDL（或 Verilog HDL）的編寫方法2設(shè)計(jì)性必做32 選 1 多路選擇器 VHDL（或 Verilog HDL）文本輸入設(shè)計(jì)使用 VHDL（或 Verilog HDL）文本輸入設(shè)計(jì) 2 選 1 多路選擇器， 并下載到實(shí)驗(yàn)箱檢驗(yàn)。2設(shè)計(jì)性必做4七段數(shù)碼顯示譯碼器設(shè)計(jì)掌握學(xué)習(xí)七段數(shù)碼顯示譯碼器設(shè)計(jì)、多層次設(shè)計(jì)方法、總線數(shù)據(jù)輸入方式 的仿真3設(shè)計(jì)性必做5矩陣鍵盤控制數(shù)碼管的顯示掌握矩陣鍵盤的結(jié)構(gòu)和工作原理及其控制方法3設(shè)計(jì)性必做6數(shù)控分頻器的設(shè)計(jì)掌握數(shù)控分頻器的設(shè)計(jì)、分析和測(cè)試方法。3設(shè)計(jì)性必做78 位數(shù)字頻率計(jì)設(shè)計(jì)掌握

4、8 位數(shù)字頻率計(jì)的設(shè)計(jì)方法，并下載到實(shí)驗(yàn)箱檢驗(yàn)。3設(shè)計(jì)性必做8可控正弦信號(hào)發(fā)生器設(shè)計(jì)掌握在 Quartus上完成正弦信號(hào)發(fā)生器設(shè)計(jì)的方法，并下載到開發(fā)板 上進(jìn)行測(cè)試。3設(shè)計(jì)性必做9基于 DDS 的數(shù)字移相信號(hào)發(fā)生器設(shè)計(jì)掌握用 DDS 方法設(shè)計(jì)三路相位差為 120 度角的正弦波信號(hào)的方法。3設(shè)計(jì)性選做10利用 Matlab/DSP Builder 設(shè)計(jì)基本電路模塊了解：學(xué)習(xí)利用 Matlab/DSP Builder 設(shè)計(jì)基本電路模塊的方法3設(shè)計(jì)性必做11 HYPERLINK /yuphone/archive/2011/04/24/2026377.html 串行ADC TLC549讀取掌握ADC的控制方法3設(shè)計(jì)性選做考核方式與評(píng)分標(biāo)準(zhǔn)課程學(xué)習(xí)成效的考核方式可以多樣化，建議按如下考核方式進(jìn)行?？己谁h(huán)節(jié)構(gòu)成（均為100分制）評(píng)分依據(jù)占總成績(jī)的比重期中及平時(shí)成績(jī)包括習(xí)題作業(yè)和課堂練習(xí)占20%；考勤上課缺席一次扣2 分，缺課達(dá)1/3取消考試資格占10%；期末成績(jī)項(xiàng)目考評(píng)占70%五、實(shí)驗(yàn)教材或參考書1侯伯亨主編，現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)，西安電子科技大學(xué)出版社2004年。 2夏宇聞主編，Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程，北京航空航天大學(xué)出版社，20033黃正瑾編著：計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)。高等教育出版社，20034王