三極管的開(kāi)關(guān)特性-門(mén)電路教程

1、 2 門(mén)電路2. 1 概述1、門(mén)電路3、分立元件門(mén)電路和集成門(mén)電路2、高低電平與正負(fù)邏輯高電平為1，低電平為0稱為正邏輯高電平為0，低電平為1稱為負(fù)邏輯第一頁(yè)，共六十二頁(yè)。2. 2 二極管和三極管的開(kāi)關(guān)特性二極管導(dǎo)通條件及導(dǎo)通時(shí)的特點(diǎn):二極管截止條件及截止時(shí)的特點(diǎn):第二頁(yè)，共六十二頁(yè)。第三頁(yè)，共六十二頁(yè)。第四頁(yè)，共六十二頁(yè)。較大的反向漂移電流一般為納秒數(shù)量級(jí)出現(xiàn)大量的反向電流的原因：第五頁(yè)，共六十二頁(yè)。 在數(shù)字電路中，三極管是作為開(kāi)關(guān)使用的。 三極管截止相當(dāng)于開(kāi)關(guān)斷開(kāi)；三極管飽和相當(dāng)于開(kāi)關(guān)閉合；因此我們最關(guān)心三極管截止和飽和時(shí)的情況。 一、開(kāi)關(guān)特性2.2.2 三極管的開(kāi)關(guān)特性第六頁(yè)，共六十二頁(yè)

2、。圖2.2.6 雙極型三極管的特性曲線 (a)輸入特性曲線 (b)輸出特性曲線第七頁(yè)，共六十二頁(yè)。圖2.2.8 用圖解法分析圖2.2.7電路 (a)電路圖 (b)作圖方法第八頁(yè)，共六十二頁(yè)。截止.飽和條件:截止條件: 飽和條件:第九頁(yè)，共六十二頁(yè)。圖2.2.9 雙極型三極管的開(kāi)關(guān)等效電路 (a)截止?fàn)顟B(tài) (b)飽和導(dǎo)通狀態(tài)第十頁(yè)，共六十二頁(yè)。圖2.3.1 二極管與門(mén)2.3 最簡(jiǎn)單的與、或、非門(mén)電路第十一頁(yè)，共六十二頁(yè)。圖2.3.2 二極管或門(mén)第十二頁(yè)，共六十二頁(yè)。圖2.3.3 三極管非門(mén)（反相器）第十三頁(yè)，共六十二頁(yè)。 2.4 TTL門(mén)電路 TTL（Transistor-Transistor-

3、Logic) 目前，我們使用的TTL門(mén)電路和中、小規(guī)模集成電路以74 / 54系列為主，包括做實(shí)驗(yàn)時(shí)所使用的芯片，都是這一系列產(chǎn)品。 74 / 54 系列又根據(jù)功耗的大小，速度的快慢等分為幾個(gè)子系列，如74SXX、 74LSXX、74ALSXX、74HXX和74FXX等等。 （一）、TTL門(mén)電路 我們以TTL與非門(mén)電路為例，分析一下TTL電路的特點(diǎn)，特別是輸出級(jí)的結(jié)構(gòu)，因?yàn)榇蠖鄶?shù)TTL門(mén)電路的輸出級(jí)都是這種結(jié)構(gòu)。 第十四頁(yè)，共六十二頁(yè)。圖2.4.1 TTL反相器的典型電路第十五頁(yè)，共六十二頁(yè)。非門(mén)內(nèi)部電路工作原理A 為0.2v 5v 3.4V2.1v1v1v0.9v1.4v0.7v0.3v3.

4、6v0.5v第十六頁(yè)，共六十二頁(yè)。2、推拉輸出電路 推拉輸出電路： 推拉輸出因T4和T5你通我止，你止我通而得名。它也叫圖騰柱（Totem pole）輸出，有源上拉電路（Active pull-up）。 本推拉輸出電路由T4、T5、D2及R4組成，它的特點(diǎn)是無(wú)論輸出電平是高是低，輸出阻抗始終較低，負(fù)載能力強(qiáng)。同時(shí)，電路轉(zhuǎn)換速度快。 此電路相當(dāng)于反相器電路有一個(gè)阻值可變的集電極電阻RC，三極管飽和時(shí)變大，有利于加大飽和程度，降低輸出電壓；三極管截止時(shí)變小，有利于三極管退出飽和，降低高電平輸出阻抗。第十七頁(yè)，共六十二頁(yè)。二、TTL非門(mén)的主要外部特性 1、電壓傳輸特性 V0 隨 Vi 變化的規(guī)律 a

5、b段：截止區(qū) Vi1.3v以后 V0加速下降。 de段：飽和區(qū) VI增大。第十八頁(yè)，共六十二頁(yè)。2.4.4 其它TTL門(mén)圖2.4.20 TTL與非門(mén)電路第十九頁(yè)，共六十二頁(yè)。圖2.4.22 TTL或非門(mén)電路第二十頁(yè)，共六十二頁(yè)。圖2.4.23 TTL與或非門(mén)第二十一頁(yè)，共六十二頁(yè)。圖2.4.24 TTL異或門(mén)第二十二頁(yè)，共六十二頁(yè)。圖2.4.25 推拉式輸出級(jí)并聯(lián)的情況二、OC門(mén)第二十三頁(yè)，共六十二頁(yè)。圖2.4.26 集電極開(kāi)路與非門(mén)的電路和圖形符號(hào)第二十四頁(yè)，共六十二頁(yè)。圖2.4.27 OC門(mén)輸出并聯(lián)的接法及邏輯圖OC門(mén)電路可以實(shí)現(xiàn)線與，高電壓、大電流的驅(qū)動(dòng)能力很強(qiáng)，但失去了推拉功耗低、輸出

6、速度快的優(yōu)點(diǎn)。第二十五頁(yè)，共六十二頁(yè)。圖2.4.31 三態(tài)輸出門(mén)的電路圖和圖形符號(hào) （a）控制端高電平有效 （b）控制端低電平有效三、三態(tài)門(mén)Enable:控制端，又稱使能端第二十六頁(yè)，共六十二頁(yè)。三態(tài)輸出門(mén) 三態(tài)：電路輸出端可以處于三種狀態(tài)：高電平、低電平和懸空態(tài)。 推拉輸出的特點(diǎn)是T4、T5輪流導(dǎo)通，如果我們使T4、T5全都截止，則輸出端處于懸空態(tài)，也稱高阻態(tài)。第二十七頁(yè)，共六十二頁(yè)。圖2.4.32 用三態(tài)輸出門(mén)接成總線結(jié)構(gòu)第二十八頁(yè)，共六十二頁(yè)。圖2.4.33 用三態(tài)輸出門(mén)實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸?shù)诙彭?yè)，共六十二頁(yè)。第三十頁(yè)，共六十二頁(yè)。2.6 CMOS 門(mén)電路 2.6.1、CMOS反相器工

7、作原理 CMOS 電路的結(jié)構(gòu)特點(diǎn)是： 一個(gè)N溝道管和一個(gè)P溝道管配 對(duì)使用，即N、P互補(bǔ)（Comp- lementary）。 P管作負(fù)載管，N管作輸入管， 兩管柵極接在一起。 注意：P溝的開(kāi)啟電壓是負(fù)值 柵極電壓要低于源極。 兩管導(dǎo)通時(shí)的電阻較小為RON 兩管截止時(shí)的電阻很大為ROFF 第三十一頁(yè)，共六十二頁(yè)。N溝道增強(qiáng)型和P溝道增強(qiáng)型第三十二頁(yè)，共六十二頁(yè)。 (1) 當(dāng)輸入電壓VI為低電平時(shí)，VI=0 T1管導(dǎo)通，T2管截止，輸出電壓V0為： VDD (2) 當(dāng)輸入電壓VI為高電平時(shí)，VI=VDD T1管截止，T2管導(dǎo)通，輸出電壓V0為：0v 與 TTL 反相器相比，輸出高電平更高(= VD

8、D)， 穩(wěn)態(tài)時(shí)，且總有一個(gè)管子是截止的，工作電流極小，功耗極低。第三十三頁(yè)，共六十二頁(yè)。圖2.6.2 CMOS反相器的電壓傳輸特性第三十四頁(yè)，共六十二頁(yè)。圖2.6.3 CMOS反相器的電流傳輸特性第三十五頁(yè)，共六十二頁(yè)。圖2.6.4 不同VDD下CMOS反相器的噪聲容限第三十六頁(yè)，共六十二頁(yè)。圖2.6.5 CMOS反相器輸入端噪聲容限與VDD的關(guān)系第三十七頁(yè)，共六十二頁(yè)。圖2.6.6 CMOS反相器的輸入保護(hù)電路 （a）CC4000系列的輸入保護(hù)電路 （b）74HC系列的輸入保護(hù)電路第三十八頁(yè)，共六十二頁(yè)。圖2.6.7 CMOS反相器的輸入特性 （a）圖2.6.6 (a)電路的輸入特性 （b）

9、圖2.6.6 (b)電路的輸入特性第三十九頁(yè)，共六十二頁(yè)。圖2.6.8 vO= VOL時(shí)CMOS反相器的工作狀態(tài)第四十頁(yè)，共六十二頁(yè)。圖2.6.9 CMOS反相器的低電平輸出特性第四十一頁(yè)，共六十二頁(yè)。圖2.6.10 vO= VOH時(shí)CMOS反相器的工作狀態(tài)第四十二頁(yè)，共六十二頁(yè)。圖2.6.11 CMOS反相器的高電平輸出特性第四十三頁(yè)，共六十二頁(yè)。圖2.6.12 CMOS反相器傳輸延遲時(shí)間的定義第四十四頁(yè)，共六十二頁(yè)。圖2.6.13 VDD 和CL對(duì)傳輸延遲時(shí)間的影響第四十五頁(yè)，共六十二頁(yè)。圖2.6.14 CMOS反相器的交流噪聲容限第四十六頁(yè)，共六十二頁(yè)。圖2.6.15 CMOS反相器的瞬

10、時(shí)導(dǎo)通電流第四十七頁(yè)，共六十二頁(yè)。圖2.6.16 CMOS反相器對(duì)負(fù)載電容的充、放電電流第四十八頁(yè)，共六十二頁(yè)。圖2.6.17 CMOS反相器的靜態(tài)漏電流 （a） vI= 0 （b） vI=VDD第四十九頁(yè)，共六十二頁(yè)。圖2.6.18 CMOS與非門(mén)第五十頁(yè)，共六十二頁(yè)。圖2.6.19 CMOS或非門(mén)第五十一頁(yè)，共六十二頁(yè)。圖2.6.20 帶緩沖級(jí)的CMOS與非門(mén)電路第五十二頁(yè)，共六十二頁(yè)。圖2.6.21 帶緩沖級(jí)的CMOS或非門(mén)電路第五十三頁(yè)，共六十二頁(yè)。圖2.6.22 漏極開(kāi)路輸出的與非門(mén)CC40107第五十四頁(yè)，共六十二頁(yè)。圖2.6.23 CMOS傳輸門(mén)的電路結(jié)構(gòu)和邏輯符號(hào)第五十五頁(yè)，共六十二頁(yè)。圖2.6.24 CMOS傳輸門(mén)中兩個(gè)MOS管的工作狀態(tài)第五十六頁(yè)，共六十二頁(yè)。圖2.6.25 CMOS雙向模擬開(kāi)關(guān)的電路結(jié)構(gòu)和符號(hào)第五十七頁(yè)，共六十二頁(yè)。圖2.6.26 CMOS模擬開(kāi)關(guān)接 負(fù)載電阻的情況