EDA技術應用的項目5電子課件

1、EDA技術應用的項目5電子課件EDA技術應用的項目5電子課件一、項目描述分頻器是數(shù)字邏輯電路中常用的電路。分頻器用于將較高頻率的時鐘脈沖分頻得到頻率較低的時鐘脈沖。分頻器根據(jù)分頻系數(shù)不同，可分為整數(shù)分頻器（如2分頻、3分頻等）和分數(shù)分頻器（如2.5分頻器、3.75分頻器等）設計一個2.5分頻器。1. 項目任務一、項目描述分頻器是數(shù)字邏輯電路中常用的電路。分頻器用于將較一、項目描述2. 項目目標一、項目描述2. 項目目標三、項目分析1.系統(tǒng)原理分析(其中N=3)三、項目分析1.系統(tǒng)原理分析(其中N=3)三、項目分析2.硬件電路設計2.5分頻器完全由CPLD內部電路實現(xiàn)CP連接到外部時鐘，clr連

2、接到按鍵開關、3位輸出連接到LED上。 硬件電路：三、項目分析2.硬件電路設計2.5分頻器完全由CPLD內部電三、項目分析3.軟件設計思路 先用JK觸發(fā)器設計模3計數(shù)器（可直接利用前續(xù)項目原理圖文件生成圖元），再用D觸發(fā)器設計2分頻器，再按照電路結構圖，完成2.5分頻器的設計。邏輯電路圖：三、項目分析3.軟件設計思路 先用JK觸發(fā)器設計模3計數(shù)器（四、項目實施微機一臺（Windows XP系統(tǒng)、安裝好Quartus 5.0等相關軟件）EDA學習開發(fā)板一塊USB電源線一條ISP下載線一條。硬件平臺準備 四、項目實施微機一臺（Windows XP系統(tǒng)、安裝好Qua四、項目實施1. Quartus

3、原理圖設計 (1) 創(chuàng)建工程 在D:alteraQuartus50exampleFreqdivider下建立項目Freqdivider選擇EPM240T100C5作為目標器件 四、項目實施1. Quartus 原理圖設計 (1) 四、項目實施1. Quartus 原理圖設計 (2) 建編輯原理圖設計文件 新建原理圖文件counter_3.bdf。放置元件，調整元件位置。 四、項目實施1. Quartus 原理圖設計 (2) 四、項目實施1. Quartus 原理圖設計 完成連線、并重新命名管腳 四、項目實施1. Quartus 原理圖設計 完成連線四、項目實施1. Quartus 原理圖設計

4、(3) 項目編譯 分析綜合 點擊Quartus 軟件工具條上的快捷按鈕 ，對分頻器工程進行分析綜合。引腳分配 完成分頻器的分析綜合過程，得到工程的數(shù)據(jù)庫文件以后，需要給分頻器的輸入輸出引腳進行引腳分配。全編譯 選擇ProcessingStart Compilation啟動全編譯過程。四、項目實施1. Quartus 原理圖設計 (3) 四、項目實施1. Quartus 原理圖設計 (4) 仿真驗證創(chuàng)建一個仿真波形文件,添加仿真節(jié)點 四、項目實施1. Quartus 原理圖設計 (4) 四、項目實施1. Quartus 原理圖設計 編輯輸入信號，添加時鐘波形 四、項目實施1. Quartus 原

5、理圖設計 編輯輸入四、項目實施1. Quartus 原理圖設計 執(zhí)行仿真，觀察波形仿真結果四、項目實施1. Quartus 原理圖設計 執(zhí)行仿真四、項目實施1. Quartus 原理圖設計 (5)完成器件編程 四、項目實施1. Quartus 原理圖設計 (5)完四、項目實施2.硬件電路調試及排故 電路調試：將外部時鐘輸入調至1Hz，按下清零鍵CLR，觀察3個LED的亮滅是否符合分頻器要求。故障分析及排除：1完成器件編程后，如按下CLR鍵不起作用，可檢查CLR端的管腳分配是否正確。2分頻器始終無反應。出現(xiàn)這種情況，應該考慮管腳沒有分配好，或者分配了管腳，但是沒有重新編譯。3LED亮滅變化過快或過慢，應該考慮外部時鐘輸入是否調至1Hz。四、項目實施2.硬件電路調試及排故 電路調試：五、項目評價與總結提高 1.項目評價標準 五、項目評價與總結提高 1.項目評價標準 五、項目評價與總結提高2.項目總結 分頻器屬于時序邏輯電路，在進行原理圖設計時，可以采用一般的時序邏輯電路設計方法利用觸發(fā)器和門電路來進行設計。3.拓展與提高 采用原理圖輸入方式，選用JK觸發(fā)器設計模5同步減法分頻器。采用原理圖輸入方式，選用JK觸發(fā)器設計