數(shù)字電路 第3章組合邏輯電路

1、第3章 組合邏輯電路主要內(nèi)容：組合邏輯電路特點(diǎn)及表示方法SSI組合電路的分析與設(shè)計(jì) 常用組合邏輯電路MSI組合電路的分析與設(shè)計(jì)組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)本章重點(diǎn)與難點(diǎn)掌握小規(guī)模集成電路構(gòu)成組合邏輯電路的分析與設(shè)計(jì)方法；掌握數(shù)據(jù)選擇器和數(shù)據(jù)分配器的邏輯功能及其使用方法。掌握編碼器、譯碼器、數(shù)值比較器的邏輯功能及其使用方法；掌握二進(jìn)制加、減法電路。掌握用中規(guī)模集成電路構(gòu)成的組合電路的設(shè)計(jì)方法。本章重點(diǎn)與難點(diǎn)了解組合邏輯電路的特點(diǎn)；了解二進(jìn)制編碼器、二進(jìn)制譯碼器、數(shù)值比較器的構(gòu)成；了解奇偶校驗(yàn)原理；了解組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及簡(jiǎn)單的消除辦法。3.1組合邏輯電路特點(diǎn)及表示方法組合邏輯電路邏輯功能特點(diǎn)

2、：組合邏輯電路的任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入信號(hào)，與電路原來(lái)的狀態(tài)無(wú)關(guān)。3.1組合邏輯電路特點(diǎn)及表示方法電路結(jié)構(gòu)特點(diǎn)：僅由門(mén)電路組成；電路中無(wú)記憶元件，輸入輸出之間無(wú)反饋。3.1組合邏輯電路特點(diǎn)及表示方法組合邏輯電路的表示方法有：函數(shù)表達(dá)式真值表或功能表邏輯圖卡諾圖工作波形圖組合電路框圖及一般表達(dá)式為：F1=f1(x1, x2, xn)F2=f2(x1, x2, xn)Fm=fm(x1, x2, xn)組合電路x1x2xnF1F2Fm圖3-1組合邏輯電路框圖輸入邏輯變量輸出邏輯函數(shù)3.2 SSI組合電路的分析與設(shè)計(jì) 分析方法：組合邏輯電路的分析就是根據(jù)給定的邏輯電路推導(dǎo)歸納出其邏輯功能。

3、設(shè)計(jì)方法：設(shè)計(jì)就是從給定的邏輯要求出發(fā)，求出邏輯圖。 分析步驟寫(xiě)輸出邏輯表達(dá)式：根據(jù)給定邏輯電路，由輸入輸出或由輸出輸入，逐級(jí)推導(dǎo)，寫(xiě)出輸出函數(shù)的表達(dá)式。簡(jiǎn)化邏輯表達(dá)式：根據(jù)需要，將表達(dá)式化成最簡(jiǎn)式。列真值表：將各種可能輸入信號(hào)取值組合代入表達(dá)式，求出真值表，得出邏輯關(guān)系。確定邏輯功能：根據(jù)函數(shù)表達(dá)式或真值表判斷電路的邏輯功能。2022/9/22東北大學(xué)信息學(xué)院10例3-1試分析圖3-2所示電路的邏輯功能。解: 由圖3-2寫(xiě)出邏輯表達(dá)式2022/9/22東北大學(xué)信息學(xué)院11列出真值表 A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0

4、1表3-1 例3-1真值表 例3-12022/9/22東北大學(xué)信息學(xué)院12說(shuō)明有效電平為高電平，且由輸出狀態(tài)便知道輸入代碼值，此種功能稱(chēng)為譯碼功能。確定邏輯功能：例3-1A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 1表3-1 例3-1真值表 2022/9/22東北大學(xué)信息學(xué)院13如果將與門(mén)變成與非門(mén)例3-1=A1A0=A1A0=A1A0=A1A0則為低電平有效譯碼器2022/9/22東北大學(xué)信息學(xué)院14例3-2試分析圖3-4所示電路的邏輯功能解：寫(xiě)出邏輯表達(dá)式2022/9/22東北大學(xué)信息學(xué)院15列出真值表A1 A0F0 00

5、11 01 1D0D1D2D3例3-2確定邏輯功能電路具有選擇數(shù)據(jù)輸入功能。設(shè)計(jì)步驟列真值表：首先確定所給實(shí)際邏輯問(wèn)題的因果關(guān)系，將引起事件的原因確定為輸入變量，將事件所產(chǎn)生的結(jié)果作為輸出函數(shù)。其次，要進(jìn)行狀態(tài)賦值，即用0，1表示輸入信號(hào)和輸出信號(hào)的邏輯狀態(tài)，得到真值表。由真值表寫(xiě)出邏輯函數(shù)表達(dá)式：對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)或變換：化簡(jiǎn)時(shí)可根據(jù)變量多少和情況，用公式法和圖形法。按最簡(jiǎn)式畫(huà)出邏輯圖注意由于賦值不同，可得到不同的真值表，因而可得到不同的邏輯關(guān)系。因此應(yīng)根據(jù)狀態(tài)賦值去理解0，1的具體含義。列真值表時(shí)，不會(huì)出現(xiàn)或不允許出現(xiàn)的輸入信號(hào)狀態(tài)組合和輸入變量取值組合可以不列出，如果列出，則可在相應(yīng)輸出

6、處記上“”號(hào)，以示區(qū)別，化簡(jiǎn)時(shí)可作約束項(xiàng)處理。2022/9/22東北大學(xué)信息學(xué)院18試用與非門(mén)設(shè)計(jì)一個(gè)三變量表決器。A、B、C三者中多數(shù)同意，提案通過(guò)，否則提案不被通過(guò)。解：方案一：同意用1表示，不同意用0表示；通過(guò)用1表示，不通過(guò)用0表示。則列出真值表如表3-4所示。例3-32022/9/22東北大學(xué)信息學(xué)院19BCA000111101表決邏輯卡諾圖方案一000001111A B C表3-4 例3-3真值表F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111例3-32022/9/22東北大學(xué)信息學(xué)院20例3-3ABBCCAF圖3-5 方案一邏輯圖

7、&ABBCCAF圖3-5 方案一邏輯圖&12022/9/22東北大學(xué)信息學(xué)院21方案二：同意用0表示，不同意用1表示；通過(guò)用1表示，不通過(guò)用0表示。則列出真值表如表3-4所示。例3-3A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111101000表3-4 例3-3真值表表決邏輯卡諾圖方案二BCA0001111010111100002022/9/22東北大學(xué)信息學(xué)院22例3-3ABBCCAF圖3-6 方案二邏輯圖&某工廠有A、B、C三個(gè)車(chē)間，各需電力10KW，由廠變電所的X，Y兩臺(tái)變壓器供電。其中X變壓器的功率為13KVA（千伏安），Y變壓器的功率為

8、25KVA。為合理供電，需設(shè)計(jì)一個(gè)送電控制電路。控制電路的輸出接繼電器線圈。送電時(shí)線圈通電。不送電時(shí)線圈不通電。線圈動(dòng)作電壓12V，線圈電阻300歐。例3-4解： 設(shè)A、B、C為輸入變量，X、Y為輸出邏輯函數(shù)。A、B、C工作用1表示，不工作用0表示；送電用1表示，不送電用0表示。則三個(gè)車(chē)間的工作情況及變壓器是否供電，列于表3-3中。(一個(gè)車(chē)間工作時(shí)，X供電，兩個(gè)車(chē)間工作時(shí)，由Y供電，三個(gè)車(chē)間同時(shí)工作時(shí)，X、Y同時(shí)送電)。 例3-4寫(xiě)邏輯函數(shù)表達(dá)式 例3-40 01 01 00 11 00 10 11 1000001010011100101110111X YABC表3-3 例3-4真值表化簡(jiǎn)、變

9、換例3-4畫(huà)邏輯圖由線圈動(dòng)作電壓12V，線圈電阻300歐算得線圈動(dòng)作時(shí)，流過(guò)線圈電流等于40mA，一般的邏輯門(mén)不可能帶40mA電流。為此，X、Y需經(jīng)集電極開(kāi)路非門(mén)取反之后驅(qū)動(dòng)線圈，邏輯圖如圖3-4示。例3-4例3-411=1=112V12VYXABC人類(lèi)有四種基本血型A、B、AB、O型。輸血者與受血者的血型必須符合下述原則：O型血可以輸給任意血型的人，但O型血只能接受O型血；AB型血只能輸給AB型，但AB型能接受所有血型；A型血能輸給A型和AB型，但只能接受A型或O型血；B型血能輸給B型和AB型，但只能接受B型或O型血。試用與非門(mén)設(shè)計(jì)一個(gè)檢驗(yàn)輸血者與受血者血型是否符合上述規(guī)定的邏輯電路。如果輸

10、血者與受血者的血型符合規(guī)定電路輸出“1”（提示：電路只需要四個(gè)輸入端。它們組成一組二進(jìn)制代碼，每組代碼代表一對(duì)輸血受血的血型對(duì)）。例3-5解：用變量A、B、C、D表示輸血者、受血者的血型對(duì)作為輸入變量，用F表示血型是否符合作為輸出變量?？傻谜嬷当砣绫?-6所示。 血型與二進(jìn)制數(shù)對(duì)應(yīng)關(guān)系O00A01B10AB11例3-5A BC DF說(shuō)明0 00 00 00 00 00 11 01 11111OOOAOBOAB0 10 10 10 10 00 11 01 10101A禁送OAAA禁送BAAB1 01 01 01 00 00 11 01 10011B禁送OB禁送ABBBAB1 11 11 11 1

11、0 00 11 01 10001AB禁送OAB禁送AAB禁送BABAB表3-6 真值表 ABABOA(01)B(10)AB(11)O(00)例3-5由真值表畫(huà)出卡諾圖如圖3-8所示。由卡諾圖得表達(dá)式如下： 說(shuō)明ABCD000111100001圖3-8輸血、受血卡諾圖11110110111000001101例3-5如何把一個(gè)具體問(wèn)題抽象為一個(gè)邏輯問(wèn)題是邏輯設(shè)計(jì)中最困難、也是最重要的一步。如果不能把一個(gè)具體問(wèn)題正確地用邏輯語(yǔ)言進(jìn)行描述，則邏輯設(shè)計(jì)就無(wú)從談起。說(shuō)明設(shè)計(jì)一個(gè)判別二個(gè)n位二進(jìn)制數(shù)之和奇偶性的電路，當(dāng)二數(shù)之和為奇數(shù)時(shí)電路輸出為1，否則輸出為0。設(shè)：二數(shù)為A=an-1an-2.a1a0 B=

12、bn-1bn-2.b1b0二個(gè)n位二進(jìn)制數(shù)之和奇偶性取決于a0和b0之和的奇偶性。例 0 1 1 0 0 0 0 1 1 0 1 1 Fa0 b0真值表F=a0 b0=1Fa0b0真值表如下3.3常用組合邏輯電路常用的組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、比較器、算術(shù)邏輯單元等。上節(jié)所介紹的分析方法和設(shè)計(jì)方法都適用于將要介紹的常用組合電路。本節(jié)著重介紹其功能表示和應(yīng)用。 3.3編碼器(Encoders)編碼：是指對(duì)一系列二值代碼中的每一組代碼賦予一固定的含意。編碼器：實(shí)現(xiàn)編碼的數(shù)字電路稱(chēng)作編碼器。本節(jié)主要介紹普通編碼器(二進(jìn)制編碼器、二十進(jìn)制編碼器)和優(yōu)先編碼器。任何時(shí)

13、刻只允許輸入一個(gè)編碼信號(hào)二進(jìn)制編碼器(binary encoder)二進(jìn)制編碼器：用n位二進(jìn)制代碼對(duì)N=2n個(gè)一般信號(hào)進(jìn)行編碼的電路，稱(chēng)為二進(jìn)制編碼器。 三位二進(jìn)制編碼器交互三位二進(jìn)制編碼器功能的真值表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0A2 A1 A0輸 出輸 入三位二進(jìn)制編碼器功

14、能的真值表2. 優(yōu)先編碼器(priority encoder)優(yōu)先編碼器允許同時(shí)在幾個(gè)輸入端加入有效輸入信號(hào)，但電路只對(duì)其中優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼，而不理睬級(jí)別低的信號(hào)。 為編碼輸入端的優(yōu)先權(quán)最高的優(yōu)先權(quán)最低為編碼輸出端(反碼輸出)為控制端(選通控制端)為選通輸出端為擴(kuò)展端是為擴(kuò)展編碼功能而設(shè)置的 當(dāng)其為低電平時(shí)表明電路工作，無(wú)編碼輸入當(dāng)其為低電平時(shí)表明電路工作，且有編碼輸入10111111111 1000000001 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1

15、 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 00000 000SE A2 A1 A0 I0 I1 I2 I3 I4 I5 I6 I7IS 輸 出輸 入表3-9 74148的真值表 2.優(yōu)先編碼器74148的引腳圖及符號(hào)如圖所示：2.優(yōu)先編碼器1234576GNDVCC8161514131210119 S E A2 A1A0I3I2I1I0I4I5I6I7IS74148例3-6解：8線3線優(yōu)先編碼器74148和與非門(mén)構(gòu)成的電路如圖所示。試說(shuō)明該電路的邏輯功能。II741487I2I1I5I6I4I3I8I9&11F0F3F1F2

16、A0A1A2I0S ：F2 =F1 = F0 =0：8-3線優(yōu)先編碼器74148和與非門(mén)構(gòu)成了10線-4線編碼器 例3-6真值表 0 0 0 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1F2 F2 F1 F0 I2 I 3 I4 I5

17、 I6 I7 I8 I9I1 輸 出輸 入I0 例3-7解：74148的輸出編碼為反碼形式，而題目要求輸出為原碼形式。根據(jù)題目要求需要兩片74148，設(shè)片為低位片，片為高位片。按高位優(yōu)先的原則應(yīng)首先允許高位片進(jìn)行編碼，試用兩片74148接成16線-4線優(yōu)先編碼器，輸出編碼為原碼形式。0111111111111111110000000000000000 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0

18、 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

19、 1 1 1 1 1 1 1 1SEA3 A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 輸 出 輸 入表3-10 例3-7的真值表中有低電平時(shí)，A3A2A1A0為1111-1000。中有低電平時(shí)，A3A2A1A0為0111-0000。3.4譯碼器(Decoders)譯碼是編碼的逆過(guò)程。在編碼時(shí)所使用的每一種二進(jìn)制代碼狀態(tài)，都賦予了特定的含義，即表示了一個(gè)確定的信號(hào)或?qū)ο蟆０汛a的特定含義“翻譯”出來(lái)的過(guò)程叫做譯碼。實(shí)現(xiàn)譯碼操作的電路稱(chēng)做譯碼器。譯碼器是多輸入多輸出的電路，輸入和輸出是一對(duì)一的映射(one-to-one

20、 mapping)。3.4譯碼器(Decoders)譯碼器電路的一般結(jié)構(gòu)地址輸入使能輸入有效譯碼輸出映射3.4譯碼器二進(jìn)制譯碼器(Binary Decoder)74138二-十進(jìn)制譯碼器半導(dǎo)體數(shù)碼管和七段字型譯碼器(Seven- Segment Decoders) 二進(jìn)制譯碼器把二進(jìn)制代碼的各種狀態(tài)，按照其原意翻譯成對(duì)應(yīng)輸出信號(hào)的電路，叫做二進(jìn)制譯碼器。二進(jìn)制譯碼器中如果輸入代碼有n位，就有2n個(gè)輸出信號(hào)，每個(gè)輸出信號(hào)都對(duì)應(yīng)了輸入代碼的一種狀態(tài)。這種譯碼器有時(shí)又稱(chēng)做變量譯碼器，因?yàn)樗梢宰g出輸入變量的全部狀態(tài)。 邏輯圖A2、A1、A0為二進(jìn)制代碼輸入端輸出端，低電平有效為三個(gè)控制端譯碼器工作。

21、否則禁止。表3-11 74138的真值表11111111111111110111111110111111110111111110111111110111111110111111110111111110 000001010011100101110111代碼輸入 0 11 01 01 01 01 01 01 01 0使能輸入譯碼輸出F0 F1 F2 F3 F4 F5 F6 F7A2 A1 A0S1 S2+S374138譯碼器74138的符號(hào)圖及引腳圖如圖所示。1234576ABCS2S3GNDS1VCCY0Y1Y2Y3Y5Y48161514131210119Y7Y674138例3-6試用74138

22、譯碼器實(shí)現(xiàn)4線-16線譯碼器。解：74138只有三個(gè)代碼輸入端(或稱(chēng)地址輸入端)。4線-16線譯碼器應(yīng)有四個(gè)地址輸入端，設(shè)為A3A2A1A0。A2A1A0與單片74138的A2A1A0相接，選控制端作為A3輸入端。在A3=0和A3=1時(shí)應(yīng)使低位片和高位片分別處于使能狀態(tài)。有兩種方案。例3-6試用74138譯碼器實(shí)現(xiàn)4線-16線譯碼器。解：方案一:+5VA0A1A2A3S方案一：具有使能端方案二：不帶控制端實(shí)現(xiàn)邏輯函數(shù)舉例由于二進(jìn)制譯碼器的每一個(gè)輸出均是輸入代碼的最小項(xiàng)函數(shù)。故可用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)。令A(yù)2=A，A1=B，A0=C，則例用74138實(shí)現(xiàn)邏輯函數(shù)F=(1，2，4，7)。二-十

23、進(jìn)制譯碼器有很多種，其輸入為一組BCD碼，輸出是一組高、低電平信號(hào)。按其輸入、輸出線數(shù)又稱(chēng)做4線-10線譯碼器。CMOS二-十進(jìn)制譯碼器CC4028邏輯圖表達(dá)式級(jí)聯(lián)舉例二十進(jìn)制譯碼器CC4028的邏輯圖(參見(jiàn)P64圖3-18)F9F8F7F6F5F4F3F2F1F0&A3A2A1A01111111&111111111111111111CC4028為兩級(jí)譯碼，第一級(jí)為下半部分，將輸入數(shù)據(jù)譯為七項(xiàng)：第二級(jí)譯碼將下部七項(xiàng)分別組合譯碼輸出為右下十項(xiàng)二十進(jìn)制譯碼器二十進(jìn)制譯碼器A0A1A2A3F0F1F2F3F4F5F6F7F8F9圖3-24 CC4028的邏輯符號(hào)和外引腳圖18765432161591

24、011121314F4VSSF2F0F7F9F5F6VDDF3F1F8A2A1A3A0CC4028表3-12 CC4028的真值表1000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001F0 F1 F2 F3 F4 F5 F6 F7 F8 F9輸 出0000000100100011010001010110011110001001A3 A2 A1 A0輸 入A3A2A1A0只能輸入8421碼。六個(gè)無(wú)關(guān)項(xiàng)沒(méi)有參與化簡(jiǎn)，出現(xiàn)這些無(wú)關(guān)項(xiàng)時(shí)，譯碼器也不會(huì)出現(xiàn)錯(cuò)誤

25、。輸出全為0。當(dāng)將A3端置0，輸入A2A1A0的3位二進(jìn)制碼就可以在輸出端轉(zhuǎn)譯為八進(jìn)制碼。 多片級(jí)聯(lián)用多片CC4028級(jí)聯(lián)，可構(gòu)成N位二進(jìn)制2N地址譯碼器。用兩片CC4028構(gòu)成的4位二進(jìn)制碼轉(zhuǎn)譯成16地址碼。當(dāng)輸入為00000111時(shí)，片的A3=0，F(xiàn)0F7輸出1，片的A3=1， F0F7（815）輸出0；當(dāng)輸入為10001111時(shí)，片的A3=0，F(xiàn)0F7輸出1，片的A3=1 F0F7（07）輸出0。當(dāng)A3A2A1A0為10101111時(shí)，F(xiàn)0F9全為0。當(dāng)將A3置0輸入A2A1A0的二進(jìn)制碼就可在輸出端轉(zhuǎn)譯為八進(jìn)制碼。圖3-25 CC4028 級(jí)聯(lián)圖CC402801234567A0A1A2

26、F3F4F5F6F7F8F9A3F0F1F2CC402889101112131415A0A1A2F3F4F5F6F7F8F9A3F0F1F2&半導(dǎo)體數(shù)碼管和七段字型譯碼器數(shù)碼管即數(shù)碼顯示器。常用的數(shù)碼顯示器有半導(dǎo)體數(shù)碼管，熒光數(shù)碼管，輝光數(shù)碼管和液晶顯示器等。由于各種工作方式的顯示器件對(duì)譯碼器的要求各不相同，故需根據(jù)不同的顯示器件介紹其顯示譯碼器。本節(jié)只研究驅(qū)動(dòng)七段發(fā)光二極管的顯示譯碼器，故首先介紹七段發(fā)光二極管的簡(jiǎn)單顯示原理。半導(dǎo)體數(shù)碼管和七段字型譯碼器一些特殊半導(dǎo)體材料，如磷砷化鎵作成的PN結(jié)，當(dāng)外加正向電壓時(shí)，可以將電能轉(zhuǎn)換為光能，從而發(fā)出清晰悅目的光線。利用這種PN結(jié)，可封裝成單個(gè)的發(fā)

27、光二極管，也可封裝成分段式（或點(diǎn)陣式）的顯示器件，如用七個(gè)作成條形的發(fā)光二極管排列成組合字型。還常在其右下角組合一個(gè)圓形發(fā)光二極管用來(lái)顯示數(shù)字中的小數(shù)點(diǎn)。這種數(shù)碼管常稱(chēng)為七段數(shù)碼管。按其內(nèi)部結(jié)構(gòu)可分為共陰極和共陽(yáng)極數(shù)碼管如圖3-26示。半導(dǎo)體數(shù)碼管七段字型譯碼器0123456789熄滅熄滅8顯示數(shù)字符號(hào)0000001100111100100100000110100110001001001100000000111100000000001100111111111111110000000abcdefg輸 出 1 1 0 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 0 1

28、1 1 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 0 0 0 0 0 0 1LT RBI A3 A2 A1 A0 BI/RBO輸 入表3-13 74LS47功能表試燈輸入0 10 0 0 0 0 0 08滅燈輸入滅零輸出001 1 1 1 1 1 11 1 1 1 1 1 1熄滅熄滅滅零輸入00 0 0 0熄滅當(dāng) 作為滅零輸出端使用時(shí)，本位滅零后輸出低電平。用于控制相鄰位是否應(yīng)該滅零。圖中整數(shù)部分的個(gè)位和小數(shù)部分的十分位沒(méi)有使用滅零功能，當(dāng)全部數(shù)據(jù)為零時(shí)則可保留顯示0.0，否則七位

29、將會(huì)全部熄滅。 滅零輸出用輸出低電平有效的譯碼器驅(qū)動(dòng)共陽(yáng)極數(shù)碼管和用輸出高電平有效的譯碼器驅(qū)動(dòng)共陰極數(shù)碼管的接線圖。圖中R為限流電阻。動(dòng)畫(huà)3.5 數(shù)據(jù)分配器和數(shù)據(jù)選擇器 數(shù)據(jù)分配器數(shù)據(jù)選擇器數(shù)據(jù)分配器(Demultiplexers)數(shù)據(jù)分配器又稱(chēng)多路解調(diào)器,簡(jiǎn)稱(chēng)DEMUX。其功能是將一路數(shù)據(jù)根據(jù)需要送到被指定的一路輸出通道上去。數(shù)據(jù)分配器是一個(gè)多輸出的邏輯電路。開(kāi)關(guān)K受地址輸入A、B控制，將數(shù)據(jù)D分配到選定的通道中去。例如，AB=01時(shí)，將D送到W1通道。數(shù)據(jù)分配器的原理示意圖當(dāng)A2A1A0=000時(shí)A2A1A0=001時(shí)A2A1A0=111時(shí)用三線-八線譯碼器74138可以實(shí)現(xiàn)八路DEMUX

30、。例F0F1F2F3F4F5 F6F774138S1 S2 S3A2 A1 A0A2 A1 A01D數(shù)據(jù)輸入原碼輸出(a) 反碼輸出若令S1=D， 則構(gòu)成另一種DEMUX。即當(dāng)A2A1A0=000時(shí)， A2A1A0=001時(shí)，A2A1A0=111時(shí)，數(shù)據(jù)選擇器 數(shù)據(jù)選擇器又叫多路開(kāi)關(guān)，簡(jiǎn)稱(chēng)MUX (Multiplexer)。數(shù)據(jù)選擇器的邏輯功能是在地址選擇信號(hào)的控制下，從多路數(shù)據(jù)中選擇一路數(shù)據(jù)作為輸出信號(hào)。數(shù)據(jù)選擇器原理示意圖A1A0D0D1D2D3E四選一數(shù)據(jù)選擇器邏輯圖1F&11111mi (i=0,1,2,3)是地址選擇信號(hào)A1和A0的四個(gè)最小項(xiàng)。每當(dāng)A1和A0有一組確定取值時(shí)，F(xiàn)有相應(yīng)

31、的數(shù)據(jù)輸出。表達(dá)式由邏輯圖可列出數(shù)據(jù)選擇器的輸出函數(shù)表達(dá)式(在 = 0時(shí)選擇器工作)：動(dòng)畫(huà)A1A0D0D1D2D3E四選一數(shù)據(jù)選擇器邏輯圖1F&11111雙四選一數(shù)據(jù)選擇器74153的邏輯圖表3-17 74153功能表0 0D0 (D0)D1 (D1)D2 ( D2)D3 ( D3) D0D3 (D0D3)D0D3 (D0D3)D0D3 (D0D3)D0D3 (D0D3)10000 0 00 11 01 1F1 (F2)Di ( Di)E (E)A1 A0數(shù) 據(jù)使 能地址選擇輸 出數(shù) 據(jù)74153的功能表八選一數(shù)據(jù)選擇器74151八選一數(shù)據(jù)選擇器74151表3-16 74151的功能表1D0D

32、1D2D3D4D5D6D70D0D1D2D3D4D5D6D7010101010011001100001111100000000FFA1A2A3E用74153雙4選一構(gòu)成8選一數(shù)據(jù)選擇器數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)由于數(shù)據(jù)選擇器的輸出函數(shù)形式是與-或式，所以，可以用數(shù)據(jù)選擇器實(shí)現(xiàn)任意函數(shù)。一般單輸出組合邏輯電路都可以用數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)。輸入變量的個(gè)數(shù)與數(shù)據(jù)選擇器的地址變量個(gè)數(shù)相等時(shí)代數(shù)比較法5VABCD2D0D1D4D5D6D7D3EFA0A1A2F=(m1,m2,m4,m7)例試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) F(A,B,C)=(m1,m2,m4,m7)。數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)若實(shí)現(xiàn)的函數(shù)變量比所用

33、的MUX地址變量個(gè)數(shù)多，是否仍可以用代數(shù)比較法呢？回答是肯定的。代數(shù)比較法CD0D1D2A0A1D3FE(m1+m2+m4+m7)BA&2022/9/22東北大學(xué)信息學(xué)院963.6 數(shù)值比較電路數(shù)值比較電路是用來(lái)比較兩個(gè)二進(jìn)制數(shù)的大小或是否相等的電路。比較原理一位比較器四位比較器2022/9/22東北大學(xué)信息學(xué)院97比較原理比較兩個(gè)二進(jìn)制數(shù)的大小要從最高位開(kāi)始比較直至最低位。如對(duì)于A=A3A2A1A0和B=B3B2B1B0，若A3B3，以下各位不必比較，就可判斷AB，反之，若A3B3，則ABi，AiBi，Ai=Bi。表3-19 一位比較器真值表輸 入輸 出AiBi(Ai=Bi)(AiBi)01

34、010110110000100001由表可得出邏輯表達(dá)式分別為： 2022/9/22東北大學(xué)信息學(xué)院99(Ai=Bi)AiBi(AiBi)圖3-33一位比較器1&11一位比較器邏輯圖2022/9/22東北大學(xué)信息學(xué)院100四位比較器中規(guī)模四位數(shù)值比較器CC14585(74LS85)的邏輯圖和邏輯符號(hào)如圖3-34所示。2022/9/22東北大學(xué)信息學(xué)院101四位比較器(ab)B0A0B1A1B2A2B3A3(AB)(A=B)(AB、Ab、ab) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b

35、) (aB) (AB3A3B2A2B1A1B0A0Bi Aib) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0b) (aB) (AB3A3B2A2B1A1B0A0BAba=baBAba=bab74LS85(2)實(shí)現(xiàn)邏輯圖2022/9/22東北大學(xué)信息學(xué)院112例A B C DF1 F2 F30 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 0 01 0 01 0 01 0 01 0 01 0 00 1 00

36、 0 10 0 10 0 10 0 10 0 10 0 1解：若把A、B、C、D看成二進(jìn)制數(shù)時(shí)，ABCD=0110時(shí)，F(xiàn)2=1；ABCD0110時(shí)，F(xiàn)3=1；上述分析結(jié)果是ABCD與二進(jìn)制0110比較得出的。0 1 1 0因此選用四位二進(jìn)制數(shù)值比較器較為方便。令A(yù)3A2A1A0=ABCD， B3B2B1B0=0110，AB時(shí)為F3。邏輯圖如圖所示。試選用中規(guī)模集成電路實(shí)現(xiàn)左表所示電路。2022/9/22東北大學(xué)信息學(xué)院113abaBABA=B74LS85+5VF3F2F1ABCD0110例子的邏輯圖2022/9/22東北大學(xué)信息學(xué)院1143.7 算數(shù)運(yùn)算電路 二進(jìn)制加法電路 二進(jìn)制減法電路 算

37、術(shù)邏輯單元(ALU) 2022/9/22東北大學(xué)信息學(xué)院115二進(jìn)制加法電路半加和全加的概念半加器（Half Adder）全加器（Full Adder）加法器串行加法器并行加法器 串行進(jìn)位并行加法器 超前進(jìn)位并行加法器BCD碼加法器 2022/9/22東北大學(xué)信息學(xué)院116半加和全加的概念半加：只有加數(shù)和被加數(shù)相加。全加：加數(shù)、被加數(shù)和相鄰低位的進(jìn)位相加。 2022/9/22東北大學(xué)信息學(xué)院117半加器（Half Adder） 半加器：完成只有加數(shù)和被加數(shù)相加的電路，稱(chēng)為半加器，如最低位的加法。AiBiSiCi+10 0 0 00 1 1 01 0 1 01 1 0 1半加器真值表AiBiSi

38、Ci+1(a)&=12022/9/22東北大學(xué)信息學(xué)院118Ci+1AiBiSi(b)COCi+1HAAiBiSi(c)半加器的邏輯符號(hào)2022/9/22東北大學(xué)信息學(xué)院119全加器（Full Adder）全加器：能夠完成除了加數(shù)、被加數(shù)相加之外，還要加上相鄰低位的進(jìn)位的電路，稱(chēng)為全加器。2022/9/22東北大學(xué)信息學(xué)院120Ai Bi Ci 0 01 01 00 11 00 10 1 1 1 0 0 0 0 0 1 0 1 00 1 1 1 0 01 0 1 1 1 01 1 1 Si Ci+1 全加器真值表全加器的真值表和加數(shù)被加數(shù)低位來(lái)的進(jìn)位向高位的進(jìn)位AiBiCi0100011110

39、AiBiCi0100011110000000 0011111111SiCi+12022/9/22東北大學(xué)信息學(xué)院121SiAiBiCiCi+1FA全加器慣用邏輯符號(hào)SiAiBiCiCi+1全加器國(guó)標(biāo)邏輯符號(hào)CICO全加器的邏輯符號(hào)和邏輯圖=1=1Ci+1SiAiBiCi全加器邏輯圖1&2022/9/22東北大學(xué)信息學(xué)院122Ai Bi Ci 0 01 01 00 11 00 10 1 1 1 0 0 0 0 0 1 0 1 00 1 1 1 0 01 0 1 1 1 01 1 1 Si Ci+1 全加器真值表全加器的真值表AiBiCi0100011110AiBiCi01000111100000

40、00 0011111111SiCi+1如果采用合并0再取反的化簡(jiǎn)方法可得表達(dá)式2022/9/22東北大學(xué)信息學(xué)院123全加器的真值表雙全加器74LS183的邏輯圖就是按照下式組成的。2022/9/22東北大學(xué)信息學(xué)院124加法器加法器：實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算電路。 串行加法器：串行加法器采用串行運(yùn)算方式，從二進(jìn)制數(shù)的最低位開(kāi)始，逐位相加至最高位，最后得出和數(shù)。 并行加法器：并行加法器采用并行運(yùn)算方式，將各位數(shù)同時(shí)相加，因而提高了運(yùn)算速度。 2022/9/22東北大學(xué)信息學(xué)院125串行進(jìn)位加法器多位數(shù)相加時(shí)，每一位都是帶進(jìn)位相加，因此采用全加器。串行進(jìn)位加法器的全加器個(gè)數(shù)等于相加數(shù)的位數(shù)。圖3

41、-38串行進(jìn)位加法器的邏輯圖。2022/9/22東北大學(xué)信息學(xué)院126串行進(jìn)位加法器全加器的個(gè)數(shù)等于加數(shù)的位數(shù)。優(yōu)點(diǎn)是電路簡(jiǎn)單、連接方便；缺點(diǎn)是運(yùn)算速度不高。最高位的運(yùn)算，必須等到所有低位運(yùn)算依次結(jié)束，送來(lái)進(jìn)位信號(hào)之后才能進(jìn)行。在對(duì)運(yùn)算速度要求不高的設(shè)備中，仍可以采用，如T692就是這種加法器。2022/9/22東北大學(xué)信息學(xué)院127超前進(jìn)位加法器為了提高速度，必須設(shè)法減小或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所耗費(fèi)的時(shí)間。那么高位的進(jìn)位輸入信號(hào)能否在相加運(yùn)算開(kāi)始時(shí)就知道呢?加到第i位的進(jìn)位輸入信號(hào)是這兩個(gè)加數(shù)第i位以前各位狀態(tài)的函數(shù)。所以第i位的進(jìn)位輸入信號(hào)(CI) 一定能由 Ai-1Ai-2A0和Bi

42、-1Bi-2B0唯一地確定。2022/9/22東北大學(xué)信息學(xué)院128超前進(jìn)位加法器根據(jù)這個(gè)原理，就可以通過(guò)邏輯電路事先得出每一位全加器的進(jìn)位輸入信號(hào)，而無(wú)需再?gòu)淖畹臀婚_(kāi)始向高位傳遞進(jìn)位信號(hào)，就有效地提高了運(yùn)算速度。采用這種結(jié)構(gòu)形式的加法器叫做超前進(jìn)位器(Carry Look-ahead)。2022/9/22東北大學(xué)信息學(xué)院129超前進(jìn)位加法器超前進(jìn)位產(chǎn)生的原理Ai Bi Ci 0 01 01 00 11 00 10 1 1 1 0 0 0 0 0 1 0 1 00 1 1 1 0 01 0 1 1 1 01 1 1 Si Ci+1 全加器真值表產(chǎn)生進(jìn)位輸出信號(hào)進(jìn)位生成函數(shù)Gi進(jìn)位傳送函數(shù)Pi則

43、 Ci+1=Gi+PiCiC1=A0B0+(A0+B0)C0 =G0+P0C0C2=G1+P1C1=G1+P1(G0+P0C0) =G1+P1G0+P1P0C0C3=G2+P2C2 =G2+P2(G1+P1G0+P1P0C0) =G2+P2G1+P2P1G0+P2P1P0C0Ci+1=Gi+PiCi=Gi+Pi(Gi-1+Pi-1Ci-1) =Gi+PiGi-1+PiPi-1(Gi-2+Pi-2Ci-2) =Gi+PiGi-1+PiPi-1Gi-2+ +PiPi-1P1G0+PiPi-1P0C02022/9/22東北大學(xué)信息學(xué)院130由全加器真值表可得：Si=AiBiCi 各位和如下式： S0

44、=A0B0C0 S1=A1B1C1S2=A2B2C2S3=A3B3C3由上述表達(dá)式畫(huà)出的超前進(jìn)位電路3-39為四位超前進(jìn)位加法器74LS283的邏輯圖。超前進(jìn)位加法器2022/9/22東北大學(xué)信息學(xué)院1312022/9/22東北大學(xué)信息學(xué)院132FAFAFAFA1111C0A0B0C0S0P0G0C1B1A1C2A2B2C3A3B3S1P1G1S2P2G2S3P3G3&2C43C3C2C1圖3-39 四位超前進(jìn)位并行加法器=1=11&2022/9/22東北大學(xué)信息學(xué)院133A3A2A1A0C0B3B2B1B0S3S2S1S0C474LS283S1B11615141312111098765432

45、1VCCB2S3COA1B0CIGNDA2S2A3B3A0S0A2S2B2A3B3S3C4C0B0A0A1S0B1S174LS283的外引線排列圖和邏輯符號(hào)74LS283的邏輯符號(hào)及外引腳排列圖2022/9/22東北大學(xué)信息學(xué)院134例解：按照加法的規(guī)則，低四位的進(jìn)位輸出CO應(yīng)接高四位的進(jìn)位輸入CI，而低四位的進(jìn)位輸入應(yīng)接0。邏輯圖如圖所示。兩片74283構(gòu)成八位二進(jìn)制加法器A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283A3A2A1A0CIB3B2B1B0S3S2S1S0CO742830試用兩片74LS283構(gòu)成八位二進(jìn)制數(shù)加法器。2022/9/22東北大學(xué)信息學(xué)院135例

46、解：以8421BCD碼作為輸入，余3碼作為輸出，可列出真值表：試用74LS283將8421BCD碼轉(zhuǎn)換成余3碼。輸入輸出A B C DF3 F2 F1 F00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 10 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 1 1 1 0 0F3F2F1F0ABCD00112022/9/22東北大學(xué)信息學(xué)院136例A3A2A1A0CIB3B2B1B0S3S2S1S0CO74LS2830邏輯圖如圖所示

47、。A B C D1F3F2 F1 F02022/9/22東北大學(xué)信息學(xué)院137 BCD碼加法器BCD（Binary Coded Decimal）碼是用二進(jìn)制代碼分別表示十進(jìn)制數(shù)各位的代碼組合。由于每位十進(jìn)制數(shù)最大為9，所以BCD碼相加時(shí)，其值超過(guò)9的位必須通過(guò)減10或加6加以調(diào)整。因此BCD碼相加時(shí)，其和有需要調(diào)整和不需要調(diào)整兩種情況：一種和數(shù)為0-9，不需要調(diào)整；另一種和數(shù)為10-18，需要調(diào)整00110100+）01111100+）01101 00100111+）01011100非BCD碼需要調(diào)整2022/9/22東北大學(xué)信息學(xué)院138圖為一位BCD碼并行加法器邏輯圖。門(mén)G1、G2、G3用

48、來(lái)產(chǎn)生加6的控制信號(hào)。當(dāng)門(mén)G1、G2為1時(shí)，說(shuō)明“和”輸出端為10、11、12、13、14、15。當(dāng)C5為1時(shí)，和數(shù)為16、17、18。A4A1A3A2S4S3S2S1FAB4C4FAB1C1FAB3C3FAB2C2G1G21FAHAC5G3C5進(jìn)位輸出S4S3S2S1進(jìn)位輸入一位BCD碼并行加法器=1由四位串行進(jìn)位并行加法器和十進(jìn)制調(diào)整電路組成。以上情形都需要向高位加法器傳送進(jìn)位信號(hào)C5，并對(duì)和S3、S2位加1，實(shí)現(xiàn)加6調(diào)整。要實(shí)現(xiàn)多位BCD碼相加，可以用若干個(gè)此電路組成多位BCD碼加法器。2022/9/22東北大學(xué)信息學(xué)院139例：試用74LS283實(shí)現(xiàn)8421碼的加法運(yùn)算。兩個(gè)一位842

49、1碼相加之和，最小數(shù)是0000+0000=0000；最大數(shù)是1001+1001=11000（8421碼的18）。74LS283為四位二進(jìn)制加法器。用它進(jìn)行8421碼相加時(shí)，若和數(shù)小于等于9時(shí)，無(wú)需修正（加0000），即74283輸出為8421碼相加之和。當(dāng)和數(shù)大于等于十進(jìn)制數(shù)10時(shí)，需加6予以修正，加0110。2022/9/22東北大學(xué)信息學(xué)院140S3S2S1S0000111100001 0 0 0 0 0 0 0 01110 1 0 1 1 1 1 1 0C= S3S2+S3S1A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283（2）A3A2A1A0CIB3B2B1B0S3

50、S2S1S0CO74283（1）十位1C個(gè)位A3A2A1A0B3B2B1B0&用C作為控制端，C=0時(shí)不修正，C=1修正加0110。邏輯圖如圖所示。修正信號(hào)方程為C=CO+S3S2+S3S1邏輯圖如圖所示2022/9/22東北大學(xué)信息學(xué)院141二進(jìn)制減法電路 在計(jì)算機(jī)中，常常用加法器實(shí)現(xiàn)減法運(yùn)算。二進(jìn)制正、負(fù)數(shù)表示方法不同，實(shí)現(xiàn)減法運(yùn)算的電路也不同。二進(jìn)制正、負(fù)數(shù)的表示方法原碼表示法補(bǔ)碼表示法2022/9/22東北大學(xué)信息學(xué)院142原碼表示法原碼表示法又稱(chēng)為符號(hào)-絕對(duì)值表示法。在二進(jìn)制數(shù)最高位前增加一位符號(hào)位，符號(hào)位為0，表示是正數(shù)，符號(hào)位為1表示是負(fù)數(shù)。其余各位表示數(shù)的絕對(duì)值。如：A=+10

51、010；B=-10010。 + 10010原=010010； - 10010原=110010。2022/9/22東北大學(xué)信息學(xué)院143補(bǔ)碼表示法一個(gè)正數(shù)的補(bǔ)碼與其原碼相同。如一個(gè)二進(jìn)制正數(shù)A=+10110的原碼A原=+10110原=010110，A補(bǔ)=+10110補(bǔ)=010110一個(gè)負(fù)數(shù)的補(bǔ)碼為在符號(hào)位1不變的前提下，絕對(duì)值取反加1。取反得反碼。如 110010 原碼 101101 反碼101101 反碼+ 1 加1101110 補(bǔ)碼 2022/9/22東北大學(xué)信息學(xué)院144也可以用2n-A的方法求出-A的補(bǔ)碼。 - A補(bǔ)=2n - A 其中n為A的位數(shù)。例如-1310=- 11012，- 1

52、101補(bǔ)=24-1101=10000 - 1101=0011它的補(bǔ)碼為： - 1101補(bǔ)=1,0011如-10010的補(bǔ)碼為25-10010=100000-10010=01110，再加上符號(hào)位， 則-10010的補(bǔ)碼為101110。與上面方法求得的補(bǔ)碼相同。補(bǔ)碼表示法2022/9/22東北大學(xué)信息學(xué)院145減法電路因?yàn)闇p正數(shù)等于加負(fù)數(shù)；減負(fù)數(shù)等于加正數(shù)。有了正、負(fù)數(shù)的補(bǔ)碼表示法，就可以變減法為補(bǔ)碼加法運(yùn)算。用補(bǔ)碼完成減法用補(bǔ)碼表示正、負(fù)數(shù)， X-Y= X+-Y補(bǔ)的補(bǔ)碼加法運(yùn)算。二進(jìn)制原碼減法運(yùn)算 0101 5 - 0010 2 0011 3 二進(jìn)制補(bǔ)碼加法運(yùn)算 補(bǔ)碼運(yùn)算結(jié)果仍為補(bǔ)碼。差值為正時(shí)

53、，補(bǔ)碼原碼相同，為十進(jìn)制數(shù)3。 0101 5 + 1110 -2的補(bǔ)碼 1 0011 3 符號(hào)位 溢出舍掉2022/9/22東北大學(xué)信息學(xué)院146減法電路補(bǔ)碼運(yùn)算的結(jié)果仍為補(bǔ)碼。結(jié)果為正數(shù)，符號(hào)位為0，結(jié)果為負(fù)數(shù)，符號(hào)位為1。再對(duì)1101求補(bǔ)得原碼，即1101補(bǔ)=1011，結(jié)果為-3。將加減運(yùn)算變換成補(bǔ)碼加法運(yùn)算非常方便。4-)7- 30 1 0 01 0 0 1+)1 1 0 14的補(bǔ)碼-7的補(bǔ)碼-3的補(bǔ)碼2022/9/22東北大學(xué)信息學(xué)院147補(bǔ)碼加法運(yùn)算的步驟是： 把減法運(yùn)算表示成加法運(yùn)算；將兩數(shù)各自求補(bǔ)；將求補(bǔ)后的兩個(gè)補(bǔ)碼相加，如有溢出則丟掉，對(duì)運(yùn)算結(jié)果求補(bǔ)，得到原碼。2022/9/2

54、2東北大學(xué)信息學(xué)院1482.求反電路求反電路可以用異或門(mén)實(shí)現(xiàn)，如圖3-40所示。=1F3A3=1F2A2=1F1A1=1F0A0M圖3-40 求反電路M=0時(shí)， M=1時(shí)，2022/9/22東北大學(xué)信息學(xué)院1493.原碼輸出二進(jìn)制減法電路 按照補(bǔ)碼運(yùn)算規(guī)則設(shè)計(jì)的減法電路如圖3-41所示。兩個(gè)四位二進(jìn)制數(shù)A和B（最高位為符號(hào)位）做減法運(yùn)算是變減法為補(bǔ)碼的加法運(yùn)算。2022/9/22東北大學(xué)信息學(xué)院1503.原碼輸出二進(jìn)制減法電路例如-5-2=-7用二進(jìn)制數(shù)計(jì)算的過(guò)程描述如下：1 0 1 10 0 1 01 1 0 11 0 0 11 1 1 01 1 1 1-5的補(bǔ)碼+2的補(bǔ)碼0010C0=1控

55、制求反電路對(duì)+2求反實(shí)現(xiàn)中間結(jié)果 為-7的補(bǔ)碼符號(hào)位為1表示是負(fù)數(shù)的補(bǔ)碼對(duì)中間結(jié)果求補(bǔ)，得原碼表示注：此電路只適合和數(shù)小于7的情況2022/9/22東北大學(xué)信息學(xué)院151原碼輸出減法電路的設(shè)計(jì)原理是：負(fù)數(shù)用補(bǔ)碼表示，將減法變?yōu)榧臃?。A-B 補(bǔ)=A 補(bǔ)+-B補(bǔ)，變成原碼需要對(duì)A-B補(bǔ)再求補(bǔ)一次，即A-B補(bǔ)補(bǔ)=A-B原。2022/9/22東北大學(xué)信息學(xué)院152 算術(shù)邏輯單元（ALU）算術(shù)邏輯單元(Arithmetic Logic Unit，簡(jiǎn)稱(chēng)ALU)不僅能進(jìn)行算術(shù)運(yùn)算（如加減運(yùn)算），而且能進(jìn)行邏輯運(yùn)算（與、與非、或、或非、異或、數(shù)碼比較等）。它是在全加器的基礎(chǔ)上，增加控制門(mén)和功能選擇控制端構(gòu)成的

56、。算術(shù)邏輯單元輸入端輸入的二進(jìn)制代碼，可以是參加運(yùn)算的數(shù)據(jù)，也可以是代表特定含義的信息。由于其功能全面，在計(jì)算機(jī)和數(shù)字裝置中得到了廣泛的應(yīng)用。2022/9/22東北大學(xué)信息學(xué)院153ALU的基本組成原理圖3-42為一個(gè)功能簡(jiǎn)單的ALU的邏輯框圖及其中某一位的邏輯圖。方式控制端:M=1算術(shù)運(yùn)算，M=0邏輯運(yùn)算。操作選擇端數(shù)據(jù)輸入端進(jìn)位輸入端進(jìn)位輸出端結(jié)果輸出端2022/9/22東北大學(xué)信息學(xué)院154ALU的基本組成原理S1BiMCiS0 Ai MCiS0 Ai2022/9/22東北大學(xué)信息學(xué)院155ALU的基本組成原理當(dāng)方式控制端M=0時(shí)，進(jìn)行邏輯運(yùn)算。對(duì)應(yīng)S1、S0的四種狀態(tài)，ALU執(zhí)行不同的

57、操作。當(dāng)M=1時(shí)，進(jìn)行算術(shù)運(yùn)算。由于進(jìn)位輸入端有兩個(gè)狀態(tài)，所以ALU執(zhí)行的操作也不同。如表3-22、3-23所示。 表3-22、3-23 簡(jiǎn)單ALU的邏輯功能選 擇S1 S0M=0邏輯運(yùn)算M=1 算術(shù)操作Ci=0Ci=10 00 11 01 1Fi=AiFi=AiFi=AiBiFi=AiBiFi=AiFi=AiFi=Ai加BiFi=Ai加BiFi=Ai加1Fi=Ai加1Fi=Ai加Bi加1Fi=Ai加Bi加12022/9/22東北大學(xué)信息學(xué)院156集成算術(shù)邏輯單元 圖3-43是74181ALU中規(guī)模集成電路邏輯原理圖。74181是在四位超前進(jìn)位加法器基礎(chǔ)上發(fā)展起來(lái)的，具有十六種邏輯運(yùn)算功能和十

58、六種算術(shù)運(yùn)算功能。具有如下性能特點(diǎn)：在擴(kuò)展字長(zhǎng)時(shí)，可作高速超前進(jìn)位運(yùn)算。算術(shù)運(yùn)算：加、減，左移一位；比較大??；12個(gè)其它算術(shù)運(yùn)算。邏輯運(yùn)算：異或；比較；與；與非；或；或非及其它邏輯運(yùn)算。芯片上有75個(gè)等效門(mén)。2022/9/22東北大學(xué)信息學(xué)院157B3A3B2A2Y3X3Y2X2B1A1Y1X1B0A0Y0X0S3S2S1S0MC-1GC3T3T2T1T0F3F2F1F0FA=BM+C2M+C1M+C0M+C-1圖6-14 74181型ALU中規(guī)模集成電路邏輯原理圖P11111=1=1=1=1&輸入運(yùn)算代碼輸出的運(yùn)算結(jié)果進(jìn)位產(chǎn)生函數(shù)輸出端進(jìn)位傳送函數(shù)輸出端操作選擇端邏輯/算術(shù)運(yùn)算控制端2022

59、/9/22東北大學(xué)信息學(xué)院158F=A加1F=(A+B)加1F=(A+B)加1F=0F=A加AB加1F=(A+B)加AB加1F=A減BF=ABF=A加AB加1F=A加B加1F=(A+B)加AB加1F=ABF=A加A加1F=(A+B)加A加1F=(A+B)加A加1F=AC-1=0(有進(jìn)位)C-1=1(無(wú)進(jìn)位)F=AF=A+BF=A+BF=減1F=A加ABF=(A+B加)ABF=A減B減1F=AB減1F=A加ABF=A加BF=(A+B)加ABF=AB減1F=A加A(相當(dāng)A乘以2)F=(A+B)加AF=(A+B)加AF=A減1F=AF=A+BF=ABF=0F=ABF=BF=A BF=ABF=A+BF

60、=A BF=BF=ABF=1F=A+BF=A+BF=A0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1M=0算術(shù)運(yùn)算M=1邏輯運(yùn)算運(yùn) 算 功 能S3 S2 S1 S0操 作 選 擇表3-24 74181型四位算術(shù)邏輯單元的運(yùn)算種類(lèi)(正邏輯)2022/9/22東北大學(xué)信息學(xué)院159若輸入、輸出按負(fù)邏輯規(guī)定，則輸入為 輸出為 C3 和 S3S2S1S0，M，F(xiàn)A=B端是狀態(tài)標(biāo)志，符號(hào)不變。2022/9/22東北大學(xué)信息學(xué)院1