1141全體vhdl倍頻器理工萬(wàn)方科技學(xué)院生設(shè)計(jì)

1、倍頻器（frequency r）倍頻器（frequency r）f10nfn頻器用途廣泛，如發(fā)射機(jī)采用倍頻器后可使主振器振蕩在較低頻率，以提高頻率穩(wěn)定VDLA+lusroduced digital frequency r of circuits operating principle roduced digital frequency r of circuits operating principle ysis frequency r have a for the error,and then gives by VHDL to realize digital frequency simulat

2、ion r method, and Max+plusII verifies through Theretention effects of concentration ,salinity and the permeability of core are researched. The results t retention increased with the concentration hoteric he salinity range of experiment, retention decreases alongwith the salinity. With the increasing

3、 of the core permeability, retention is KeyWords:VHDL,digital frequency r,fractional frequency 課程介課程介各模塊基于FPGA的設(shè)計(jì)實(shí)實(shí)驗(yàn)仿7結(jié)參考文致聯(lián)起來(lái)，可以聯(lián)起來(lái)，可以使倍頻次數(shù)大大提高，以下重點(diǎn)用語(yǔ)言來(lái)研究數(shù)字本次課程的設(shè)計(jì)主要是配合EDA 本次課程的設(shè)計(jì)主要是配合EDA 的振蕩頻率嚴(yán)格地鎖定在輸入頻率 f1 的倍乘值 f0nf1 上 。 倍頻器有晶體管倍頻能二倍頻器和三倍頻器級(jí)聯(lián)可產(chǎn)生六次倍頻，mNNm3.1 數(shù)字倍頻器的原理f1f0nf1頻器級(jí)聯(lián)可產(chǎn)生六次倍頻，mNNm3.1 數(shù)字倍頻器

4、的原理f1f0nf1頻器級(jí)聯(lián)可產(chǎn)生六次倍頻，mNNm安特性的截止區(qū)，輸出回路則調(diào)諧在輸入頻率的 n 次諧波上。變?nèi)荻O管倍頻器. 由于變?nèi)荻O管的非線性特性,二極管的端電壓含有基頻 nf1它的原理框圖如圖 4慢3.2 數(shù)字倍頻器的功能本文數(shù)字倍頻的工作原理， 采用 VHDL 語(yǔ)言實(shí)現(xiàn)了各個(gè)功能模塊并在慢3.2 數(shù)字倍頻器的功能本文數(shù)字倍頻的工作原理， 采用 VHDL 語(yǔ)言實(shí)現(xiàn)了各個(gè)功能模塊并在數(shù)字倍頻器的原理框圖如圖 1 所示,其是作為數(shù)字倍頻器晶振的高頻時(shí)鐘fi是K內(nèi)計(jì)數(shù)值為 內(nèi)計(jì)數(shù)值為 / 除以倍頻系數(shù)=IN/K =IN/K4.設(shè)計(jì)方成。由于N 不能整除以K 時(shí)，就會(huì)產(chǎn)生誤差。4.設(shè)計(jì)方成

5、。由于N 不能整除以K 時(shí)，就會(huì)產(chǎn)生誤差。L/K,1 n K為了補(bǔ)償因設(shè)去 N/K 整除后的余數(shù)而產(chǎn)生的截?cái)嗾`差，應(yīng)改進(jìn) N/K 的除法電路，不N/KN/K5 各模塊基于 FPGA 的設(shè)計(jì)5.1 除法電路模5 各模塊基于 FPGA 的設(shè)計(jì)5.1 除法電路模進(jìn)N/KN/KK當(dāng)輸入信號(hào) 為時(shí)鐘信號(hào)5.2 分?jǐn)?shù)分頻模來(lái)獲得所需的分?jǐn)?shù)分頻。該模塊的原理如圖 3olNLIBRARYUSE IEEE.STD_LOGIC_1164.ALL; ENTITY decount IS preset:INolNLIBRARYUSE IEEE.STD_LOGIC_1164.ALL; ENTITY decount IS

6、preset:INolk: BUFFER ENDARCHITECTUREdecount_archOFdecountSIGNALclk,divide2:DOWNTOclk=inclkXOR-inclkdivide2ooENDENDENDlkeventanddivide2=notoENDENDENDlkeventanddivide2=not說(shuō)明：以上程序?qū)崿F(xiàn)對(duì)時(shí)鐘源 inclk 進(jìn)行分頻系數(shù)為 N-0.5 的分頻，得到輸出頻率lk。Preset 輸入端口是預(yù)置分頻值 N，本程序中 preset 設(shè)為 4 位寬的位矢量o選用 MAX7000 系列的 EPM7032LC44-15 器件實(shí)現(xiàn)，仿真波形如圖（5）所示。圖中m=K-MOD(N,K)1擇6 6 9/46 6 9/47 27電路。在使用 AlteraMax+plus II7電路。在使用 Alter