場效應(yīng)器件物理12CV3MOS原理課件

1、2022/9/24半導(dǎo)體物理與器件西安電子科技大學(xué) XIDIDIAN UNIVERSITY 張麗第11章 MOSFET基礎(chǔ)1.2 C-V特性1.3MOS管原理2022/9/23半導(dǎo)體物理與器件西安電子科技大學(xué) 2022/9/241.2 C-V特性 本節(jié)內(nèi)容理想MOS電容的CV特性氧化層電荷對CV特性影響界面態(tài)概念及對CV特性影響2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 什么是C-V特性MOS電容C=dQ/dV=Cox與Cs的串聯(lián)器件電容定義:相當(dāng)于金屬電容與半導(dǎo)體電容串聯(lián)電阻越串越大，電容越串越小2022/9/231.2 C-V特性 2022/9/241.2

2、C-V特性 理想MOS電容C-V特性電容-電壓特性測試曲線直流電壓：決定器件工作點，調(diào)整大小使MOS先后處于堆積、平帶、耗盡、本征、反型幾種狀態(tài)交流電壓：幅值比較小，不改變半導(dǎo)體的狀態(tài)測量電源：MOS外加?xùn)艍?，在直流電壓上疊加一交流小信號電壓。2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 堆積狀態(tài)加直流負(fù)柵壓，堆積層電荷能夠跟隨交流小信號柵壓的變化。直觀：相當(dāng)于柵介質(zhì)平板電容公式：面電荷密度隨表面勢指數(shù)增加。2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 平帶狀態(tài)所加負(fù)柵壓正好等于平帶電壓VFB，使半導(dǎo)體表面能帶無彎曲2022/9/23

3、1.2 C-V特性 2022/9/241.2 C-V特性 耗盡狀態(tài)加小的正柵壓，表面耗盡層電荷隨交流小信號柵壓的變化而變化，出現(xiàn)耗盡層電容CSDC相當(dāng)與Cox與Csd串聯(lián)2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 強(qiáng)反型狀態(tài)閾值反型點： CV曲線分高低頻。原因：和反型層電荷的來源密切相關(guān)。2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 反型層電荷來源2022/9/24 反型層電荷來源：（熱運(yùn)動產(chǎn)生的少子）1、P襯少子電子通過耗盡層到反型層（擴(kuò)散+漂移）2、耗盡層中熱運(yùn)動產(chǎn)生電子空穴對，電子漂移到反型層。半導(dǎo)體始終存在熱運(yùn)動過程，不斷有

4、電子空穴對的產(chǎn)生復(fù)合。熱運(yùn)動：電子從價帶激發(fā)到導(dǎo)帶，電子熱運(yùn)動掙脫共價鍵束縛的過程交流信號正向變化對應(yīng)電子產(chǎn)生過程，負(fù)向變化對應(yīng)電子復(fù)合過程;少子的產(chǎn)生復(fù)合過程需要時間 。反型層電荷是否跟得上信號變化與信號變化快慢相關(guān)：2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 強(qiáng)反型狀態(tài)(低頻)加大的正直流柵壓：半導(dǎo)體表面強(qiáng)反型狀態(tài)交流柵壓變化較慢：反型層電荷跟得上柵壓的變化直觀：相當(dāng)于柵介質(zhì)平板電容公式：面電荷密度隨表面勢指數(shù)增加。中反型：近似認(rèn)為只改變耗盡層電荷到只改變反型層電荷之間的過渡區(qū)2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 反型狀

5、態(tài)(高頻)加較大的直流正柵壓：半導(dǎo)體表面強(qiáng)反型狀態(tài)交流柵壓變化較快：反型層電荷跟不上柵壓的變化，只有耗盡層電荷對C有貢獻(xiàn)?？傠娙?？交流小信號：耗盡層寬度乃至耗盡層電容隨柵壓變化微弱?？傠娙葜?？2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 n型與p型的比較p型襯底MOS結(jié)構(gòu)n型襯底MOS結(jié)構(gòu)2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 氧化層電荷的影響- - - - - + 例圖:因為Qss均為正電荷,需要額外犧牲負(fù)電荷來中和界面的正電Qss使得S表面處于任狀態(tài)時與無Qss相比VG都左移.但每一狀態(tài)下的C并不會發(fā)生變化：(例CFB始終不

6、變) 每個狀態(tài)VG變，不改變vg對QS的作用VG移量相等: Qss不是柵壓的函數(shù)，柵壓改變不影響Qss大小- - - 2022/9/231.2 C-V特性 2022/9/241.2 C-V特性 界面陷阱的分類被電子占據(jù)（在EFS之下）帶負(fù)電，不被電子占據(jù)（在EFS之上）為中性被電子占據(jù)（在EFS之下）為中性，不被電子占據(jù)（在EFS之上）帶正電（界面陷阱）界面電荷是柵壓的函數(shù)? 柵壓會改變半導(dǎo)體表面的EF相對位置界面態(tài)：半導(dǎo)體界面處禁帶寬度中的電子能態(tài)。2022/9/231.2 C-V特性 2022/9/242022/9/241.2 C-V特性 界面陷阱的影響:本征本征態(tài)本征態(tài)：界面電荷不帶電，

7、對C-V曲線無影響禁帶中央：CV曲線實虛線重和2022/9/232022/9/231.2 C-V特性 2022/9/242022/9/241.2 C-V特性 界面陷阱的影響:本征前本征之前：EFiEF，總有施主態(tài)在EFS之上，施主態(tài)失去電子界面陷阱帶正電。正施主態(tài)數(shù)量是柵壓的函數(shù)。C-V曲線左移，左移量隨柵壓不等- - - - - -+ 本征態(tài)- - - 陷阱電荷使得S表面處于本征之前任狀態(tài)時VG都左移. 每一狀態(tài)下的C并不會發(fā)生變化：(例CFB始終不變)VG左移量隨柵壓不等例圖:需要額外犧牲三個負(fù)電荷來中和界面態(tài)的正電2022/9/232022/9/231.2 C-V特性 2022/9/24

8、2022/9/24本征之后： EFiEF，總有受主態(tài)得到電子，界面陷阱帶負(fù)電，負(fù)受主態(tài)數(shù)量是柵壓的函數(shù)。C-V曲線右移，右移量隨柵壓不等1.2 C-V特性 界面陷阱的影響:反型狀態(tài)+例圖:需要額外犧牲三個正電荷來中和界面態(tài)的負(fù)電,閾值電壓升高+_ _ _ 陷阱電荷使得S表面處于本征之后狀態(tài)時VG右移.每一狀態(tài)下的C并不會發(fā)生變化：(例CT不變)VG右移量隨柵壓不等2022/9/232022/9/23本征之后： EFi場效應(yīng)晶體管 絕緣柵場效應(yīng)晶體管（Insulated Gate, IGFET） 柵極與其它電極之間是相互絕緣的MIS（Metal-Insulated-Semiconductor）黑

9、（灰）色部分可以理解為兩種材料界面或空間電荷區(qū)，一般書中不畫。2022/9/232022/9/231.3MOSFET原理 2022/9/241.3MOSFET原理 MOSFET結(jié)構(gòu)溝道長度L：柵氧下方源漏之間半導(dǎo)體的長度.溝道寬度W：與溝長垂直的水平方向的源漏區(qū)寬度柵氧厚度tox MOS電容：外加VG， 氧化層下方半導(dǎo)體表面可能形成反型層，連接SD區(qū)，就是MOSFET的導(dǎo)電溝道。2022/9/231.3MOSFET原理 2022/9/242022/9/241.3 MOSFET原理 MOSFET分類(1) n溝道MOSFET：NMOSp溝道MOSFET：PMOS分類方法1：按照溝道載流子的導(dǎo)電類

10、型分溝道電流： VGSVT，加VDS NMOS(VDS0)；PMOS(VDS0n溝道耗盡型MOSFET(D型：Delption)零柵壓時已存在反型溝道，VTN0問題：不進(jìn)行專門的N型摻雜，能否形成耗盡型NMOS？ 分類方法2：0柵壓是否存在反型溝道分2022/9/231.3 MOSFET原理 2022/9/242022/9/241.3 MOSFET原理 MOSFET分類(3) p溝道增強(qiáng)型MOSFET零柵壓時不存在反型溝道，VTP0思考：N襯表面若不進(jìn)行專門的P型摻 雜，能否形成耗盡型PMOS? 2022/9/232022/9/231.3 MOSFET原理2022/9/242022/9/241

11、.3 MOSFET原理 MOSFET分類(4)四種MOS晶體管 N溝增強(qiáng)型；N溝耗盡型；P溝增強(qiáng)型；P溝耗盡型2022/9/232022/9/231.3 MOSFET原理2022/9/242022/9/241.3MOSFET原理 VGS的作用VT：MOS電容半導(dǎo)體表面是否強(qiáng)反型的臨界電壓。強(qiáng)反型層存在-MOSFET的溝道存在。VT：剛剛產(chǎn)生溝道所需的柵源電壓VGSvGS 越大，溝道載流子越多,在相同的vDS作用下，ID越大。2022/9/232022/9/231.3MOSFET原理 2022/9/242022/9/241.3 MOSFET原理 VDS的作用場感應(yīng)結(jié)：n型溝道和P型襯底。VDS使

12、溝道上壓降從源到漏增加，場感應(yīng)結(jié)反偏壓增加，耗盡層增 厚，柵上電壓不變，反型層厚度漸2022/9/24VDS的作用：（VGSVT）形成溝道電流： NMOS(VDS0)PMOS(VDSVTN,VDS0溝道形成形成溝道電流：對VGS起抵消作用：溝道從源到 漏厚度漸2022/9/232022/9/231.3 MOSFET原理2022/9/241.3 MOSFET原理 ID隨VDS的變化(1)線性區(qū)2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 ID隨VDS的變化(2)過渡區(qū)2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理

13、ID隨VDS的變化(3)飽和點溝道夾斷點X：反型層電荷密度剛好近似=0 VGX=VT,VXS=VDS(sat)2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 ID隨VDS的變化(4)飽和區(qū)2022/9/231.3 MOSFET原理 2022/9/24 1.3 MOSFET原理 轉(zhuǎn)移特性曲線n溝道MOSFETp溝道MOSFETVGSVGSVGS 越大，溝道載流子越多，在相同的漏源電壓VDS作用下，漏極電流ID越大。反型層形成后，因反型層在G和B間起屏蔽作用，即VGS變，電荷由S和D提供，非襯底。2022/9/23 1.3 MOSFET原理 2022/9/2

14、41.3 MOSFET原理 輸出特性曲線四個區(qū)：（I） 線性區(qū)： VGSVT, VDSVT, VDS(VGS-VT) ，恒流區(qū)（壓控電流源）。 （III）擊穿區(qū)：反向偏置的漏襯結(jié)雪崩倍增而擊穿。（IV）截止區(qū): VGS線性區(qū)跨導(dǎo)器件放大應(yīng)用，一般工作在飽和區(qū)。原因？2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 跨導(dǎo)影響因素 .VGS較小：與VGS無關(guān)，gms VGS .VGS較大：VGS=表面散射=；gms隨VGS而變緩 .VGS為一較大值： 1/(VGS-VT), gms隨VGS達(dá)到最大 IV.VGS很大： gms隨VGS而2022/9/231.3

15、MOSFET原理 2022/9/241.3 MOSFET原理 跨導(dǎo)影響因素:RS、RD的影響 Rs對MOS管跨導(dǎo)影響，gmeffRs降低了跨導(dǎo)（晶體管增益），而且Rs越大，降低程度越大Rs=0, VGS=VGS;Rs不等于0, VGS=VGS+ID*RS;2022/9/231.3 MOSFET原理 跨導(dǎo)影響2022/9/241.3 MOSFET原理 跨導(dǎo):提高途徑材料參數(shù)設(shè)計參數(shù)工藝參數(shù)在工作電壓范圍內(nèi)，適當(dāng)提高器件偏置電壓VGS降低串聯(lián)電阻RS2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 （溝道電導(dǎo)）漏導(dǎo):模型溝道電導(dǎo)（漏導(dǎo)）：VGS一定時，漏電流隨

16、VDS的變化率表明線性區(qū)導(dǎo)通能力（導(dǎo)通電阻）器件開關(guān)應(yīng)用時，一般工作在線性區(qū)。原因？2022/9/231.3 MOSFET原理 （溝2022/9/241.3 MOSFET原理 漏導(dǎo):影響因素增加線性區(qū)溝道電導(dǎo)的途徑？非飽和區(qū)漏導(dǎo)等于飽和區(qū)跨導(dǎo)2022/9/231.3 MOSFET原理 2022/9/242022/9/241.3 MOSFET原理 漏導(dǎo):RS,RD影響RS，RD：SD電極間電阻增加，電導(dǎo)下降Rs=0, RD=0，VDS=VDSRs, RD不等于0,VDS=VDS-ID*(RS+RD)Rs，RD對MOS管跨導(dǎo)影響，gdeff2022/9/232022/9/231.3 MOSFET原

17、理2022/9/241.3 MOSFET原理 需掌握內(nèi)容電流電壓關(guān)系推導(dǎo)理解緩變溝道近似線性區(qū)和飽和區(qū)IV關(guān)系的推導(dǎo)跨導(dǎo)定義、公式和影響因素溝道電導(dǎo)定義、公式和影響因素2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 襯底偏置效應(yīng)(1)0必須反偏或零偏 IC中襯底電位的接法2022/9/231.3 MOSFET原理 2022/9/242022/9/242022/9/241.3 MOSFET原理 襯底偏置效應(yīng)(2)VSB0源區(qū)電勢能=-e(VD+VSB)VSB=0源區(qū)電勢能=-eVD源襯結(jié)能帶圖：襯底0勢能參考點閾值反型點時，VDS=0，反型層溝道連接源漏，

18、溝道和源區(qū)電子勢能近似相等 VSB=0時，半導(dǎo)體s（2fp）近似等于源襯結(jié)內(nèi)建電勢差VD VSB0時，半導(dǎo)體s近似等于VD+VSB=2fp+VSB溝道區(qū)電勢能=-es2022/9/232022/9/232022/9/231.32022/9/242022/9/241.3 MOSFET原理 襯底偏置效應(yīng)(2)襯底偏壓反型條件耗盡層電荷VSB0，源區(qū)電勢能= -e（VD+VSB)2022/9/232022/9/231.3 MOSFET原理2022/9/242022/9/241.3 MOSFET原理 襯底偏置效應(yīng)(4)VSB的存在使負(fù)的耗盡層電荷更多，VT增加，且VSB越大，VT越大2022/9/232022/9/231.3 MOSFET原理2022/9/241.3 MOSFET原理 襯底偏置效應(yīng)(5)2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 襯底偏置效應(yīng)(6)2022/9/231.3 MOSFET原理 2022/9/241.3 MOSFET原理 背柵定義 襯底能起到柵極的作用，稱“背柵” VBS改變了耗盡層和反型溝道層的電荷分配之比，從而控制了IDS