組合邏輯電路EWB仿真實驗課件

1、2022/9/25 組合邏輯電路EWB仿真實驗2022/9/24 組合邏輯電路EWB仿真實驗2022/9/25數(shù)字電路實驗()一、實驗目的1）熟悉組合邏輯電路的分析方法。2）了解組合邏輯電路設計的一般方法和步驟。3）了解常用的組合邏輯集成電路的檢測方法。2022/9/24一、實驗目的1）熟悉組合邏輯電路的分析方2022/9/25數(shù)字電路實驗()二、實驗說明 組合邏輯電路的分析，是由已知的邏輯電路求出其對應的邏輯函數(shù)表達式、真值表，進而說明其邏輯功能的過程。 組合邏輯電路的設計是根據(jù)具體的邏輯功能的要求，用邏輯函數(shù)加以描述。再用最簡單的邏輯電路將其實現(xiàn)的過程。 常用的組合邏輯集成電路有全加器、數(shù)

2、值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。2022/9/24二、實驗說明 組合邏2022/9/25數(shù)字電路實驗()三、實驗步驟1）組合邏輯電路分析 在實驗工作區(qū)搭建實驗電路，將邏輯電路的輸入端接入邏輯轉(zhuǎn)換儀的輸入端，將邏輯電路的輸出端接至邏輯轉(zhuǎn)換儀的輸出端。2022/9/24三、實驗步驟2022/9/25數(shù)字電路實驗() 按下邏輯轉(zhuǎn)換儀表板上“由電路圖轉(zhuǎn)換到真值表”的按鈕，即可得到與邏輯函數(shù)表達式對應的真值表。2022/9/24 按下邏輯轉(zhuǎn)換儀表板上“由電2022/9/25數(shù)字電路實驗() 再按下“由真值表轉(zhuǎn)換到最簡邏輯函數(shù)表達式”的按鈕，在邏輯轉(zhuǎn)換儀底部的邏輯函數(shù)表達式欄內(nèi)即可得到

3、最簡邏輯函數(shù)表達式 F 分析真值表可知，當輸入變量A、B、C不完全相同時，F(xiàn)1；而當A、B、 C完全相同時F 0。所以，這個邏輯電路的功能是判斷輸入信號是否一致。2022/9/24 再按下“由真值表轉(zhuǎn)換到最簡邏輯2022/9/25數(shù)字電路實驗()在實驗工作區(qū)搭建以下實驗電路 2022/9/24在實驗工作區(qū)搭建以下實驗電路 2022/9/25數(shù)字電路實驗() 依上述步驟進行仿真實驗，將所得真值表填入表中，并由真值表和邏輯函數(shù)表達式分析該邏輯電路的邏輯功能。邏輯函數(shù)表達式：F _ABCF邏輯功能2022/9/24 依上述步驟進行仿真實驗，將2022/9/25數(shù)字電路實驗() 2）組合邏輯電路設計

4、有紅、綠、黃3個信號燈，正常工作時必須有且只能有1個信號燈亮，如果不滿足這個條件，就要發(fā)出報警信號，設計該報警電路。 第一步，邏輯賦值。設紅燈信號為邏輯變量A、綠燈信號為邏輯變量B、黃燈信號為邏輯變量C，信號燈亮為1，不亮為0；F為報警信號，F(xiàn)0時系統(tǒng)工作正常，F(xiàn)1時系統(tǒng)出現(xiàn)故障報警。 第二步，列真值表。打開儀器庫，拖出邏輯轉(zhuǎn)換儀，雙擊圖標，打開面板，在面板頂部選中A、B、C 3個輸入信號，將真值表區(qū)出現(xiàn)的輸入信號的所有組合右邊列出的對應的輸出初始值，依設計要求賦值（1、0或X）。2022/9/24 2）組合邏輯電路設計2022/9/25數(shù)字電路實驗()所得真值表如圖所示2022/9/24所得

5、真值表如圖所示2022/9/25數(shù)字電路實驗()第三步，根據(jù)真值表求出邏輯函數(shù)表達式并化簡。 按下邏輯轉(zhuǎn)換儀面板上的“由真值表轉(zhuǎn)換到最簡邏輯函數(shù)表達式”的按鈕，相應的化簡的邏輯函數(shù)表達式就會出現(xiàn)在邏輯轉(zhuǎn)換儀底部最后一行的邏輯函數(shù)表達式欄內(nèi)。 2022/9/24第三步，根據(jù)真值表求出邏輯函數(shù)表達式并化簡2022/9/25數(shù)字電路實驗()第四步，由邏輯函數(shù)表達式求出邏輯電路圖。 按下邏輯轉(zhuǎn)換儀面板上的“由表達式轉(zhuǎn)換到邏輯電路圖”的按鈕，就會得到所要設計的邏輯電路圖2022/9/24第四步，由邏輯函數(shù)表達式求出邏輯電路圖。2022/9/25數(shù)字電路實驗() 設計一個3人表決電路，要求3人中有2人或2人以上同意時，發(fā)出成功信號，否則發(fā)出失敗信號 。 依上述步驟進行仿真設計，并把所得真值表、表達式、電路圖畫出。2022/9/24 設計一個3人表決電路，要求32022/9/25數(shù)字電路實驗()3）觀察組合邏輯電路中的冒險現(xiàn)象 在實驗工作區(qū)搭建組合邏輯電路。其中，A、B為信號輸入端，接高電平；C為時鐘脈沖信號，F(xiàn)為輸出信號。用示波器觀察到的有競爭冒險現(xiàn)象的輸出信號波形。2022/9/243）觀察組合邏輯電路中的冒險現(xiàn)象 2022/9