計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理

1、計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理-16（總分：100.00，做題時(shí)間：90分鐘）一、單項(xiàng)選擇題（總題數(shù)：33,分?jǐn)?shù)：66.00） 下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是。（分?jǐn)?shù)：2.00）EPROMCD-ROM VDRAMSRAM解析：解析隨機(jī)存取方式是指CPU可以對(duì)存儲(chǔ)器的任一存儲(chǔ)單元中的內(nèi)容隨機(jī)存取，而且存取時(shí)間與存 儲(chǔ)單元的物理位置無關(guān)。選項(xiàng)A、C、D均采用隨機(jī)存取方式，CDROM即光盤，采用串行存取方式。注意， CD-ROM是只讀型光盤存儲(chǔ)器，其訪問方式是順序訪問，不屬于只讀存儲(chǔ)器（ROM）。磁盤屬于 類型的存儲(chǔ)器。（分?jǐn)?shù)：2.00）隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）順序存取

2、存儲(chǔ)器（SAM）直接存取存儲(chǔ)器（DAM）V解析：解析磁盤屬于直接存取存儲(chǔ)器，其速度介于隨機(jī)存取存儲(chǔ)器和順序存取存儲(chǔ)器之間，而選項(xiàng)D指 的是存取時(shí)間。存儲(chǔ)器的存取周期是指。（分?jǐn)?shù)：2.00）存儲(chǔ)器的讀出時(shí)間存儲(chǔ)器的寫入時(shí)間存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短時(shí)間間隔 V存儲(chǔ)器進(jìn)行一次讀或?qū)懖僮魉璧钠骄鶗r(shí)間 TOC o 1-5 h z 解析：解析存取時(shí)間（T a ）指從存儲(chǔ)器讀出或者寫入一次信息所需要的平均時(shí)間；存取周期（Tc ）指連 續(xù)兩次訪問存儲(chǔ)器之間所必需的最短時(shí)間間隔。對(duì)T c 一般有：T c =T a +T r，其中T r為復(fù)原時(shí)間；對(duì) SRAM指存取信息的穩(wěn)定時(shí)間，對(duì)DRAM指刷新的

3、又一次存取時(shí)間。設(shè)機(jī)器字長(zhǎng)為32位，一個(gè)容量為16MB的存儲(chǔ)器，CPU按半字尋址，其可尋址的單元數(shù)是。A.224B.223C.222D.221（分?jǐn)?shù)：2.00）A.VC.D.解析：解析16MB=2 24 B，由于字長(zhǎng)為32位，現(xiàn)在按半字（16位=2B）尋址，故可尋址的單元數(shù)為2 24 B/2B=223 。 相聯(lián)存儲(chǔ)器是按 進(jìn)行尋址的存儲(chǔ)器。（分?jǐn)?shù)：2.00）地址指定方式堆棧存儲(chǔ)方式內(nèi)容指定方式和堆棧存儲(chǔ)方式相結(jié)合內(nèi)容指定方式和地址指定方式相結(jié)合 V解析：解析相聯(lián)存儲(chǔ)器的基本原理是把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)（即關(guān)鍵字項(xiàng)）去檢索該 存儲(chǔ)器，并將存儲(chǔ)器中與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀

4、出或?qū)懭?。所以它是按?nèi)容或地址進(jìn)行尋址 的，價(jià)格較為昂貴。一般用來制作TLB、相聯(lián)Cache等。 某計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保存在硬盤上，其內(nèi)存儲(chǔ)器應(yīng)該采用。（分?jǐn)?shù)：2.00）RAMROMRAM 和 ROM V都不對(duì)解析：解析操作系統(tǒng)保存在硬盤上，首先需要將其引導(dǎo)到主存中，而引導(dǎo)程序通常存放在ROM中，程序 運(yùn)行時(shí)需要進(jìn)行讀寫操作，因此應(yīng)采用RAM。在下列幾種存儲(chǔ)器中，CPU不能直接訪問的是。（分?jǐn)?shù)：2.00）硬盤 V內(nèi)存Cache寄存器解析：解析CPU不能直接訪問硬盤，需先將硬盤中的數(shù)據(jù)調(diào)入內(nèi)存才能被CPU所訪問。 若某存儲(chǔ)器存儲(chǔ)周期為250ns，每次讀出16位，則該存儲(chǔ)器的數(shù)據(jù)傳輸率是。A.

5、4X106B/sB.4MB/sC.8X106B/sD.8X22B/s（分?jǐn)?shù)：2.00）A.B.VD.解析：解析計(jì)算的是存儲(chǔ)器的帶寬，每個(gè)存儲(chǔ)周期讀出16bit=2B，故而數(shù)據(jù)傳輸率是2B/（250X 10 -9 s）， 即 8X10 6 B/s。本題中 8MB/s 是 8X1024X1024B/s。通常，數(shù)據(jù)傳輸率中的M指的是10 6而非2 20，一般二進(jìn)制表示的K、M僅用于存儲(chǔ)容量相關(guān)計(jì)算。 設(shè)機(jī)器字長(zhǎng)為64位，存儲(chǔ)容量為128MB，若按字編址，它可尋址的單元個(gè)數(shù)是。（分?jǐn)?shù)：2.00） TOC o 1-5 h z 16MB16M V32M32MB解析：解析機(jī)器字長(zhǎng)位64位，即8B，按字編址，

6、故可尋址的單元個(gè)數(shù)是128MB/8B=16M。計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了。（分?jǐn)?shù)：2.00）方便編程解決容量、速度、價(jià)格三者之間的矛盾 V保存大量數(shù)據(jù)方便操作方便解析：解析存儲(chǔ)器有3個(gè)主要特性：速度、容量和價(jià)格/位（簡(jiǎn)稱位價(jià)）。存儲(chǔ)器采用分級(jí)方式是為了解 決這三者之間的矛盾。 計(jì)算機(jī)的存儲(chǔ)系統(tǒng)是指。（分?jǐn)?shù)：2.00）RAMROM主存儲(chǔ)器Cache、主存儲(chǔ)器和外存儲(chǔ)器 V解析：解析計(jì)算機(jī)的存儲(chǔ)系統(tǒng)包括CPU內(nèi)部寄存器、Cache、主存和外存。在多級(jí)存儲(chǔ)體系中，“Cache一主存”結(jié)構(gòu)的作用是解決 的問題。（分?jǐn)?shù)：2.00）主存容量不足主存與輔存速度不匹配輔存與CPU速度不匹配主存與CPU速

7、度不匹配 V解析：解析Cache中的內(nèi)容只是主存內(nèi)容的部分副本（拷貝），因而“Cache一主存”結(jié)構(gòu)并沒有增加主 存容量，是為了解決主存與CPU速度不匹配的問題。存儲(chǔ)器分層體系結(jié)構(gòu)中，存儲(chǔ)器從速度最快到最慢的排列順序是。（分?jǐn)?shù)：2.00）寄存器一主存一Cache輔存寄存器一主存一輔存一Cache寄存器一Cache輔存一主存寄存器一Cache主存一輔存 V解析：解析在存儲(chǔ)器分層結(jié)構(gòu)中，寄存器在CPU中，因此速度最快，Cache次之，主存再次之，最慢的 是輔存（如磁盤、光盤等）。在Cache和主存構(gòu)成的兩級(jí)存儲(chǔ)體系中，主存與Cache同時(shí)訪問，Cache的存取時(shí)間是100ns，主存的 存取時(shí)間是1

8、000ns，如果希望有效（平均）存取時(shí)間不超過Cache存取時(shí)間的115%，則Cache的命中率至少 應(yīng)為。（分?jǐn)?shù)：2.00）90%98%95%99% V解析：解析假設(shè)命中率為x，則可得到100 x+1000（1-x）W1OOX（1+15%），簡(jiǎn)單計(jì)算后可得結(jié)果為xN98.33%， 因此命中率至少為99%。下列關(guān)于多級(jí)存儲(chǔ)系統(tǒng)的說法中，正確的有。I .多級(jí)存儲(chǔ)系統(tǒng)是為了降低存儲(chǔ)成本虛擬存儲(chǔ)器中主存和輔存之間的數(shù)據(jù)調(diào)動(dòng)對(duì)任何程序員是透明的CPU只能與Cache直接交換信息，CPU與主存交換信息也需要經(jīng)過Cache（分?jǐn)?shù)：2.00）.僅 IV僅I和III、II和田.僅 II解析：解析主存和輔存之間

9、的數(shù)據(jù)調(diào)動(dòng)則是由硬件和操作系統(tǒng)共同完成的，僅對(duì)應(yīng)用級(jí)程序員透明。CPU 與主存可直接交換信息。 某一 SRAM芯片，其容量為1024X8位，除電源和接地端外，該芯片的引腳的最小數(shù)目為。（分?jǐn)?shù)：2.00） TOC o 1-5 h z 21 V222324解析：解析芯片容量為1024X8位，說明芯片容量為1024B,且以字節(jié)為單位存取，也就是說地址線數(shù) 要10根（1024B=2 10B）。8位說明數(shù)據(jù)線要8根，加上片選線和讀/寫控制線（讀控制為RD、寫控制為wE）， 故而引腳數(shù)最小為10+8+1+2=21根。讀寫控制線也可以共用一根，但題中無20選項(xiàng)，做題時(shí)應(yīng)隨機(jī)應(yīng)變。 某存儲(chǔ)器容量為32KX16

10、位，則。（分?jǐn)?shù)：2.00）地址線為16根，數(shù)據(jù)線為32根地址線為32根，數(shù)據(jù)線為16根地址線為15根，數(shù)據(jù)線為16根 V地址線為15根，數(shù)據(jù)線為32根解析：解析該芯片16位，所以數(shù)據(jù)線為16根，尋址空間32K=2 15，所以地址線為15根。若RAM中每個(gè)存儲(chǔ)單元為16位，則下面所述正確的是。（分?jǐn)?shù)：2.00）地址線是16位數(shù)據(jù)線是16位 V指令長(zhǎng)度是16位以上說法都不正確解析：解析地址線只與RAM的存儲(chǔ)單元個(gè)數(shù)有關(guān)，而與存儲(chǔ)單元的字長(zhǎng)無關(guān)。DRAM的刷新是以 為單位的。（分?jǐn)?shù)：2.00）存儲(chǔ)單元.行 V.列存儲(chǔ)字解析：解析DRAM的刷新按行進(jìn)行。動(dòng)態(tài)RAM采用下列哪種刷新方式時(shí)，不存在死時(shí)間。

11、（分?jǐn)?shù)：2.00）集中刷新分散刷新 V異步刷新都不對(duì)解析：解析集中刷新必然存在死時(shí)間。采用分散刷新時(shí)，機(jī)器的存取周期中的一段用來讀/寫，另一段 用來刷新，故不存在死時(shí)間，但是存取周期變長(zhǎng)了。異步刷新雖然縮短了死時(shí)間，但死時(shí)間依然存在。下面是有關(guān)DRAM和SRAM存儲(chǔ)器芯片的敘述：DRAM芯片的集成度比SRAM高DRAM芯片的成本比SRAM高DRAM芯片的速度比SRAM快DRAM芯片工作時(shí)需要刷新，SRAM芯片工作時(shí)不需要刷新通常情況下，錯(cuò)誤的是。（分?jǐn)?shù)：2.00）I 和 IIII 和I Vc.m 和VD.I 和IV解析：解析DRAM芯片的集成度高于SRAM, I正確；SRAM芯片的速度高于DR

12、AMIII錯(cuò)誤；可以推出DRAM 芯片的成本低于SRAM,II錯(cuò)誤；SRAM芯片工作時(shí)不需要刷新，DRAM芯片工作時(shí)需要刷新，V正確。下列說法中，正確的是。（分?jǐn)?shù)：2.00）半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶DRAM是易失性RAM,而SRAM中的存儲(chǔ)信息是不易失的半導(dǎo)體RAM是易失性RAM,但只要電源不斷電，所存信息是不丟失的 V半導(dǎo)體RAM是非易失性的RAM解析：解析RAM屬于易失性半導(dǎo)體，故A、B、D錯(cuò)誤，SRAM和DRAM的區(qū)別在于是否需要?jiǎng)討B(tài)刷新。關(guān)于SRAM和DRAM，下列敘述中正確的是。（分?jǐn)?shù)：2.00）通常SRAM依靠電容暫存電荷來存儲(chǔ)信息，電容上有電荷為1，無電荷為

13、0DRAM依靠雙穩(wěn)態(tài)電路的兩個(gè)穩(wěn)定狀態(tài)來分別存儲(chǔ)0和1SRAM速度較慢，但集成度稍高；DRAM速度稍快，但集成度低SRAM速度較快，但集成度稍低；DRAM速度稍慢，但集成度高 V解析：解析SRAM依靠雙穩(wěn)態(tài)電路的兩個(gè)穩(wěn)定狀態(tài)來分別存儲(chǔ)0和1，A錯(cuò)誤。DRAM依靠電容暫存電荷來 存儲(chǔ)信息，電容上有電荷為1，無電荷為0，B錯(cuò)誤。SRAM速度較快，不需要?jiǎng)討B(tài)刷新，但集成度稍低，功 耗大，單位價(jià)格高；DRAM集成度高，功耗小，單位價(jià)格較低，需定時(shí)刷新，故速度慢，故錯(cuò)誤、D正確。某一 DRAM芯片，采用地址復(fù)用技術(shù)，其容量為1024X8位，除電源和接地端外，該芯片的引腳數(shù)最少 是（讀寫控制線為兩根）。（

14、分?jǐn)?shù)：2.00） TOC o 1-5 h z 1617 V1921解析：解析1024X8位，故可尋址范圍是1024=2 10 B，按字節(jié)尋址。而采用地址復(fù)用技術(shù)，通過行通選 和列通選分行列兩次傳送地址信號(hào)，故而地址線減半為5根，數(shù)據(jù)線仍為8根；加上行通選和列通選以及 讀/寫控制線（片選線用行通選代替）4根，總共是17根。注意SRAM和DRAM的區(qū)別，DRAM是采用地址復(fù)用技術(shù)的，而SRAM不是。某容量為256MB的存儲(chǔ)器由若干4MX8位的DRAM芯片構(gòu)成，該DRAM芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是 （分?jǐn)?shù)：2.00） TOC o 1-5 h z 19 V223036解析：解析4MX8位的芯片數(shù)據(jù)

15、線應(yīng)為8根，地址線應(yīng)為log 2 4M=22根，而DRAM采用地址復(fù)用技術(shù)， 地址線是原來的1/2，且地址信號(hào)分行、列兩次傳送。地址線數(shù)為22/2=11根，所以地址引腳與數(shù)據(jù)引腳 的總數(shù)為11+8=19根，選A。此題需要注意的是DRAM是采用傳兩次地址的策略，所以地址線為正常的一半， 這是很多考生容易忽略的地方。下列有關(guān)RAM和ROM的敘述中，正確的是。RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器RAM和ROM都是采用隨機(jī)存取的方式進(jìn)行信息訪問RAM和ROM都可用做CacheRAM和ROM都需要進(jìn)行刷新（分?jǐn)?shù)：2.00）僅I和II V僅II和田僅I、II和田僅 II、III和IV解析：解析一般

16、Cache采用高速的SRAM制作，比ROM速度快很多，因此III是錯(cuò)誤的。動(dòng)態(tài)RAM需要刷 新，而ROM不需要刷新，故V錯(cuò)誤。 下列關(guān)于閃存（Flash Memory）的敘述中，錯(cuò)誤的是。（分?jǐn)?shù)：2.00）信息可讀可寫，并且讀、寫速度一樣快 V存儲(chǔ)元由MOS管組成，是一種半導(dǎo)體存儲(chǔ)器掉電后信息不丟失，是一種非易失性存儲(chǔ)器采用隨機(jī)訪問方式，可替代計(jì)算機(jī)外部存儲(chǔ)器解析：解析閃存是EEPROM的進(jìn)一步發(fā)展，可讀可寫，用MOS管的浮柵上有無電荷來存儲(chǔ)信息。閃存依 然是ROM的一種，寫入時(shí)必須先擦除原有數(shù)據(jù)，故寫速度比讀速度要慢不少（硬件常識(shí)）。閃存是一種非易 失性存儲(chǔ)器，它采用隨機(jī)訪問方式?，F(xiàn)在常見的

17、SSD固態(tài)硬盤，即由Flash芯片組成。 下列幾種存儲(chǔ)器中，是易失性存儲(chǔ)器。（分?jǐn)?shù)：2.00）Cache VEPROMFlash MemoryCD-ROM解析：解析Cache由SRAM組成，掉電后信息即消失，屬于易失性存儲(chǔ)器。U盤屬于 類型的存儲(chǔ)器。（分?jǐn)?shù)：2.00）高速緩存主存只讀存儲(chǔ)器 V隨機(jī)存取存儲(chǔ)器解析：解析U盤采用Flash Memory技術(shù)，它是在EEPROM的基礎(chǔ)上發(fā)展起來的，屬于ROM的一種。由于 擦寫速度和性價(jià)比均很可觀，故而其常?？捎米鲚o存。隨機(jī)存取與隨機(jī)存取存儲(chǔ)器（Random Access Memory，RAM）是不同的，只讀存儲(chǔ)器（ROM）也是隨機(jī)存取的。 因此，支持

18、隨機(jī)存取的存儲(chǔ)器并不一定是隨機(jī)存取存儲(chǔ)器。某計(jì)算機(jī)系統(tǒng)，其操作系統(tǒng)保存于硬盤上，其內(nèi)存儲(chǔ)器應(yīng)該采用。（分?jǐn)?shù)：2.00）RAMROMRAM 和 ROM V均不完善解析：解析因計(jì)算機(jī)的操作系統(tǒng)保存于硬盤上，所以需要BIOS的引導(dǎo)程序?qū)⒉僮飨到y(tǒng)引導(dǎo)到主存（RAM） 中，而引導(dǎo)程序則固化于ROM中。下列說法正確的是。（分?jǐn)?shù)：2.00）EPROM是可改寫的，故而可以作為隨機(jī)存儲(chǔ)器EPROM是可改寫的，但不能作為隨機(jī)存儲(chǔ)器 VEPROM是不可改寫的，故而不能作為隨機(jī)存儲(chǔ)器EPROM只能改寫一次，故而不能作為隨機(jī)存儲(chǔ)器解析：解析EPROM可多次改寫，但改寫較為繁瑣，寫入時(shí)間過長(zhǎng)，且改寫的次數(shù)有限，且速度較慢

19、，因 此不能作為需要頻繁讀寫的RAM使用。下列哪些是動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的特點(diǎn)。I .在工作中存儲(chǔ)器內(nèi)容會(huì)產(chǎn)生變化II.每隔一定時(shí)間，需要根據(jù)原存內(nèi)容重新寫入一遍一次完整的刷新過程需要占用兩個(gè)存儲(chǔ)周期一次完整的刷新過程只需要占用一個(gè)存儲(chǔ)周期(分?jǐn)?shù)：2.00)I、IIIII、IIIII、IV V只有I解析：解析動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器是利用電容存儲(chǔ)電荷的特性記錄信息，由于電容會(huì)放電，必須在電荷流失 前對(duì)電容充電，即刷新。方法是每隔一定時(shí)間，根據(jù)原存內(nèi)容重新寫入一遍，故I錯(cuò)誤。這里的讀并不是 把信息讀入CPU，存也不是從CPU向主存存入信息，它只是把信息讀出，通過一個(gè)刷新放大器后又重新存 回到存儲(chǔ)單元里去，而

20、刷新放大器是集成在RAM上的。因此，這里只進(jìn)行了一次訪存，也就是占用一個(gè)存 取周期，II、IV正確，I錯(cuò)誤。下列存儲(chǔ)器中，在工作期間需要周期性刷新的是。(分?jǐn)?shù)：2.00)SRAMSDRAM VROMFLASH解析：解析DRAM使用電容存儲(chǔ)，所以必須隔一段時(shí)間刷新一次，如果存儲(chǔ)單元沒有被刷新，存儲(chǔ)的信 息就會(huì)丟失。SDRAM表示同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。二、綜合應(yīng)用題(總題數(shù)：4,分?jǐn)?shù)：34.00)某個(gè)兩級(jí)存儲(chǔ)器系統(tǒng)的平均訪問時(shí)間為12ns，該存儲(chǔ)器系統(tǒng)中頂層存儲(chǔ)器的命中率為90%，訪問時(shí)間是 5ns，問：該存儲(chǔ)器系統(tǒng)中底層存儲(chǔ)器的訪問時(shí)間是多少(假設(shè)采用同時(shí)訪問兩層存儲(chǔ)器的方式)？(分?jǐn)?shù)：4.00)

21、 正確答案：()解析：設(shè)底層存儲(chǔ)器訪問時(shí)間為T，則有12ns=(0.90X5ns) + (0.10XT)求得 T=75ns。CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，巳知Cache存取 周期為50ns，主存存取周期為250ns。設(shè)主存與Cache同時(shí)訪問，試問：(分?jǐn)?shù)：10.00) (1).Cache/主存系統(tǒng)的效率。(分?jǐn)?shù)：5.00) 正確答案：()解析：命中率 H=N /(N +N )=1900/(1900+100)=0.95主存訪問時(shí)間與Cache訪問時(shí)間的倍率：r=T /T =250ns/50ns=5Cache主存系統(tǒng)的效率：e=訪問Cache的時(shí)間/平均訪存時(shí)間訪問效率：e=1/H+(1-H)r=1/0.95+(1-0.95)*5=83.3%(2).平均訪問時(shí)間。(分?jǐn)?shù)：5.00) 正確答案：()解析：平均訪問時(shí)間：T a =T c /e=50ns/0.833=60ns在顯示適配器中，用于存放顯示信息的存儲(chǔ)器稱為刷新存儲(chǔ)器，它的重要性能指標(biāo)是帶寬。具體工作中， 顯示適配器的多個(gè)功能部分要爭(zhēng)用刷新存儲(chǔ)器的帶寬。設(shè)總帶寬50%用于刷新屏幕，保留50%帶寬用于