白中英計算機組成原理第5章-中央處理機匯編

1、第5章 中央處理機目錄5.1 CPU的功能和組成掌握5.2 指令周期掌握5.3 時序產(chǎn)生器和控制方式了解5.4 微程序控制器掌握5.5 硬連線控制器了解5.6 傳統(tǒng)CPU了解5.7 流水CPU掌握5.8 RISC CPU了解5.9 多媒體CPU了解10/10/20222考研大綱要求（一）CPU的功能和基本結(jié)構（二）指令執(zhí)行過程（三）數(shù)據(jù)通路的功能和基本結(jié)構（四）控制器的功能和工作原理硬布線控制器微程序控制器微程序、微指令和微命令微指令的編碼方式；微地址的形成方式（五） 指令流水線指令流水線的基本概念超標量和動態(tài)流水線的基本概念10/10/202235.1 CPU的組成和功能5.1.1 CPU的

2、功能5.1.2 CPU的基本組成5.1.3CPU中的主要寄存器5.1.4 操作控制器與時序產(chǎn)生器10/10/202245.1.1 CPU的功能CPU（中央處理器）控制程序按設定方式執(zhí)行；CPU的主要功能：指令控制控制程序的執(zhí)行順序；操作控制產(chǎn)生和發(fā)送各操作信號；時間控制控制指令、或操作的實施時間；數(shù)據(jù)加工對數(shù)據(jù)進行算術邏輯運算；順序?qū)ぶ贰⑻S尋址對指令操作碼譯碼后產(chǎn)生控制信號維持各類操作的時序關系由ALU完成具體的運算10/10/202255.1.2 CPU的基本組成現(xiàn)代的CPU的組成運算器、控制器控制器的主要功能從內(nèi)存中取出一條指令，并指出下條指令的存放位置；對指令進行譯碼，產(chǎn)生相應的操作控

3、制信號；控制CPU、內(nèi)存和輸入/輸出設備之間數(shù)據(jù)流動；運算器的主要功能： 執(zhí)行所有的算術運算；執(zhí)行所有的邏輯運算，并進行邏輯測試。馮諾依曼機的定義、片內(nèi)Cache；PC、IRALU、通用寄存器組、標志寄存器CU、時序電路、操作控制器10/10/20226CPU模型圖動畫演示：5-1.swf運算器Cache控制器10/10/202275.1.3CPU中的主要寄存器（1/3） 數(shù)據(jù)緩沖寄存器（DR）暫時存放CPU與外界傳送的數(shù)據(jù)，可以是指令字或數(shù)據(jù)字。作用 ： 作為CPU和內(nèi)存、外部設備之間信息傳送的中轉(zhuǎn)站；補償CPU和內(nèi)存、外圍設備之間在操作速度上的差別；通用寄存器功能：暫時存放ALU運算的數(shù)據(jù)

4、或結(jié)果。CPU中的通用寄存器可多達16個，32個，甚至更多。10/10/202285.1.3CPU中的主要寄存器（2/3） 狀態(tài)條件寄存器（PSW）保存各種狀態(tài)和條件控制信號；進位標志(C)，溢出標志(V)，零標 志(Z)，符號標志(N)每個信號由一個觸發(fā)器保存，從而拼成一個寄存器。地址寄存器（AR） 保存當前CPU所訪問數(shù)據(jù)的內(nèi)存單元地址；主要用于解決主存/外設和CPU之間的速度差異，使地址信息可以保持到主存/外設的讀寫操作完成為止 。10/10/202295.1.3CPU中的主要寄存器（3/3） 程序計數(shù)器（PC）始終存放下一條指令的地址，對應于指令Cache的訪問；其內(nèi)容變化分兩種情況順

5、序執(zhí)行： PC+1PC轉(zhuǎn)移執(zhí)行： (指令OPR)PC指令寄存器（IR）保存當前正在執(zhí)行的一條指令。指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。寄存功能計數(shù)功能10/10/2022105.1.4 操作控制器與時序產(chǎn)生器 數(shù)據(jù)通路寄存器之間傳送信息的通路。操作控制器根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號；建立正確地數(shù)據(jù)通路，從而完成指令的執(zhí)行。根據(jù)設計方法不同，操作控制器可分為硬布線控制器：采用時序邏輯技術實現(xiàn)；微程序控制器：采用存儲邏輯實現(xiàn)；前兩種方式的結(jié)合；時序產(chǎn)生器對各種操作實施時間的控制。10/10/202211數(shù)據(jù)通路的建立增量寫入讀出寫入讀出寫入讀出鎖存鎖存寫入讀出寫入讀

6、出運算類型讀出寫入10/10/2022125.2 指令周期5.2.1 指令周期的基本概念5.2.2 MOV R0 , R1指令的指令周期5.2.3 LAD R1 , 6指令的指令周期5.2.4ADD R1 , R2指令的指令周期 5.2.5STO R2 , (R3)指令的指令周期 5.2.6 JMP 101指令的指令周期5.2.7 用方框圖語言表示指令周期10/10/2022135.2.1 指令周期的基本概念 CPU執(zhí)行程序是一個“取指令執(zhí)行指令”的循環(huán)過程。指令周期CPU從內(nèi)存中取出一條指令，并執(zhí)行的時間總和；CPU周期又稱機器周期，一般為從內(nèi)存讀取一條指令字的最短時間；一個CPU周期可以完

7、成CPU的一個基本操作。 時鐘周期也叫節(jié)拍脈沖或T周期，是計算機處理操作的基本時間單位。動畫演示：5-2.swf10/10/202214關于指令周期一個完整的指令周期由若干機器周期：取指周期間址周期執(zhí)行周期中斷周期所有指令的第一個機器周期必為取指周期；一個基本的CPU周期包含4個時鐘周期，對于某些CPU周期可以包含更多的時鐘周期。不同指令的指令周期所包含的時鐘周期個數(shù)不一定相同。求操作數(shù)有效地址本教材上，間址周期和執(zhí)行周期統(tǒng)稱為執(zhí)行周期！10/10/202215一個簡單的程序地址指令說明100程序執(zhí)行前設置(R0)=00,(R1)=10;(R2)=20,(R3)=30101MOV R0 , R

8、1傳送指令MOV執(zhí)行(R1)R0102LAD R1 , 6取數(shù)指令LAD從6號單元中取數(shù)100R1103ADD R1 , R2加法指令ADD執(zhí)行(R1)+(R2)R2,結(jié)果為(R2)=120104STO R2 , (R3)存數(shù)指令STO用(R3)間接尋址,(R2)=120寫入30號單元105JMP 101轉(zhuǎn)移指令JMP改變程序執(zhí)行順序,轉(zhuǎn)到101號單元106AND R1 , R3邏輯與指令AND執(zhí)行(R1) (R3) R3地址數(shù)據(jù)570610076610773040（120）10/10/2022165.2.2 MOV R0 , R1指令的指令周期MOV是一條RR型指令，它需要兩個CPU 周期：

9、取指周期從存儲器中取出指令；程序計數(shù)器PC加1；譯碼或測試指令操作碼，發(fā)出控制信號；執(zhí)行周期在控制信號的作用下，將R1中的數(shù)據(jù)經(jīng)過ALU送入R0；10/10/202217MOV R0 , R1指令的執(zhí)行過程演示101MOV R0 , R1102MOV1010/10/202218MOV R0 , R1指令周期中的控制信號取指周期 PCABUS指令Cache ，譯碼并啟動；指令Cache IR；PC PC+1，為取下條指令做好準備；IR中的操作碼被譯碼或測試，CPU識別出是指令MOV。執(zhí)行指令階段R1ALU，R1中數(shù)據(jù)通過ALU傳送；ALU DBUS DRR0；PC讀指令Cache啟動指令Cach

10、e讀IR寫PC增量R1讀ALU傳送控制ALU輸出DR鎖存R0寫10/10/2022195.2.3 LAD R1 , 6指令的指令周期LAD指令是RS型指令，需要訪存獲取操作數(shù)，共包含三個CPU周期：取指周期間址周期從IR的地址碼字段獲取操作數(shù)地址；（或者通過計算獲得EA）執(zhí)行周期訪存獲取操作數(shù)送入通用寄存器R1；10/10/202220LAD R1 , 6指令的執(zhí)行過程演示102LAD R1,6103LAD610010/10/202221LAD R1 , 6指令周期中的控制信號LAD取指周期CPU動作與取MOV指令的取值周期中一樣。LAD指令的執(zhí)行周期IR DBUS AR；該過程為尋址周期；

11、ARABUS數(shù)據(jù)Cache ，譯碼并啟動；數(shù)據(jù)Cache DBUS DRR1；IR讀AR鎖存數(shù)據(jù)Cache啟動數(shù)據(jù)Cache讀DR鎖存R1寫10/10/2022225.2.4ADD R1 , R2指令的指令周期 ADD指令的指令周期由兩個CPU周期組成 。取指周期（略）執(zhí)行周期從寄存器R1、R2中取出數(shù)據(jù)，作為源操作數(shù)；將兩數(shù)據(jù)送往ALU，并使ALU進行加運算；結(jié)果保存到R1中。10/10/202223ADD R1 , R2指令的執(zhí)行過程演示103ADD R1,R2104ADD1002012010/10/202224ADD R1 , R2指令周期中的控制信號取指周期（略）CPU動作與取MOV指

12、令的取值周期中一樣。執(zhí)行周期R1、R2ALU；ALU做加運算，將兩數(shù)相加；ALUDBUSDRR1，保存結(jié)果；R1讀R2讀ALU加ALU輸出DR鎖存R1寫10/10/2022255.2.5STO R2 , (R3)指令的指令周期 STO指令是RS型指令，需要3個CPU周期。取指周期（略）間址周期根據(jù)R3中的地址尋址所要訪問的存儲單元；執(zhí)行周期將寄存器R2中的數(shù)據(jù)送入指定的存儲單元；10/10/202226STO R2 , (R3)指令的執(zhí)行過程演示104STO R2,(R3)105STO 30 120 10/10/202227STO R2 , (R3)指令周期中的控制信號取指周期（略）執(zhí)行周期R

13、3DBUSAR，發(fā)出地址啟動數(shù)據(jù)Cache；該過程為間址周期；R2DBUS數(shù)據(jù)Cache；R3讀AR鎖存R2讀數(shù)據(jù)Cache寫10/10/2022285.2.6 JMP 101指令的指令周期JMP指令是一條無條件轉(zhuǎn)移指令，用來改變程序的執(zhí)行順序；JMP指令的執(zhí)行需要兩個CPU周期：取指周期（略）執(zhí)行周期使用JMP指令中的直接地址為PC賦值；10/10/202229JMP 101指令的執(zhí)行過程演示105JMP 101106JMP10110/10/202230JMP 101指令周期中的控制信號取指周期（略）執(zhí)行周期IRDBUSPC；IR讀PC寫動畫演示10/10/2022315.2.7用方框圖語言

14、表示指令周期方框代表一個CPU周期；方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作。 菱形通常用來表示某種判別或測試；時間上依附于之前一個方框的CPU周期，而不單獨占用一個CPU周期；（公操作符號）表示一條指令已經(jīng)執(zhí)行完畢，轉(zhuǎn)入公操作。所謂公操作就是一條指令執(zhí)行完畢后，CPU所開始的一些操作，比如對外圍設備請求的處理等。動畫演示 5.14.swf10/10/202232P139 圖5.14方框圖語言表示的指令周期 MOV R0 , R1 LAD R1 , 6 ADD R1 , R2 STO R2 , (R3) JMP 101 10/10/202233課本P139 【例1】圖5.15所示為雙總線結(jié)

15、構機器的數(shù)據(jù)通路，各構成部件如圖，線上標注有小圈表示有控制信號，未標字符的線為直通線。 “ADD R2，R0”指令完成(R0)+(R2)R0的功能操作，畫出其指令周期流程圖，并列出相應的微操作控制信號序列。 “SUB R1，R3”指令完成(R3)-(R1)R3的操作，畫出其指令期流程圖，并列出相應的微操作控制信號序列。10/10/202234指令周期應包括取指周期和執(zhí)行周期；執(zhí)行周期中應首先將R0、R2兩寄存器的內(nèi)容送入ALU的操作數(shù)緩沖器中，再執(zhí)行加法運算；(1) “ADD R2，R0” (R0)+(R2)R0(PC)AR(M)DR(DR)IR譯碼(R2)Y(R0)X(R0)+(R2)R0取

16、指周期執(zhí)行周期PC0GARiR/W=1DR0GIRiR20GYiR00GXi+GR0iALU010/10/202235指令ADD R2，R0的執(zhí)行過程指令地址指令R2R0和10/10/202236指令周期應包括取指周期和執(zhí)行周期；取指周期與ADD指令完全相同；執(zhí)行周期與ADD指令不同之處在于ALU的控制信號為“”(2) “SUB R1，R3” (R3) (R1)R3(PC)AR(M)DR(DR)IR譯碼(R3)Y(R1)X(R3)-(R1)R3取指周期執(zhí)行周期PC0GARiR/W=1DR0GIRiR30GYiR10GXiGR3i10/10/202237參考上例試寫出下列指令的微操作序列指令ST

17、O R1，(R2)功能：R1(R2)，將R1的數(shù)據(jù)送入R2指向的單元中；指令LAD (R3)，R0功能：將R3指向單元中的數(shù)據(jù)送入R0中；指令ADD R0，(R1)功能：將R1指向單元中的數(shù)據(jù)和R0的內(nèi)容相加，并將結(jié)果存入R0寄存器中。指令ADD (R1)，R0功能：(R0)+(R1)(R1)，將R0中的數(shù)據(jù)與R1指向單元中的數(shù)據(jù)相加，并將結(jié)果送入R1指向的單元中；10/10/202238計算機的性能指標主頻/時鐘周期主時鐘的頻率(f)叫CPU的主頻;主頻的倒數(shù)稱為CPU時鐘周期（T），T=1/f。CPI執(zhí)行一條指令所需的平均時鐘周期數(shù)。MIPS每秒百萬指令數(shù)，即單位時間內(nèi)執(zhí)行的指令數(shù)。10/

18、10/2022395.3 時序產(chǎn)生器和控制方式 5.3.1 時序信號的作用和體制5.3.2 時序信號產(chǎn)生器5.3.3 控制方式10/10/2022405.3.1 時序信號的作用和體制時序信號的作用使計算機準確、迅速、有條不紊地工作；CPU通過時序控制來識別指令和數(shù)據(jù)：指令周期的第一個CPU周期取指周期;從存儲單元中取出的一定是指令，需要送往IR指令寄存器；指令周期的其他CPU周期執(zhí)行周期;從存儲單元中取出的一定是數(shù)據(jù)，需要送往運算器。時序信號的體制：電位脈沖制脈沖到達之前，電平信號必須要穩(wěn)定；CPU的時間表10/10/202241控制器的時序信號硬布線控制器的時序信號常采用主狀態(tài)周期節(jié)拍電位節(jié)

19、拍脈沖三級體制。微程序控制器的時序信號一般采用節(jié)拍電位節(jié)拍脈沖二級體制。節(jié)拍脈沖節(jié)拍電位1主狀態(tài)周期節(jié)拍電位2節(jié)拍電位可表示一個CPU周期主狀態(tài)周期可包含若干個節(jié)拍電位，是最大的時間單位時鐘周期10/10/2022425.3.2 時序信號產(chǎn)生器時序信號產(chǎn)生器：用邏輯電路實現(xiàn)時序的控制；微程序控制器中時序信號產(chǎn)生器的組成： P142圖5.17時鐘源提供穩(wěn)定的基本方波時鐘信號；環(huán)形脈沖發(fā)生器產(chǎn)生一組有序的間隔相等或不等的脈沖序列；節(jié)拍脈沖和讀寫時序譯碼邏輯 環(huán)形脈沖與節(jié)拍脈沖共同作用產(chǎn)生各控制信號的時序；啟?？刂七壿?10/10/2022435.3.3控制方式 控制器的控制方式控制不同操作序列的時

20、序信號的方法。 同步控制方式在任何情況下，已定的指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都固定不變。 異步控制方式每條指令、每個操作控制信號需要多少時間就占用多少時間。 聯(lián)合控制方式大部分操作序列為固定的機器周期，對某些時間難以確定的操作則以執(zhí)行部件的“回答”信號作為本次操作的結(jié)束。機器周期的節(jié)拍脈沖數(shù)固定，但是各條指令周期的機器周期數(shù)不固定。10/10/2022445.4 微程序控制器 5.4.1 微程序控制原理5.4.2 微程序設計技術10/10/2022455.4.1 微程序控制原理微程序設計技術是利用軟件方法來設計硬件的一門技術。具有規(guī)整性、靈活性、可維護性等一系列優(yōu)點；逐漸取代了早期

21、的組合邏輯控制器，已被廣泛地應用?；舅枷敕抡胀ǔ５慕忸}程序的方法，把操作控制信號編成所謂的“微指令”，存放到一個只讀存儲器里；當機器運行時，一條一條地讀出這些微指令，從而產(chǎn)生全機所需要的各種操作控制信號，使部件執(zhí)行規(guī)定的操作。10/10/2022461、微命令和微操作控制部件與執(zhí)行部件之間的聯(lián)系控制部件向執(zhí)行部件發(fā)出控制信號；執(zhí)行部件向控制部件返回狀態(tài)信息； 微命令控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令；微操作執(zhí)行部件接受微命令后所執(zhí)行的操作；狀態(tài)測試執(zhí)行部件通過反饋線向控制部件反映當前操作狀態(tài)，以使控制部件決定下一步的微命令；控制線執(zhí)行部件的最基本的操作10/10/202247微操

22、作的分類相容性微操作在同時或同一個CPU周期內(nèi)可以并行執(zhí)行的微操作；相斥性微操作不能在同時或不能在同一個CPU周期內(nèi)并行執(zhí)行的微操作。10/10/202248簡單運算器數(shù)據(jù)通路相斥性微操作相斥性微操作相斥性微操作相容性微操作10/10/2022492、微指令和微程序微指令一個CPU周期中，實現(xiàn)一定操作功能的一組微命令的組合。微指令一般包含操作控制和順序控制兩大部分操作控制：用于發(fā)出管理和指揮全機工作的控制信號；順序控制：用于決定產(chǎn)生下一條微指令的地址；所有的微指令都存放于控制存儲器中，使用地址訪問；微程序能實現(xiàn)一條機器指令功能的多條微指令序列；每條機器指令都對應著一段微程序；微地址10/10/

23、2022503、微程序控制器原理框圖微程序控制器主要構成部件： P147圖5.23控制存儲器（CM）存放實現(xiàn)全部指令系統(tǒng)的微指令；由只讀存儲器構成，要求速度快，讀出周期短。微指令寄存器 存放由控制存儲器讀出的一條微指令信息；微地址寄存器：決定將要訪問的下一條微指令的地址；微命令寄存器：保存一條微指令的操作控制字段和判別測試字段的信息。地址轉(zhuǎn)移邏輯用于跳躍尋址微指令時，承擔自動完成修改微地址的任務。10/10/202251P147圖5.23 微程序控制器原理框圖10/10/2022525、CPU周期與微指令周期的關系微指令周期讀出微指令的時間加上執(zhí)行該條微指令的時間；串行方式的微程序控制器中的概

24、念；一般來講，一個微指令周期時間設計得恰好和CPU周期時間相等。 10/10/2022535.4.2 微程序設計技術 -了解微命令編碼微地址的形成方法微指令格式動態(tài)微程序設計10/10/2022545.5硬連線控制器 硬布線控制器是一種由門電路和觸發(fā)器構成的復雜樹形網(wǎng)絡。硬布線控制器是早期設計計算機的一種方法；隨著新一代機器及VLSI技術的發(fā)展，硬布線邏輯設計思想又得到了重視。與微程序控制相比，硬布線控制的速度較快；微程序控制中每條微指令都要從控制存儲器中讀取一次，影響了速度，而硬布線控制主要取決于電路延遲；近年來在某些超高速新型計算機結(jié)構中，又選用了硬布線控制，或與微程序控制器混合使用。 1

25、0/10/2022555.7 流水CPU 5.7.1 并行處理技術 5.7.2 流水CPU的結(jié)構 5.7.3 流水線中的主要問題 10/10/2022565.7.1 并行處理技術標準的馮諾依曼體系結(jié)構，采用的是串行處理，即一個時刻只能進行一個操作。并行性的兩種含義： 同時性：兩個以上事件在同一時刻發(fā)生；如多機系統(tǒng)中，同一時刻多個進程在運行。 并發(fā)行：兩個以上事件在同一間隔內(nèi)發(fā)生。如并發(fā)程序，某一時刻CPU中只有一個進程在運行，而在一個時間段內(nèi)，多個進程同時運行。 并行性的三種形式： 時間并行：即使用流水處理部件，時間重疊。 空間并行：設置重復資源，同時工作。 時間并行空間并行：時間重疊和資源重

26、復的綜合應用。10/10/202257微指令的執(zhí)行方式串行執(zhí)行方式并行執(zhí)行方式取第i條微指令 執(zhí)行第i條微指令 取第i+1條微指令 執(zhí)行第i+1條微指令微周期微周期取第i條微指令 執(zhí)行第i條微指令取第i+1條微指令 執(zhí)行第i+1條微指令 取第i+2條微指令 執(zhí)行第i+2條微指令10/10/2022585.7.2 流水CPU的結(jié)構1、流水計算機的系統(tǒng)組成流水CPU的組成指令部件指令部件本身構成一個流水線，由取指令、指令譯碼、計算操作數(shù)地址、取操作數(shù)等過程段組成。指令隊列指令隊列是一個先進先出的寄存器棧，用于存放經(jīng)過譯碼的指令和取來的操作數(shù)。執(zhí)行部件執(zhí)行部件可以具有多個算術邏輯運算部件，這些部件本

27、身又用流水線方式構成。主存采用多體交叉存儲器，以提高訪問速度。P162頁 圖5.32流水線技術是Intel在486芯片中首次使用的10/10/202259流水計算機系統(tǒng)組成原理示意圖10/10/202260執(zhí)行段的速度匹配問題的解決將執(zhí)行部件分為定點執(zhí)行部件和浮點執(zhí)行部件兩個可并行執(zhí)行的部分，分別處理定點運算指令和浮點運算指令； 在浮點執(zhí)行部件中，又有浮點加法部件和浮點乘除部件，它們也可以同時執(zhí)行不同的指令； 浮點運算部件都以流水線方式工作。10/10/2022612、流水CPU的時空圖流水線基本原理順序方式的串行指令執(zhí)行過程：將一條指令的執(zhí)行過程分成4段，并行執(zhí)行過程：取指1譯碼1取操作數(shù)1

28、運算并保存結(jié)果1取指2譯碼2取操作數(shù)2取指譯碼取操作數(shù)運算并保存結(jié)果取指譯碼取操作數(shù)運算并保存結(jié)果取指譯碼取操作數(shù)運算并保存結(jié)果取指譯碼取操作數(shù)運算并保存結(jié)果一般流水線時鐘周期應選取4段中最長的時間10/10/202262流水線性能 1. 吞吐率 單位時間內(nèi) 流水線所完成指令 或 輸出結(jié)果 的 數(shù)量 最大吞吐率 實際吞吐率 連續(xù)處理 n 條指令的吞吐率為設 m 段的流水線各段時間為tTpmax =1tTp =m + (n-1) ntt10/10/2022632. 加速比 Sp m 段的 流水線的速度 與等功能的 非流水線的速度 之比 設流水線各段時間為 t 完成 n 條指令在 m 段流水線上共

29、需 T = m + (n-1) t t 完成 n 條指令在等效的非流水線上共需 T = nmt Sp = m +(n-1) nm =nmm + n -1 t t t 則10/10/202264動畫演示：5.33.swf一般流水線（pipeline）只有一條指令流水線超流水線（superpipeline）多級流水線每個階段內(nèi)部再劃分步驟奔騰Pro的流水線長達14步超標量（superscale）流水線具有兩條以上的指令流水線奔騰以上CPU才具有這種結(jié)構流水計算機的時空圖10/10/2022653、流水線分類指令流水線指令執(zhí)行的并行處理；指令流劃分為取指、譯碼、取操作數(shù)、執(zhí)行、寫回等過程；算術流水線

30、運算操作步驟的并行處理；現(xiàn)代微機中大多采用流水的算術運算器；處理機流水線程序步驟的并行處理將每一階段的處理分散在不同的機器上，應用于多級系統(tǒng)中；10/10/2022665.7.3 流水線中的主要問題 資源相關多條指令進入流水線后在同一機器時鐘周期內(nèi)爭用同一個功能部件所發(fā)生的沖突；解決方法：指令推遲執(zhí)行，或是設置重復資源； 數(shù)據(jù)相關在一個程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，這兩條指令就是數(shù)據(jù)相關；解決方法：指令推遲執(zhí)行，或是定向傳送技術。 控制相關當執(zhí)行轉(zhuǎn)移指令時，根據(jù)轉(zhuǎn)移條件是否發(fā)生來控制指令的執(zhí)行順序；解決方法：延遲轉(zhuǎn)移法、轉(zhuǎn)移預測法。10/10/202267資源相關

31、第1、2條指令的MEM與第4、5條指令的IF，都需要訪存；若數(shù)據(jù)與指令在同一存儲器中，且單端口訪問，則爭用資源；解決方法第4條指令推遲一個時鐘周期；將數(shù)據(jù)與指令存儲器分離；或采用雙端口存儲器；IFIDEXMEMWB第1條IFIDEXMEMWB第2條IFIDEXMEMWB第3條IFIDEXMEMWB第4條IFIDEXMEMWB第5條10/10/202268數(shù)據(jù)相關設某程序段如右以上3條指令的流水執(zhí)行如下在第5個時鐘周期ADD指令才會更新R1內(nèi)容；但第4、5個時鐘周期SUB、AND指令就需要讀取R1的內(nèi)容；解決方法數(shù)據(jù)相關指令推遲若干時鐘周期執(zhí)行；數(shù)據(jù)定向（旁路）技術，直接采用運算器的結(jié)果；改變程

32、序的執(zhí)行順序，將無關指令提前執(zhí)行；ADD R1，R2，R3 ；（R2）（R3）R1SUB R4，R1，R5 ；（R1）（R5） R4AND R6，R1，R7 ； （R1）（R7） R6IFIDEXMEMWBADDIFIDEXMEMWBSUBIFIDEXMEMWBAND不一定總有效10/10/202269旁路技術：不必等待某條指令的執(zhí)行結(jié)果送回到寄存器后，再從寄存器中取出結(jié)果，作為下一條指令的源操作數(shù)，而是直接將執(zhí)行結(jié)果送到其他指令所需要的地方。10/10/20227009年考研題18.某計算機的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間（忽略各功能段之間的緩存時間）分別為90ns、80ns、70ns和60ns，則計算機的CPU時鐘周期至少是（A）A、90ns B、 80ns C 、70