超大規(guī)模集成電路課設(shè)：2-4譯碼器版圖設(shè)計(jì)報(bào)告 - 副本

緒論譯碼器是組合邏輯電路的一個重要的器件，其可以分為：變量譯碼和顯示譯碼兩類。變量譯碼一般是一種較少輸入變?yōu)檩^多輸出的器件，一般分為2n譯碼和8421BCD碼譯碼兩類。顯示譯碼主要解決二進(jìn)制數(shù)顯示成對應(yīng)的十、或十六進(jìn)制數(shù)的轉(zhuǎn)換功能，一般其可分為驅(qū)動LED和驅(qū)動LCD兩類。譯碼是編碼的逆過程，在編碼時，每一種二進(jìn)制代碼，都賦予了特定的含義，即都表示了一個確定的信號或者對象。把代碼狀態(tài)的特定含義“翻譯”出來的過程叫做譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器?；蛘哒f，譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號，以表示其原來含義的電路。

軟件簡介CadenceDesignSystems是一個專門從事電子設(shè)計(jì)自動化（EDA）的軟件公司，由SDASystems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計(jì)技術(shù)(ElectronicDesignTechnologies)、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商。其產(chǎn)品涵蓋了電子設(shè)計(jì)的整個流程，包括系統(tǒng)級設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等。包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真。CadenceAllegro系統(tǒng)互連平臺能夠跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)高性能互連。應(yīng)用平臺的協(xié)同設(shè)計(jì)方法，工程師可以迅速優(yōu)化I/O緩沖器之間和跨集成電路、封裝和PCB的系統(tǒng)互聯(lián)。該方法能避免硬件返工并降低硬件成本和縮短設(shè)計(jì)周期。鏗騰電子科技有限公司或益華電腦科技股份有限公司（CadenceDesignSystems,Inc；NASDAQ：CDNS）是一個專門從事電子設(shè)計(jì)自動化（EDA）的軟件公司，由SDASystems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計(jì)技術(shù)(ElectronicDesignTechnologies)、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo)體、計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備、消費(fèi)電子產(chǎn)品以及其它各類型電子產(chǎn)品的設(shè)計(jì)。產(chǎn)品涵蓋了電子設(shè)計(jì)的整個流程，包括系統(tǒng)級設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等。其總部位于美國加州圣何塞（SanJose），在全球各地設(shè)有銷售辦事處、設(shè)計(jì)及研發(fā)中心。

譯碼器電路設(shè)計(jì)及仿真譯碼器電路設(shè)計(jì)變量譯碼器是一個將n個輸入變?yōu)?^n個輸出的多輸出端的組合邏輯電路。其模型可用下圖來表示，其中輸入變化的所有組合中，每個輸出為0的情況僅一次，故譯碼器又可以稱為最小項(xiàng)發(fā)生器電路。LCD譯碼驅(qū)動器電路與LED的譯碼驅(qū)動電路不同，其輸出不是高電平或低電平，而是脈沖電壓，當(dāng)輸出有效時，其輸出為交變的脈沖電壓，否則為高電平或低電平。譯碼器主要由與非門電路構(gòu)成的2輸入譯碼器，其輸出共有22個（即4），從圖上可以每個其輸出對應(yīng)于一個最小項(xiàng)。在這電路中當(dāng)輸入BA的取值為10，即對應(yīng)于十進(jìn)制數(shù)的2時，其F2輸出為高電平，其余的輸出為0。

譯碼器仿真和分析表2.1所示為2-4譯碼器的真值表，輸入時2位二進(jìn)制代碼A和B，輸出是其狀態(tài)譯碼。表2.1三位二進(jìn)制譯碼器真值表輸入輸出BAY3Y2Y1Y0001110011101101011110111如下圖為仿真波形：

譯碼器版圖設(shè)計(jì)與非門版圖設(shè)計(jì)2-4譯碼器的一個主要組成部分是與非門，有兩個輸入和一個輸出。只有所有輸入都是高電平時，輸出才是低電平，下圖是與非門的版圖設(shè)計(jì)。反相器版圖設(shè)計(jì)當(dāng)輸入電壓為高時，PMOS因其柵壓柵壓等于0而截止，而NMOS導(dǎo)通，此時輸出電壓為低電平而接近0相反，當(dāng)輸入電壓為低時，NMOS和PMOS管分別關(guān)斷和導(dǎo)通。產(chǎn)生高電平輸出電壓。因此，不論那種邏輯狀態(tài)，串聯(lián)在高電平和地之間的這兩個晶體管中總有一個處于導(dǎo)通狀態(tài)另一個處于截止?fàn)顟B(tài)。

整體版圖設(shè)計(jì)由上述的電路原理圖可以看出，一個2-4譯碼器由兩個非門和四個與非門組成，因此在繪制版圖的時候可以把設(shè)計(jì)的非門及與非門版圖連接一起即可，整體版圖設(shè)計(jì)如下圖所示：

總結(jié)這次設(shè)計(jì)經(jīng)過設(shè)計(jì)和DRC，達(dá)到了設(shè)計(jì)的任務(wù)書要求。我主要負(fù)責(zé)全部東西。這次專業(yè)課程，學(xué)到很多很多的東西。通過這次設(shè)計(jì)，進(jìn)一步加深了對軟件工具的了解，讓我對它有了更加濃厚的興趣。特別是當(dāng)每一步成功時，都會很高興。在編輯原理圖過程中遇到了不少問題，后來，經(jīng)過屢次的修改之后，查看資料和軟件的幫助文檔，仔細(xì)領(lǐng)會設(shè)計(jì)的意圖，最終解決了問題，保證了設(shè)計(jì)的按時保質(zhì)的順利完成。通過這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實(shí)踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己