數(shù)字電子技術(shù)基礎(chǔ) 第二章_第1頁
數(shù)字電子技術(shù)基礎(chǔ) 第二章_第2頁
數(shù)字電子技術(shù)基礎(chǔ) 第二章_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

數(shù)字電子技術(shù)基礎(chǔ)第二章1)在TTL集成與非門中，多發(fā)射極晶體管T的主要作用是。1A倒相B邏輯乘C提高帶負載能力D提高抗干擾能力在TTL集成與非門中，多發(fā)射極晶體管T的主要作用是。1A倒相B邏輯乘C提高帶負載能力D提高抗干擾能力1”。A全部輸入是“0”B任意輸入是“1”C僅一輸入是“1”D全部輸入是“1”1)對于TTL與非門，只要有一個輸入為低電平，則輸出就為1處理不能接0）CM0S邏輯門是單極型門電路,而TTL）一般TTL集成門電路的平均傳輸延遲時間比CMOSCMOS正邏輯的與門是負邏輯的或門；正邏輯的或門是負邏輯的與門，如下圖(a)和(b)））(a)(b)如圖所示電路的輸出。()F=A+B將CMOS或非門作如圖所示連接,其輸出為下列答案中的C）AF=1BF=0CF=AD用OD門(或OC〉實現(xiàn)函數(shù)Z=+,應(yīng)采用如圖所示的C）輸出端可直接連在一起實現(xiàn)“線與”邏輯功能的門電路是下列選項中的C）A與非門B或非門OC門D三態(tài)門C同或邏輯函數(shù)Z對應(yīng)的邏輯圖是下列選項中的D。１答案A答案B答案C答案D欲將2輸入端的與非門、異或門、或非門作非門使用，其多余輸入端的接法可依次是下列選項中的A）A接高電平，接高電平，接低電平BD接高電平，接低電平，接低電平接低電平，接低電平，接低電平C接高電平，接高電平，接高電平（正邏輯的或非門是負邏輯的與非門；正邏輯的與非門是負邏輯的或非門，如下圖（a）和(b)所示。）(a)(b)對于或非門，只要有一個輸入為高電平，則輸出就為0理不能接1）若將使用正邏輯門等值轉(zhuǎn)換成負邏輯門來表示，則它們輸出與輸入之間的邏輯關(guān)系的表達式為下列選項中的C）A在TTL三態(tài)門、OC門、與非門、異或門和或非門電路中，能實現(xiàn)“線與”邏輯功能的門為異或門，能實現(xiàn)總線連接方式的門為OC互為反函數(shù)B互為對偶式C相等D答案都不正確）如圖所示電路的輸出。()F=A+B對TTL與非門多余輸入端的處理，不能將它們用下列選項中的AA與有用輸入端連在一起懸空接正電源D接地在TTL集成與非門中，多發(fā)射極晶體管T的主要作用是下列選項中的B）BC）1A倒相B邏輯乘與TTL電路相比,CMOS電路具有功耗低,結(jié)構(gòu)相對簡單,在TTL類電路中，輸入端懸空等效于接0如圖所示電路的輸出F=0。(C提高帶負載能力D提高抗干擾能力））)２1)TTL三態(tài)門電路的三種可能輸出狀態(tài)是()、()、()。半導體二極管具有()特性，即外加正向電壓時

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論