微型計算機系統(tǒng)與接口：CH6-2

6.3存儲管理存儲管理概述分段技術(shù)分頁技術(shù)16.3.1存儲管理概述分段技術(shù)提供了將代碼、數(shù)據(jù)、堆棧模塊隔離機制，避免多任務(wù)程序互相干擾;支持保護(hù)方式;實現(xiàn)邏輯地址到線性地址的轉(zhuǎn)換;分頁技術(shù)支持頁面存儲管理（虛擬）和頁面存儲保護(hù);也可用于隔離多任務(wù);實現(xiàn)線性地址到物理地址轉(zhuǎn)換。26.3.1存儲管理概述描述符：8bytes描述符表：64KB共8192項36.3.2分段技術(shù)物理地址空間（P54GB，P664GB）保護(hù)方式使用兩級地址變換，分段實現(xiàn)邏輯到線性地址的變換48位邏輯地址包含16位段選擇子和32位偏移量段寄存器存放段選擇子，指向段描述符表中的描述符段描述符中包含段的基址和段信息段的基址與偏移量相加得到線性地址CPU中具有描述符高速緩存46.3.2分段技術(shù)

1、段REG和段選擇符52、段描述符32bit段基址；20bit段限；4bit描述段類型G粒度：0，以字節(jié)單位解釋段限；1，4KB為單位6

2、段描述符

1）非系統(tǒng)段描述符代碼段，數(shù)據(jù)段E擴展方向（堆棧）；W可寫；A已訪問；C相容，用于保護(hù)72）系統(tǒng)段描述符局部描述符 多任務(wù)系統(tǒng)每個任務(wù)所在段用一個局部描述符描述任務(wù)狀態(tài)段描述符 描述任務(wù)狀態(tài)信息，允許嵌套任務(wù)連接信息等門描述符調(diào)用門：改變?nèi)蝿?wù)、程序特權(quán)級等任務(wù)門：任務(wù)切換中斷門：開關(guān)中斷，服務(wù)程序入口地址陷阱門：服務(wù)程序入口地址82）系統(tǒng)段描述符93、段描述符表104、邏輯地址到線性地址的轉(zhuǎn)換

116.3.3分頁技術(shù)將存儲器劃分為固定大小頁面映射整個物理空間和磁盤空間（虛擬存儲器）訪問存儲器時，利用分段機制得到線性地址，再利用分頁機制得到物理地址分頁機制通過頁目錄項和頁表項轉(zhuǎn)換地址若包含該線性地址的頁面不在物理存儲器中，CPU產(chǎn)生缺頁異常缺頁異常處理令操作系統(tǒng)從磁盤將頁面數(shù)據(jù)加載存儲器，缺頁異常信息保存在頁目錄和頁表中CPU中包含轉(zhuǎn)換后援緩沖器（TLB），存儲最近使用的頁目錄項和頁表項，加速地址轉(zhuǎn)換126.3.3分頁技術(shù)

將存儲器劃分為固定大小頁面映射整個物理空間和磁盤空間（虛擬存儲器）1、分頁控制PG分頁允許標(biāo)志CR0：D31=1允許PSE頁面規(guī)模擴展標(biāo)志 CR4：D4=1，4MB/2MB；D4=0，4KBPAS物理地址擴展標(biāo)志，僅在允許分頁時使用 CR4：D5=1啟用36位物理地址，訪問高于FFFFFFFFh以上地址的頁面132、頁目錄（頁目錄項表）和頁表 1）線性地址到物理地址轉(zhuǎn)換的數(shù)據(jù)結(jié)構(gòu)頁目錄：在4KB頁面中，最多存放1024個32位頁目錄項（PDE）頁表：在4KB頁面中，最多存放1024個32位頁表項（PTE），用于4KB頁面頁面：4KB、2MB/4MB地址空間頁目錄指針表：64位X4項，每項指向一個頁目錄項表142、利用頁目錄項和頁表項轉(zhuǎn)換線性地址（4K頁面）153、利用頁目錄項和頁表項轉(zhuǎn)換線性地址（4M頁面）

163、頁目錄項

和頁表項1）4K頁面D：頁面被寫過173、頁目錄項和頁表項

2）4M頁面18

4、轉(zhuǎn)換后援緩沖器TLB（原理）

高速緩存，4路組相聯(lián)，存放32項頁表項19

4、轉(zhuǎn)換后援緩沖器TLB204、轉(zhuǎn)換后援緩沖器TLB Pentium：CodeTLB（4KB/2MB/4MB）32項 DataTLBx24KB64項 大頁8項 P6：CodeTLBx24KB32項 大頁2項 DataTLBx24KB64項 大頁8項215、線性地址到物理地址的轉(zhuǎn)換（例）22小結(jié)存儲器分為只讀存儲器和隨機存儲器。靜態(tài)隨機存儲器速度快、和微處理器的連接方便，但其功耗大，難于提高集成度。動態(tài)存儲器集成度高、功耗小，但需要定時刷新，并因過多的地址信號采用地址線的分時復(fù)用技術(shù)，接口相對復(fù)雜。一般采用DRAM控制器對它控制。23小結(jié)現(xiàn)代微計算機系統(tǒng)中普遍采用存儲器組織分層的技術(shù)，Pentium以上處理器都集成了片內(nèi)L1Cache或L2Cache，加上主存DRAM形成三個層次的內(nèi)存系統(tǒng)。Pentium處理器的代碼Cache和數(shù)據(jù)Cache采用兩路組相聯(lián)結(jié)構(gòu)，Cache訪問時遵循MESI協(xié)議，采取寫直達(dá)和寫回相結(jié)合的寫策略，以及“寫一次”的控制寫直達(dá)方法，維護(hù)各層存儲器數(shù)據(jù)的一致性。Pentium的Cache是通過猝發(fā)周期進(jìn)行的，只有在內(nèi)部Cache、L2Cache全都不命中的情況才會啟動對主存的訪問。Pentium的猝發(fā)周期包含一個地址狀態(tài)和四個連續(xù)的數(shù)據(jù)狀態(tài)，在5個時鐘周期內(nèi)完成32個字節(jié)的傳送。

24小結(jié)存儲管理支持保護(hù)模式下的存儲空間的分配，地址映射和地址變換、段和頁面的管理，存儲區(qū)域保護(hù)和訪