通信課程-eda習題填空答案

一、填空答案1、完整VHDL語言程序包含實體、構(gòu)造體置、包集合、庫五部分。2、VHDL語言設(shè)計的基本單元是設(shè)計實體；其由3、PROCESS語句有三個敏感信號，他們順序改變一次，則PROCESS語句執(zhí)行3 4、VHDL語言構(gòu)造體的描述方式有行為描RTL描述構(gòu)描述三種、process語句結(jié)構(gòu)、子程序結(jié)構(gòu)三種。6、VHDL語言的客體有信號、變量、常clk'eventandclk=’1’ clk'eventandlast_value=’0’and 8、VHDL描述語句按執(zhí)行順序可分為順序描述語句、并發(fā)描述語句；他們的關(guān)系是順序描述語句只能包含于并發(fā)描述語句中，反之不 9、在LOOP語句有兩種形式，它們是 和while---- 10、循NEXTEXIT兩條語句；在LOOP語句中若想跳出本次循環(huán)應(yīng)使用 語句；若想結(jié)束整個循環(huán)體應(yīng)使用EXIT語句11、常用的端口定義模式有 、 BUFFER、INOUT四種角度上來講選擇器件的依據(jù)是的規(guī)模，可利用的資源及的速度。13、VHDL設(shè)計的最基本模塊是：設(shè)計實體14VHDL允許用三種描述方式來設(shè)計15、用VHDL設(shè)計某系統(tǒng)時，用到一種可枚舉類redyellowblue，orangegeen試寫出這種數(shù)據(jù)類型的定義：Typecoloris(red,yellow,blue,orange,green);16、在HDL的硬件設(shè)計方法中，設(shè)計者將自上至下分成3個層次對系統(tǒng)硬件進行設(shè)計一層次是行為描述RTL方式描述；第三層次是邏輯綜合。17、一VHDL語言程序通常包含實體、構(gòu)造體、配置、包集合和庫5作用分別為實體用于描述所設(shè)計的系統(tǒng)的外部接口信 構(gòu)造體用于描述系統(tǒng)的結(jié)構(gòu)和 包集合存放各設(shè)計模塊都能共享的數(shù)據(jù)類型，常數(shù)和子程序等；配置用于從庫中選取所需要單元來組成系統(tǒng)設(shè)計的不同版本；庫存放已經(jīng)編譯的實體，構(gòu)造體，包集合和 18、在用L語言進行設(shè)計時，一個基本設(shè)計實體說明和構(gòu)造體兩部分構(gòu)成。19、EDA即電子設(shè)計自動化。所謂自動化是指利用計算機完成電子系統(tǒng)設(shè)計。EDA技術(shù)方法中，設(shè)計仿真是進行設(shè)計驗證的主要20LOOP語句中若想跳出本次循環(huán)應(yīng)使用語句；若想結(jié)束循環(huán)狀態(tài)應(yīng)使用exit語句21maxplusII系統(tǒng)中要保存VHDL源文件應(yīng)注意的幾點是源文件不能存放在根下、源文件存放路徑中不能有漢字、源文件后綴為.VHD和源文件名應(yīng)