SOPC技術(shù)概述SOPC技術(shù)與應(yīng)用

第1節(jié)電子系統(tǒng)設(shè)計(jì)的進(jìn)展趨勢(shì)電子系統(tǒng)設(shè)計(jì)的進(jìn)展主要受以下兩個(gè)技術(shù)的推動(dòng)：EDA集成電路設(shè)計(jì)都是從器件的物理幅員設(shè)計(jì)入手EDAIC。ICPCBPCBICPCB性能造成很大的限制。ICIC互聯(lián)構(gòu)成的系統(tǒng) SOC——片上系統(tǒng)SOCSOCIP(Intellectualproperty)核為根底，以硬件描EDASOC廣泛的。SOC第2節(jié)根本概念I(lǐng)C：集成電路。ASIC：專用集成電路。通用集成電路：FPGA、CPLD等。SOC：屬于專用集成電路。SOC：CPU、〔AVDSP甚至延長(zhǎng)到傳感器、微機(jī)電和微光電單元。〔假設(shè)把CPU看成是大腦，則SOC就是包括大腦、心臟、眼睛和手的系統(tǒng)?！砈OC使用可重用的IP來(lái)構(gòu)建系統(tǒng)?？梢钥s短產(chǎn)品的開發(fā)周期，降低開發(fā)的簡(jiǎn)潔度?？芍貜?fù)利用的IPIPIP、輸入輸出接口IP；IP，ARMRISCARMSOCIPIPSOC以嵌入式系統(tǒng)為核心，集軟、硬件于一體，并追求最高的集成度，是電子系統(tǒng)設(shè)計(jì)追求的必定趨勢(shì)和最終目標(biāo)，是現(xiàn)代電子系統(tǒng)設(shè)計(jì)的最正確方案。SOCSOCSOCSoCASICSoCSoCIP片上可編程系統(tǒng)(SoPC—SystemonaProgrammableChip)SoPCSoCI/OLVDSPLDPLDSOC設(shè)計(jì)方式，可裁減、可擴(kuò)大、可升級(jí)，并具備軟硬件可編程的功能。這種基于SoCIP高度復(fù)用的特點(diǎn),而且具有設(shè)計(jì)周期短、風(fēng)險(xiǎn)投資小和設(shè)計(jì)本錢低的優(yōu)勢(shì)。相對(duì)ASIC定制技術(shù)來(lái)說(shuō),FPGA是一種通用器件,通過(guò)設(shè)計(jì)軟件的綜合、分析、裁減，可靈敏地重構(gòu)所需要的嵌入式系統(tǒng)。IP(IntellectualProperty)IPCPU、IPSOC、SOPCASIC軟核IPHDLRTLEDA綜合工具可以很簡(jiǎn)潔地與其他外部規(guī)律電路合成一體，依據(jù)各種不同半導(dǎo)體工IP〔VC-VirtualComponent〕。硬核IP掩模幅員和全套工藝文件，是可以拿來(lái)就用的全套技術(shù)。固核IP式供給應(yīng)用戶。SOPC的設(shè)計(jì)中，嵌入式的微處理器的IPFPGA處理器，可以是ARM或其他的微處理器學(xué)問(wèn)產(chǎn)權(quán)核，然后利用FPGA中的可編程規(guī)律資源和IP核來(lái)實(shí)現(xiàn)其他的外圍器件和接口。這樣使得FPGA的靈敏的硬件設(shè)計(jì)和實(shí)現(xiàn)與處理器的強(qiáng)大運(yùn)算功能很好地結(jié)合?；谇度隝PSOPC系統(tǒng)有以下的缺點(diǎn)：FPGA由于硬核是預(yù)先植入的，設(shè)計(jì)者無(wú)法依據(jù)實(shí)際需要轉(zhuǎn)變處理器的構(gòu)造FPGA的形式形成內(nèi)置嵌入式系統(tǒng)的硬件加速模塊。無(wú)法依據(jù)實(shí)際需要在同一FPGA中使用多個(gè)處理器核。無(wú)法裁剪處理器的硬件資源以降低FPGA本錢。FPGAFPGAIPSOPCSOPC前最具代表性的軟核嵌入式系統(tǒng)處理器：XilinxMicroBlaze第3節(jié)NiosII軟核簡(jiǎn)介NiosIIAltera20236FPGA的開發(fā)環(huán)境更先進(jìn)，有更多的資源可供用戶使用。200DMIPFPGA35性， 目標(biāo)。長(zhǎng)產(chǎn)品生命周期，防止消滅處理器漸漸過(guò)時(shí)。是依據(jù)自己的標(biāo)準(zhǔn)定制處理器;依據(jù)需要選擇適宜的外設(shè)、存儲(chǔ)器和接口。用戶可以輕松集成自己專有的功能，使設(shè)計(jì)具有獨(dú)特的競(jìng)爭(zhēng)優(yōu)勢(shì)。NiosII今后的需求。NiosII〔NiosII/f〕、標(biāo)準(zhǔn)II/e〕，每一型號(hào)都針對(duì)價(jià)格和性能范圍進(jìn)展了優(yōu)化。所有這些內(nèi)核共享32100％兼容。外設(shè)的可定制性NiosIISOPCBuilderNiosIISOPCBuilder，用二、系統(tǒng)性能可配置性用戶所需要的處理器，應(yīng)當(dāng)能夠滿足當(dāng)前和今后的設(shè)計(jì)性能需求。NiosIINiosIICPU、定制指令集、硬件，以到達(dá)的性能目標(biāo)。承受NiosII過(guò)Avalon交換架構(gòu)來(lái)調(diào)整系統(tǒng)性能，該架構(gòu)是Altera種并行數(shù)據(jù)通道，實(shí)現(xiàn)大吞吐量應(yīng)用。用戶可以在FPGA內(nèi)部實(shí)現(xiàn)多個(gè)處理器內(nèi)核，通過(guò)將多個(gè)NiosII/fNiosII的IDEFPGAFPGAJTAGAvalonSOPCBuilder自動(dòng)生成的Avalon交換架構(gòu)針對(duì)系統(tǒng)處理器和外設(shè)的專用互聯(lián)需求進(jìn)展優(yōu)化。傳統(tǒng)總線構(gòu)造中，單個(gè)總線仲裁器把握總線主機(jī)和從機(jī)之間的通信。導(dǎo)致帶寬瓶頸。瓶頸。承受Avalon交換架構(gòu)，每個(gè)總線主機(jī)均有自己的專用互聯(lián)，總線主機(jī)只SOPCBuilderFPGAAvalon現(xiàn)數(shù)據(jù)在外設(shè)與性能最正確數(shù)據(jù)通道之間的無(wú)縫傳輸。Avalon定制指令統(tǒng)處理器無(wú)法到達(dá)的最正確系統(tǒng)性能。25664K27NiosII代碼中使用的軟件宏功能。定制指令FPGACPU64K530SOPCBuilderDMA通道引入系統(tǒng)。硬件加速三、延長(zhǎng)產(chǎn)品生存周期長(zhǎng)使用時(shí)間，避開消滅處理器漸漸過(guò)時(shí)。用戶可以在短時(shí)間內(nèi)，將NiosIINiosIIFPGA器，因此可以便利實(shí)現(xiàn)現(xiàn)場(chǎng)硬件和軟件升級(jí)，產(chǎn)品能夠符合最的標(biāo)準(zhǔn)、具備最特性。當(dāng)今的嵌入式設(shè)計(jì)工程師面臨很麻煩的挑戰(zhàn)：查找一款能夠?qū)崿F(xiàn)特性、也可能消滅重選擇開發(fā)平臺(tái)的狀況。AlteraNios?II處理器所具有的完全可其在每次設(shè)計(jì)中，都能夠?qū)崿F(xiàn)完善的協(xié)作。完整的開發(fā)工具套件加速產(chǎn)品上市的時(shí)間Altera的全部工具，幫助用戶的產(chǎn)品盡快面市?？缮?jí)性進(jìn)展升級(jí)。即使產(chǎn)品已經(jīng)交付給客戶，仍可以定期升級(jí)。低本錢CycloneFPGAASIC量應(yīng)用現(xiàn)在價(jià)格與ASIC相比是相當(dāng)?shù)摹６?，一旦一個(gè)FPGA的設(shè)計(jì)被選定，并且打算進(jìn)行大批量的生產(chǎn)，可以選擇將它移植到Altera的HardCopy〔一種構(gòu)造NiosIIASICNiosIIAvalonASIC第4節(jié)SOPC設(shè)計(jì)流程及支持NiosIIFPGA在承受NIOSII處理器設(shè)計(jì)嵌入式系統(tǒng)時(shí)，一般遵循如下的流程：分析系統(tǒng)需求說(shuō)明，包括功能需求和性能要求等；QuartusIISOPCBuilder〔NIOSII及標(biāo)準(zhǔn)外設(shè)模塊〕；AlteraLPMAlteraLPM模塊連接起來(lái)；安排引腳和編譯工程，編譯生成系統(tǒng)的硬件配置文件.sof和.pof文件；

下載工程，驗(yàn)證，將配置文件下載到開發(fā)板上進(jìn)展驗(yàn)證；軟件開發(fā)，開發(fā)可以使用IDE開發(fā)環(huán)境，也可以使用SDKShell；編譯軟件工程，生成可執(zhí)行文件.elf;調(diào)試程序，將硬件配置文件下載到開發(fā)板，將可執(zhí)行文件下載到RAM，直到軟硬件協(xié)同工作。QuartusII、NiosIISDKshellIIIDE、ModelSimDSPMatlabIISOPCBuilderSOPCBuilderSOPC，QuartusIIVHDLVerilog。NiosIISDKshellNiosIIIDE，IDEshellModelSimHDLRTL仿真。DSPBuilderAlteraMatlabSimulink件NiosIIFPGAHardCopyHardCopyIIHardCopyStratixCycloneCycloneIICyclonemSRAM，CycloneFPGA202312月份推出。Cyclone1.5V、0.1320230〔LE〕，擁有288KRAM。CycloneFPGA，CycloneFPGA本錢敏2910CycloneIIFPGACycloneIIIFPGACycloneAlteraCycloneFPGAASICCycloneFPGA了ASIC昂貴的NRECycloneASICCycloneFPGACycloneFPGA。CycloneIIAlteraCycloneFPGA90nmk，1.2VSRAMCycloneIIASIC通信、計(jì)算機(jī)外設(shè)、工業(yè)和汽車、視頻處理等終端市場(chǎng)解決方案的抱負(fù)選擇。CycloneIIFPGA〔DSP〕系統(tǒng)供給CycloneII〔DSP〕協(xié)處理器使用。CycloneIIDSPAlteraDSPCycloneIIDSP支持包括：1.1M外部存儲(chǔ)器高速接口；DSPIP68416個(gè)規(guī)律單元〔LE〕，供給了嵌入式18×18位乘法器、專用外部存儲(chǔ)器接口電路〔最高速率可達(dá)668Mb/s〕4K位嵌入式存儲(chǔ)器塊、最多為4個(gè)的增加型鎖相環(huán)等等。 CycloneII器件的容量為4608StratixStratixIIAlteraFPGA，2023年推出，承受790407MRAM。Stratix22m1.5V內(nèi)核供電，容量為105700.13DSP1769×9器件還具有多種高性能的I/O接口、層次時(shí)鐘構(gòu)造和多達(dá)12個(gè)鎖相環(huán)。第一代StratixFPGAFPGA，在這些應(yīng)用中需要較寬的工作溫度范圍。IIIStratixIIStratix50%，StratixIIIFPGA。Stratix90nm1.2V、90nm、9SRAM工藝制模塊〔ALM〕；增加了源同步通道的動(dòng)態(tài)相位校準(zhǔn)〔PDA〕電路和對(duì)的外設(shè)存128AES〔LE〕179400器到達(dá)9M位，最大可用管腳數(shù)到達(dá)1173個(gè)，高度優(yōu)化的數(shù)字信號(hào)處理模塊中18×18384HardCopyHardCopyFPGAFPGASOPCASICASIC設(shè)計(jì)中普遍設(shè)計(jì)軟件工具繁多且昂貴、開發(fā)流程簡(jiǎn)潔等。HardCopyIIHcellHcellFPGAASIC技術(shù)那樣的密度、本錢、性能和功耗優(yōu)勢(shì)。HardCopyIIASICFPGAStratix?IIFPGAHardCopyII最進(jìn)展FPGA，StraitixIVHardCopyIVASIC680K(LE)、22.4Mbits1,360個(gè)18x18乘法器。StratixIVFPGA50％。IVASICFPGA的ASIC的優(yōu)勢(shì)。使用無(wú)縫原型