半導(dǎo)體工藝要點(diǎn)

1、什么是集成電路

半導(dǎo)體工藝要點(diǎn)

(完整)半導(dǎo)體工藝要點(diǎn)(精)“集成”在一塊半導(dǎo)體單晶片〔如硅或砷化鎵〕上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能2、集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)-掩模板-芯片制造—芯片功能檢測(cè)—封裝—測(cè)試3、集成電路進(jìn)展的特點(diǎn)特征尺寸越來(lái)越小硅圓片尺寸越來(lái)越大芯片集成度越來(lái)越大時(shí)鐘速度越來(lái)越高電源電壓/單位功耗越來(lái)越低布線層數(shù)/I/04、摩爾定律4〔多晶硅柵長(zhǎng))縮小2倍，這就是摩爾定5、集成電路分類6、半導(dǎo)體公司中芯國(guó)際集成電路制造〔SMIC〕上海華虹〔集團(tuán)〕上海先進(jìn)半導(dǎo)體制造臺(tái)積電〔上海〕上海宏力半導(dǎo)體制造 TI美國(guó)德州儀器7、直拉法生長(zhǎng)單晶硅直拉法法是在盛有熔硅或鍺的坩堝內(nèi)，引入籽晶作為非均勻晶核，然后把握溫度場(chǎng)，將籽晶旋轉(zhuǎn)并緩慢向上提拉，晶體便在籽晶下按籽晶的方向長(zhǎng)大。1。籽晶熔接：加大加熱功率，使多晶硅完全熔化,并揮發(fā)確定時(shí)間后，將籽晶下降與液面接近,使籽晶預(yù)熱幾分鐘,俗稱“烤晶“，以除去外表?yè)]發(fā)性雜質(zhì)同時(shí)可削減熱沖擊2.引晶和縮頸：當(dāng)溫度穩(wěn)定時(shí)，可將籽晶與熔體接觸。此時(shí)要把握好溫度，當(dāng)籽晶與熔體液面接觸,浸潤(rùn)良在引晶后略為降低溫度，提高拉速，拉一段直徑比籽晶細(xì)的局部。其目的是排解接觸不良引起的多晶和盡量20mm(完整)半導(dǎo)體工藝要點(diǎn)(精)3判別晶體是否是單晶，否則要將其熔掉重引晶.單晶體外形上的特征—棱的消滅可幫助我們判別,<111>方向應(yīng)有對(duì)稱三條棱,<100〉方向有對(duì)稱的四條棱.4。等徑生長(zhǎng)：當(dāng)晶體直徑到達(dá)所需尺寸后，提高拉速，使晶體直徑不再增大，稱為收肩。收肩后保持晶體直徑不變，就是等徑生長(zhǎng).此時(shí)要嚴(yán)格把握溫度和拉速不變。5.8、直拉法的兩個(gè)主要參數(shù)：拉伸速率，晶體旋轉(zhuǎn)速率 懸浮區(qū)熔法倒角是使晶圓邊緣圓滑的機(jī)械工藝9、外延層的作用EpitaxyPurpose1、Barrierlayerforbipolartransistor2、Reducecollectorresistancewhilekeephighbreakdownvoltage.3、ImprovedeviceperformanceforCMOSandDRAMbecausemuchloweroxygen，4、carbonconcentrationthanthewafercrystalEpitaxyapplication,bipolartransistorEpitaxyapplication,CMOS10、氣相外延(CVD)：在氣相狀態(tài)下，將半導(dǎo)體材料淀積在單晶片上，使它沿著單晶片的結(jié)晶軸方向生長(zhǎng)出一層(完整)半導(dǎo)體工藝要點(diǎn)(精)厚度和電阻率符合要求的單晶層,這一工藝稱為氣相外延液相外延(LCD是將溶質(zhì)放入溶劑,GaAsGaAsGaAs金屬有機(jī)物氣相沉積〔MOCVD〕:承受Ⅱ族，Ⅲ族元素的有機(jī)化合物和Ⅴ族,Ⅵ族元素的氫化物作為晶體生長(zhǎng)的源材料,以熱分解的方式在襯底上進(jìn)展外延生長(zhǎng)的方法分子束外延〔MBE〕:在超高真空條件下，用分子束輸運(yùn)生長(zhǎng)源進(jìn)展外延生長(zhǎng)的方法化學(xué)束外延〔CBE〕:用氣態(tài)源進(jìn)展MBE蒸發(fā)〔evaporation〕:在真空中，通過加熱使金屬、合金或化合物蒸發(fā),然后分散在器件外表上的方法濺射〔Sputtering〕:利用高速正離子轟擊靶材(陰極沉積的過硅外延生長(zhǎng)1。外延不同的分類方法以及每種分類所包括的種類按外延層性質(zhì):同質(zhì)外延，異質(zhì)外延按電阻率：正外延，反外延按生長(zhǎng)方法：直接外延，間接外延按相變過程：氣相，液相,固相外延2.硅氣相外延分類，硅氣相外延原料SiH4，SiH2CL〔直接分解〕SiHCL3,SiCL4，H2(氫復(fù)原法〕3SiCL4根本原理：SiCL4+2H2===Si+4HCLSiCL4在電阻率極低的襯底上生長(zhǎng)一層高電阻率外延層，器件制做在外延層上，高電阻的外延層保證管子有高的擊穿電壓,低電阻率的襯底又降低了基片的電阻,降低了飽和壓降，4.硅的異質(zhì)外延有哪兩種在藍(lán)寶石，尖晶石襯底上的SOS〔SiliconOnSapphire，SiliconOnSpinel〕外延生長(zhǎng)在絕緣襯底上進(jìn)展的SOI〔SiliconOnInsulator)外延生長(zhǎng)什么是同質(zhì)外延，異質(zhì)外延，直接外延，間接外延同質(zhì)外延；襯底與外延層是同種材料異質(zhì)外延；襯底與外延層是不同材料直接外延;用物理方法〔加熱，電場(chǎng),離子轟擊〕將生長(zhǎng)材料沉淀到襯底外表間接外延；用化學(xué)反響在襯底上沉淀外延層6。什么是自摻雜?外摻雜？抑制自摻雜的途徑有哪些自摻雜:在外延生長(zhǎng)過程中，襯底中的雜質(zhì)進(jìn)入氣相中,再次摻入外延層的現(xiàn)象外摻雜：雜質(zhì)不是來(lái)源于襯底，由人為把握的摻雜方式途徑；削減雜質(zhì)從襯底溢出承受減壓生長(zhǎng)技術(shù)外延的定義Sio2sio2si液相外延是將溶質(zhì)放入溶劑，并在確定溫度下成為均勻溶液，然后使溶液在襯底上漸漸冷卻，當(dāng)超過飽和點(diǎn)后，便有固體析出，而進(jìn)展晶體生長(zhǎng)。以GaAs為例，是以GaAsGaAs介電強(qiáng)度衡量材料耐壓力氣大小的，單位是V/cm,表示單位厚度的SiO2K，低K(完整)半導(dǎo)體工藝要點(diǎn)(精)K:MOS1、減小電容器的體積和重量2、增大電荷容量提高電學(xué)性能K:器件和襯底間的寄生電容要小SiO2集中，離子注入的〔有時(shí)與光刻膠、Si3N4〕掩蔽層〔阻擋,屏蔽層不準(zhǔn)確〕器件外表保護(hù)和鈍化層3。MOS4.電容介質(zhì)5。器件隔離用的絕緣層6。多層布線間的絕緣層GateoxideandcapacitordielectricinMOSdevicesIsolationofindividualdevices(STI)MaskingagainstimplantationanddiffusionPassivationofsiliconsurfacePNSiO2寄生電容小STI(ShallowTrenchIsolation)熱氧化分為干氧氧化、濕氧氧化、水氣氧化以及摻氯氧化、氫氧合成等(完整)半導(dǎo)體工藝要點(diǎn)(精)熱氧化化學(xué)反響雖然格外簡(jiǎn)潔，但氧化機(jī)理并非如此，由于一旦在硅外表有二氧化硅生成,它將阻擋O原子SiOSi界面進(jìn)展反響而增厚的通過確定的理論分析可知，在初始階段氧化層厚度(X〕與時(shí)間〔t〕是線性關(guān)系,而后變成拋物線關(guān)系。1000MOS無(wú)論是干氧或者濕氧工藝，二氧化硅的生長(zhǎng)都要消耗硅，如以下圖.硅消耗的厚度占氧化總厚度的0。44，1μm0。44μm〔干、濕氧化略有差異?？焖偻嘶鸺夹g(shù)(RTP〕RapidThermalProcessing優(yōu)點(diǎn)：11000.44d

d SiOox 2Si 氧化

ox Si2。殘留晶格缺陷少,均勻性和重復(fù)性好。4。設(shè)備簡(jiǎn)潔，本錢低.

(b)氧化后的硅片5.溫度較高〔1200℃〕,升溫速度較快〔75～200℃/sec)6。摻雜物的集中最小化快速加熱工藝主要是用在離子注入后的退火，目的是消退由于注入帶來(lái)的晶格損傷和缺陷3nm退火〔Annealing〕實(shí)際上這個(gè)工藝主要是針對(duì)離子注入的原理：利用熱能ThermalEnergy原子及缺陷在物體內(nèi)的振動(dòng)及集中，使得原子的排列得以重整離子注入過程是一個(gè)非平衡過程,高能離子進(jìn)入靶后不斷與原子核及其核外電子碰撞，逐步損失能量，最終停下來(lái)。停下來(lái)的位置是隨機(jī)的,一局部不在晶格上，因而沒有電活性，需要退火激活不在晶格位置而在晶格間隙的雜質(zhì)離子；同時(shí)修復(fù)晶格注入損傷主要的退火制程有：1。后離子注入〔PostIonn2。金屬硅化物〔Silicide〕的退火。主要硅化金屬材料有：WSix，TiSi2〔用于Salicide制程，MoSi2,CoSi2等。(完整)半導(dǎo)體工藝要點(diǎn)(精)10％。3.BPSG——硼磷硅玻璃(BorophosphosilicateGlass)二氧化硅原有的有序網(wǎng)絡(luò)構(gòu)造由于硼磷雜質(zhì)(B2O3，P2O5〕的參與而變得疏松,在高溫條件下某種程度上具有〔ReflowBPSG化，從而為光刻及后道工藝供給更大的工藝范圍4。SOG〔Spin-OnGlass)旋涂式玻璃1。局部氧化隔離法隔離〔LOCOS----localoxidationofsilicon)0.25mSi3N4而使得被氮化硅掩蓋的硅層在氧化過程中極難生成氧化物。氮化硅將作為氧化物阻擋層保持不變雜質(zhì)在氮化硅中的集中系數(shù)小于在二氧化硅中的襯墊氧化層的作用緩沖氮化硅的高應(yīng)力張力預(yù)防應(yīng)力產(chǎn)生硅的缺陷鳥嘴效應(yīng)對(duì)工藝的影響二氧化硅內(nèi)部的橫向集中引起的在氮化硅層下生長(zhǎng)鳥嘴”區(qū)屬于無(wú)用的過渡區(qū)，既不能作為隔離區(qū)，也不能作為器件區(qū)，鋪張很多硅外表區(qū)域，這對(duì)提高集成電路中的集成度極其不利局域氧化層的高度對(duì)后道工藝中的平坦化也不利,影響光刻制程和薄膜沉積抑制鳥嘴效應(yīng),PBL〔polybufferedLOCOS)制程。(完整)半導(dǎo)體工藝要點(diǎn)(精)使用一層多晶硅〔500A〕來(lái)緩沖氮化硅的應(yīng)力，這樣,襯墊氧化層的厚度就能從大約500Ａ減小到100A，這樣就可以大大削減氧化物的侵入。2。淺溝槽隔離〔STI----Shallowtrenchisolation)淺溝槽隔離(STI〕是一種全的器件隔離方法，它可以在全平坦化的條件下使“鳥嘴“區(qū)寬度接近于零，目0.25mSTISTI：使用高密度電漿CVDUSG〔Un-dopedSilicateGlass〕非摻雜硅〔酸鹽〕玻璃,減小了橫向集中摻雜工藝：熱集中法摻雜〔diffusion〕離子注入法摻雜(ionimplant)橫向集中直接影響了結(jié)電容，當(dāng)使用較小的圖形尺寸時(shí)，集中摻雜會(huì)造成相鄰接面短路熱集中通常分三個(gè)步驟進(jìn)展：1〔predeposition)也稱預(yù)集中目的是為了把握雜質(zhì)總量,即形成一層較薄但具有較高濃度的雜質(zhì)層2〔drivein)也稱主集中，或叫再分布目的為了把握外表濃度和集中深度3〔activation〕略微上升溫度，使雜質(zhì)原子與晶格中的硅原子鍵合.此過程激活了雜質(zhì)原子,轉(zhuǎn)變了硅的電導(dǎo)率集中參數(shù)測(cè)量主要指集中薄層電阻、集中結(jié)深的測(cè)量集中薄層電阻，又稱方塊電阻，數(shù)值反響出硅中所摻雜質(zhì)總量方塊電阻定義:假設(shè)集中薄層為一正方形,其長(zhǎng)度〔邊長(zhǎng)〕都等于L,厚度就是集中薄層的深度〔結(jié)深)，在W/□R＝ρL/SRS=ρL/Lxj=ρ/xjpn)xj薄層電阻的大小直接反映了集中入硅內(nèi)部的凈雜質(zhì)總量，方塊電阻越小，摻雜的雜質(zhì)總量越大;方塊電阻越大，摻雜的(完整)半導(dǎo)體工藝要點(diǎn)(精)雜質(zhì)總量越小q電荷，m載流子遷移率，n載流子濃度，Q：從外表到結(jié)邊界這一方塊薄層中，單位面積上雜質(zhì)總量假定雜質(zhì)全部電離，載流子濃度=雜質(zhì)濃度n=N 則：Rs〔sheetResistance〕,結(jié)深的計(jì)算1NB2Ns3t4D在集成電路中金屬薄膜主要用于1。歐姆接觸〔OhmicContact〕2。肖特基接觸(SchottkyBarrierContact〕3。低阻柵電極〔GateElectrode〕4。器件間互聯(lián)(interconnect〕接觸孔〔contact〕:指硅芯片內(nèi)的器件與第一層金屬層之間在硅外表的連接互連線(interconnect：由導(dǎo)電材料，如鋁，多晶硅或銅〕通孔〔via：通過各種介質(zhì)層從某一金屬層到相鄰的另一金屬層形成電通路的開口“填充薄膜”:是指用金屬薄膜填充通孔,以便在兩金屬層之間形成電連接。層間介質(zhì)〔ILD：InnerLayer Dielectric：是絕緣材料,它分別了金屬之間的電連接。ILD一旦被淀積，(完整)半導(dǎo)體工藝要點(diǎn)(精)便被光刻刻蝕成圖形，以便為各金屬層之間形成通路。用金屬〔通常是鎢W〕填充通孔，形成通孔填充薄膜金屬層和硅襯底的接觸，既可以形成整流接觸，也可以形成歐姆接觸,主要取決于半導(dǎo)體的摻雜濃度及金－半接觸的勢(shì)壘高度金屬/半導(dǎo)體的兩種接觸類型:OhmicContactV—ISchottkyContact：相當(dāng)于抱負(fù)的二極管;輕摻雜金屬和硅接觸的問題1。尖峰現(xiàn)象”spiking”problemsAlAlAl解決方法Al1-2％Si利用集中阻擋層〔DiffusionBarrier，常用集中阻擋層:TiN，TiW,較好的方法是承受阻擋層,TiTiSi2,TiN可作為阻擋層2當(dāng)直流電流流過金屬薄膜時(shí)，導(dǎo)電電子與金屬離子將發(fā)生動(dòng)量交換，使金屬離子沿電子流的方向遷移，這種現(xiàn)象稱為金屬電遷移后果：電遷移會(huì)使金屬離子在陽(yáng)極端積存，形成小丘或晶須，造成電極間短路，在陰極端由于金屬空位的積聚而形成空洞，導(dǎo)致電路開路解決方法：Al-CuAl—Si-Cu〔1.2～22~4％)合金。AlAl優(yōu)化幅員設(shè)計(jì),降低電流密度由于ULSI組件密度的增加，互連電阻和寄生電容也會(huì)隨之增加，從而降低了信號(hào)的傳播速度。減小互連電阻可通過用銅取代鋁作為根本的導(dǎo)電金屬而實(shí)現(xiàn)。對(duì)于亞微米的線寬，需要低 K值層間介質(zhì)(ILD)。通過降低介電常數(shù)來(lái)削減寄生電容IC1。電阻率的減小:互連金屬線的電阻率減小可以削減信號(hào)的延遲,增加芯片速度.功耗的削減：減小了電阻,降低了功耗。3。更高的集成密度：更窄的線寬，允許更高密度的電路集成,這意味著需要更少的金屬層.(完整)半導(dǎo)體工藝要點(diǎn)(精)4.良好的抗電遷移性能:銅不需要考慮電遷徒問題。520％to30％的潛力用銅作為半導(dǎo)體互連主要涉及三個(gè)方面的挑戰(zhàn)1。銅快速集中進(jìn)氧化硅和硅，一旦進(jìn)入器件的有源區(qū),將會(huì)損壞器件.2。應(yīng)用常規(guī)的等離子體刻蝕工藝，銅不能簡(jiǎn)潔形成圖形。干法刻蝕銅時(shí)，在它的化學(xué)反響期間不產(chǎn)生揮發(fā)性的副產(chǎn)物，而這對(duì)于經(jīng)濟(jì)的干法刻蝕是必不行少的。3.低溫下〔＜200℃)空氣中，銅很快被氧化,而且不會(huì)形成保護(hù)層阻擋銅進(jìn)一步氧化PolycideSalicideSilicideSilicide就是金屬硅化物，硅化物是一種具有熱穩(wěn)定性的金屬化合物,并且在硅/難熔金屬的分界面具有低的電阻率.在硅片制造業(yè)中，難熔金屬硅化物是格外重要的，由于為了提高芯片性能，需要減小很多源漏和柵區(qū)硅接觸的電阻。在鋁互連技術(shù)中，鈦和鈷是用于接觸的一般難熔金屬.polycideSalicidePolycidesilicidepolysi優(yōu)點(diǎn)在于：低的電阻，熱穩(wěn)定性好,好的化學(xué)穩(wěn)定性,能與硅形成均勻全都的界面。實(shí)現(xiàn)：多晶硅的沉積和摻雜，PVDCVD金屬硅化物沉積,PVDCVD3。熱退火。柵掩模光刻RIE6。S/DSalicide〔SelfAlignedSilicide〕是自對(duì)準(zhǔn)硅化物的簡(jiǎn)稱。/漏和第一金屬層之間電接觸的面積是很小的。這個(gè)小的接觸面積將導(dǎo)致接觸電阻增加。一個(gè)可供給穩(wěn)定接觸構(gòu)造、減小源/漏區(qū)接觸電阻的工藝被稱為自對(duì)準(zhǔn)硅化物技術(shù)。它能很好地與露出的源、漏以及多晶硅柵的硅對(duì)準(zhǔn).很多芯片的性能問題取決于自對(duì)準(zhǔn)硅化物的形成Salicide:它的生成比較簡(jiǎn)潔，先是完成柵刻蝕及源漏注入以后,以濺射的方式在POLY上淀積一層金屬層〔一般為TiCo或Ni〕,然后進(jìn)展第一次快速升溫退火處理(RTA形成金屬硅化物.依據(jù)退火溫度設(shè)定，使得其他絕緣層〔Nitride或Oxide〕上的淀積金屬不能跟絕緣層反響產(chǎn)生不期望的硅化物，因此是一種自對(duì)準(zhǔn)的過程〔doesnotrequirelithographicpatterningprocesses).然后再用一種選擇性強(qiáng)的濕法刻蝕〔NH4OH/H2O2/H20或H2SO4/H2O2的混合液〕去除不需要的金屬淀積層,salicide。(完整)半導(dǎo)體工藝要點(diǎn)(精)優(yōu)點(diǎn)在于：1.自對(duì)準(zhǔn)。2.s/d區(qū)寄生電阻大大削減3.柵層互聯(lián)電阻削減,很好的界面，適合應(yīng)用于短溝道器件。實(shí)現(xiàn)過程：絕緣介質(zhì)沉積,RIES/D磁控濺鍍一層金屬在整個(gè)晶片的外表5。低溫快速熱退火，使淀積的金屬膜與源漏極的硅和柵極的多晶硅反響,而形成金屬硅化物6。未參與反響的金屬用濕法刻蝕加以去除。7.高溫快速熱退火,形成高電導(dǎo)的金屬硅化區(qū)polycide:降低柵極電阻salicide：既能降低柵極電阻，又能降低源漏電阻CuR1。7μΩ/cm3.1μΩ/cm銅連線的寄生電容比鋁連線小銅比鋁有更低耐電遷移性能，能承受更高的溫度IC銅連線的雙鑲嵌(dualdamascene)ICIC2030%的工序,特別是省略了腐蝕鋁等難度較大的瓶頸工序銅互連所面臨的問題1－Cu－CuSiO2SiO22CuCMPCu3Cu在空氣和低溫下〈200℃〕易氧化，不能形成保護(hù)層來(lái)阻擋自身的進(jìn)一步被氧化和腐蝕電鍍是完成銅互連線〔Cu〕的主要工藝局部平坦化的特點(diǎn)是在確定范圍的硅片外表上實(shí)現(xiàn)平坦化，主要技術(shù)為旋涂玻璃〔SOG〕法.SOG是一種相當(dāng)SiO2化學(xué)機(jī)械拋光法〔CMP—Chemical-MechanicalPolishing)，是一種全面平坦化的技術(shù)Cu的雙大馬士革工藝流程(Dual damascene)Cu(完整)半導(dǎo)體工藝要點(diǎn)(精)1、氮化硅或二氧化硅淀積2、通孔光刻3、局部通孔光刻4、溝槽光刻5、籽晶沉淀6、Cu8、CuCMP半導(dǎo)體薄膜：Si，GaAs介質(zhì)薄膜：SiO2,BPSG，Si3N4,金屬薄膜:Al，Cu對(duì)薄膜的要求1、Uniformthicknessacrosswafer,andwaferto-wafer。每一硅片和硅片之間均勻性好2、Desiredcomposition，lowcontaminates,goodelectricalandmechanicalproperties。組分正確，沾污少，電機(jī)械性能好Goodstepcoverage(“conformalcoverage”)臺(tái)階掩蓋性好Goodfillingofspaces.填充性好Planarizedfilms.平坦性好可以用深寬比來(lái)描述一個(gè)小間隙(如槽或孔〕深寬比定義為間隙的深度和寬度的比值高深寬比間隙難淀積均勻厚度的膜APCVD(完整)半導(dǎo)體工藝要點(diǎn)(精)LPCVDPCVDPECVD：Plasma-enhancedCVD等離子體增加化學(xué)氣相淀積(PECVD)是指承受高頻等離子體驅(qū)動(dòng)的一種氣相淀積技術(shù),是一種射頻輝光放電的物理過程和化學(xué)反響相結(jié)合的技術(shù)。該氣相淀積的方法可以在格外低的襯底溫度下淀積薄膜，例如在鋁〔ALSi02PECVDPEVCDPECVDSiO2Si3N4等介電質(zhì)薄膜(完整)半導(dǎo)體工藝要點(diǎn)(精)CVD過程中使用等離子體的好處更低的工藝溫度(250–450℃；應(yīng)用范圍廣對(duì)高的深寬比間隙有好的填充力氣〔用高密度等離子體〕;淀積的膜對(duì)硅片有優(yōu)良的黏附力氣；高的淀積速率；5。少的針孔和空洞，由于有高的膜密度；SiO2的方法硅烷法和TEOS1、硅烷法：硅烷和氧反響2、TEOSTEOSSi(C2H5O〕4SiO2TEOSTEOSO2/O3SiO2。Si(OC2H5〕4+O2→SiO2+副產(chǎn)物,產(chǎn)物平坦度很好，600℃MOSMOSMOSMOS硅化鎢熔點(diǎn)高，穩(wěn)定性好,電阻率低，主要應(yīng)用在改善金屬鋁與硅之間的歐姆接觸，以及MOS器件柵極局部的金屬層,為降低電阻率，需要經(jīng)過退火處理。BPSGBP(完整)半導(dǎo)體工藝要點(diǎn)(精)B:降低回流溫度 P：阻擋Na離子淀積金屬技術(shù)：蒸發(fā)和濺射,濺射工藝主要用于濺射刻蝕和薄膜淀積兩個(gè)方面通?？捎霉饪檀螖?shù)及所需掩模的個(gè)數(shù)來(lái)表示某生產(chǎn)工藝的難易程度光刻膠對(duì)大局部可見光敏感,對(duì)黃光不敏感。因此光刻通常在黃光室〔YellowRoom〕內(nèi)進(jìn)展掩模版上的圖案轉(zhuǎn)移到硅片外表的光刻膠上，以實(shí)現(xiàn)后續(xù)的有選擇刻蝕或注入摻雜光刻把圖形轉(zhuǎn)移到光刻膠上，刻蝕在晶圓上形成電路圖形光刻的要求〔1〕高區(qū)分率(2〕高靈敏度〔3〕周密的套刻對(duì)準(zhǔn)〔4)大尺寸硅片上的加工(5〕低缺陷VLSI正膠：曝光前不行溶，曝光后可溶負(fù)膠：曝光前可溶，曝光后不行溶光刻膠由4〕感光劑，溶劑，添加劑〔減小反射之類的〕對(duì)負(fù)性膠，聚合物曝光后會(huì)由非聚合狀態(tài)變?yōu)榫酆蠣顟B(tài)。在大多數(shù)負(fù)性膠里面，聚合物是聚異戊二烯類型。是一種相互粘結(jié)的物質(zhì)－－抗刻蝕的物質(zhì)正性膠的根本聚合物是苯酚－甲醛聚合物，也稱為苯酚－甲醛樹脂光刻的根本步驟:1、氣相成底膜處理增加涂膠的粘附性2、旋轉(zhuǎn)涂膠(Spin-onPRg-t3、軟烘(softbaking〕去除光刻膠中的溶劑4、對(duì)準(zhǔn)和曝光〔Alignment)＆(Exposure〕5。曝光后烘烤〔PEB，PostExposureBaking〕目的：促進(jìn)光刻膠的化學(xué)反響，提高光刻膠的粘附性并削減駐波6、顯影〔Development〕顯影液溶解局部光刻膠顯影三個(gè)類型的問題：(完整)半導(dǎo)體工藝要點(diǎn)(精)7、堅(jiān)膜烘焙〔Post－baking;硬烘HardBaking〕a。完全蒸發(fā)光刻膠中的溶劑b。堅(jiān)膜保護(hù)下外表c.增加光刻膠和硅片外表的粘附性8、顯影后檢查由于曝光光源的不同，分為光學(xué)曝光,X射線曝光，電子束曝光和離子束曝光由于掩膜版的位置不同,又分為接觸式曝光，接近式曝光和投影式曝光接觸式曝光Contactprinting接近式曝光Proximityprinting投影式曝光projectionprinting(完整)半導(dǎo)體工藝要點(diǎn)(精)曝光光源一般要求：短波長(zhǎng)〔波長(zhǎng)越短,可曝光的特征尺寸越小〕高強(qiáng) (為了保持適宜的曝光時(shí)間〕高穩(wěn)定性投影式曝光分類掃描投影曝光〔ScanningProjectPrinting)步進(jìn)重復(fù)投影曝光〔Stepping—repeatingProjectPrinting或Stepper步進(jìn)掃描投影曝光〔Stepping–ScanningProjecPrinting〕UVDUV深紫外光影響曝光質(zhì)量的一些因素1.光刻膠厚度的不均勻2。駐波效應(yīng)〔standingwave):干預(yù)的一種效應(yīng)(完整)半導(dǎo)體工藝要點(diǎn)(精)削減駐波效應(yīng)的2個(gè)途徑1、抗反射層〔AntiReflectionCoating，ARC〕2、曝光后烘烤〔PEB〕根本光學(xué)概念1、數(shù)值孔徑〔NumericalApertureNA)光學(xué)系統(tǒng)的數(shù)值孔徑描述透鏡收集衍射光以及把它投影到硅片上的力氣數(shù)值孔徑越大，圖像越清楚2、區(qū)分率-ResolutionR=Kλ/NA〔K〕提高區(qū)分率，減小最小線寬3DOF〔Depthoffocus〕焦深是焦點(diǎn)上面和下面的范圍，在這個(gè)范圍內(nèi)圖像連續(xù)的保持清楚，焦深應(yīng)當(dāng)穿越光刻膠的上下外表焦深的方程區(qū)分率和焦深是一對(duì)沖突，它們是對(duì)圖像起關(guān)鍵作用的兩個(gè)因素，NA越小，焦深越大,差的區(qū)分率區(qū)分率NA好特征尺寸〔CD—--criticaldimensions〕7、VLSI刻蝕偏差：薄膜圖形和掩蔽膜圖形之間的橫向尺寸的差異保真度:橫向速率越小，保真度越高，即掩膜版上的圖形可以不失真的轉(zhuǎn)移到硅片外表(完整)半導(dǎo)體工藝要點(diǎn)(精)選擇比：不同材料之間的〔縱向)刻蝕速率之比均勻性刻蝕速率：常用埃/分鐘表示，刻蝕窗口的深度稱為臺(tái)階高度刻蝕剖面：指被刻蝕圖形的側(cè)壁外形.清潔度橫向〔lateral)，縱向(vertical)兩種刻蝕剖面：各向同性和各向異性刻蝕剖面各向同性刻蝕剖面：刻蝕只在垂直于硅片外表的方向進(jìn)展，只有很少的橫向刻蝕各向同性刻蝕〔Isotropicetch) 在全部方向刻蝕速率一樣〔一般針對(duì)化學(xué)反響)各向異性刻蝕〔Anisotropicetch)在不同方向刻蝕速率不同。(一般針對(duì)物理刻蝕,如濺射等〕8、ULSI得到滿足的剖面(desiredprofile)最小的過腐蝕〔undercut〕或偏差〔bias)選擇性好(Selectivity)均勻性好，可重復(fù)性好〔Uniformandreproducible)對(duì)外表和電路損傷最小〔Minimaldamagetosurfaceandcircuit)干凈、安全、經(jīng)濟(jì)〔Clean,safeandeconomical)要兼顧選擇性和方向性,優(yōu)化刻蝕工藝濕法刻蝕：這是各向同性的刻蝕方法，利用化學(xué)反響過程去除待刻蝕區(qū)域的薄膜材料干法刻蝕：利用等離子體與硅片發(fā)生物理或化學(xué)反響(或兩種反響〕除去暴露的外表材料MOSSiO2+多晶硅＋金屬硅化物大電流密度下，有顯著的電遷移現(xiàn)象當(dāng)直流電流流過金屬薄膜時(shí)，導(dǎo)電電子與金屬離子將發(fā)生動(dòng)量交換，使金屬離子沿電子流的方向遷移，這種現(xiàn)象稱為金屬電遷移電遷移會(huì)使金屬離子在陽(yáng)極端積存，形成小丘或晶須，造成電極間短路，在陰極端由于金屬空位的積聚而形成空洞，導(dǎo)致電路開路NPN(完整)半導(dǎo)體工藝要點(diǎn)(精)外延層作用ftU