計(jì)算機(jī)組成原理-期中測試題參考答案

五邑大學(xué)期中試卷參考答案學(xué)期：2014至2015學(xué)年度第1學(xué)期課程：計(jì)算機(jī)組成原理課程代號：0800200使用班級：130801~120802、130803一、單項(xiàng)選擇題1.計(jì)算機(jī)各組成部件的相互連接方式，從早期以運(yùn)算器為中心，發(fā)展到現(xiàn)在的以D為中心。A．控制器B．運(yùn)算器 C．存儲器 D．CPU2.下列不同進(jìn)位計(jì)數(shù)制的數(shù)中，最大的數(shù)是B。A．(0.100)2 B．5)8 C．(0.61)10 D．(0.75)3.電子計(jì)算機(jī)技術(shù)在半個(gè)世紀(jì)中雖有很大的進(jìn)步，但至今其運(yùn)行仍遵循著一位科學(xué)家提出的基本原理。他就是D。A．牛頓 B．愛因斯坦 C．愛迪生 D．馮·諾依曼4.一個(gè)含符號16位的補(bǔ)碼機(jī)器數(shù)的表示范圍是（B）。A．-215-1~+215-1 B．-215~+215-1C．-216-1~+216-1 D．-216~+216-15.采用單符號法判定補(bǔ)碼加減運(yùn)算溢出的法則是CA．進(jìn)位是1溢出 B．進(jìn)位是0無溢出C．符號位與次高位進(jìn)位狀態(tài)相同無溢出 D．符號位與次高位進(jìn)位狀態(tài)相異無溢出6.設(shè)在數(shù)據(jù)傳送中采用偶校驗(yàn)，若接收到的代碼為10111011，則表明傳送中___D_____。A．未出現(xiàn)錯(cuò)誤 B．最低位出錯(cuò) C．出現(xiàn)奇數(shù)位錯(cuò) D．未出現(xiàn)錯(cuò)誤或出現(xiàn)偶數(shù)位錯(cuò)7.尋址512K×8存儲器所需最少的地址線（C）A．9 B．11C．19 D．218.靜態(tài)RAM的特點(diǎn)是____C____。A．工作時(shí)存儲內(nèi)容不變 B．?dāng)嚯姾蟠鎯?nèi)容不變C．不需刷新 D．不需電源提供電流9.主存到cache的映射不需要替換策略的是（A）。A．直接映射方式 B．全相聯(lián)映射方式C．組相聯(lián)映射方式 D．以上三種映射方式10.用8K×8存儲芯片組成一個(gè)64K×32的存儲系統(tǒng)，需要芯片（C）片。A．8 B．16C．32 D．64二、判斷題1．_√由許多部件組成，其核心部分是算術(shù)邏輯運(yùn)算單元（ALU）。2、√有符號陣列乘法可用無符號陣列乘法和三個(gè)求補(bǔ)器實(shí)現(xiàn)。3、×在機(jī)器運(yùn)算中減法通常采用減法器來實(shí)現(xiàn)。4、×采用先行進(jìn)位的加法器比采用行波進(jìn)位的加法器結(jié)構(gòu)簡單。5、√當(dāng)輸入任務(wù)數(shù)為n時(shí)，一個(gè)m級流水線的加速比是(m×n)/(m+n-1)。6．√主存的存取時(shí)間與Cache的命中率無關(guān)。7．√雙端口存儲器在左端口與右端口的地址碼相同情況下會發(fā)生讀寫沖突8．√相聯(lián)存儲器與傳統(tǒng)存儲器的主要區(qū)別是前者又叫按內(nèi)容尋址的存儲器。9．√在程序的執(zhí)行過程中，Cache與主存的地址映射是由硬件自動(dòng)完成的。。10．×采用交叉存儲數(shù)據(jù)是連續(xù)地放在一個(gè)存儲模塊中。三、填空題CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為1800次，主存完成存取的次數(shù)為200次，Cache的命中率h=（90）%。一個(gè)五級的流水處理器，當(dāng)任務(wù)飽滿時(shí)，它處理10條指令的加速比是（5）。8位二進(jìn)制補(bǔ)碼表示整數(shù)的最大值為（127）10，最小值為（-128）10。在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是T1=60ns、T2=50ns、T3=90ns、T4=80ns。則加法器流水線的時(shí)鐘周期至少為（90）ns。某數(shù)在計(jì)算機(jī)中用BCD碼表示為100110000111，其真值為（987）10。一個(gè)16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是（46）根。一個(gè)四路組相聯(lián)的Cache共有64塊，主存共有8192塊，每塊32個(gè)字。則主存地址中的主存字塊標(biāo)記為（9）位，組地址為（4）位，字塊內(nèi)地址為（5）位。四、機(jī)器碼填表已知一個(gè)數(shù)的真值，原碼，反碼或補(bǔ)碼，寫出其余的值及補(bǔ)碼的奇校驗(yàn)位。真值(二進(jìn)制)原碼反碼補(bǔ)碼補(bǔ)碼的奇校驗(yàn)位（1位）57/641101100-0111五、機(jī)器定點(diǎn)運(yùn)算題（10分）設(shè)x=-97，y=55,均采用8位二進(jìn)制補(bǔ)碼表示（含1位符號位），按機(jī)器補(bǔ)碼加減法規(guī)則計(jì)算x+y和x-y,并根據(jù)雙符號法判斷計(jì)算結(jié)果是正常、上溢出或下溢出，對正常結(jié)果還原成十進(jìn)制數(shù)真值。答案x=-97=-1100001y=55=110111[x]補(bǔ)=10011111[y]補(bǔ)=00110111[-y]補(bǔ)=11001001[x+y]補(bǔ)=[x]+[y]補(bǔ)=110011111+000110111=111010110110011111+）000110111111010110雙符號位為11，故結(jié)果正確，無溢出，真值=-101010=-42[x-y]補(bǔ)=[x]+[-y]補(bǔ)=110011111+111001001=111010110110011111+）111001001101101000雙符號位為10，故結(jié)果不正確，下溢出機(jī)器浮點(diǎn)運(yùn)算題已知x=(-1001.11)2y=(10111.01)2求：（1）化x,y為標(biāo)準(zhǔn)規(guī)格化浮點(diǎn)數(shù)格式；（2）按機(jī)器浮點(diǎn)數(shù)計(jì)算步驟計(jì)算x+y。（指數(shù)按實(shí)際指數(shù)計(jì)算，不用按754標(biāo)準(zhǔn)+127）答案:寫出x，y的浮點(diǎn)表達(dá)式：x=2100×(-0.1001110)y=2101×(+0.1011101)浮點(diǎn)運(yùn)算①對階：因x階碼小，所以調(diào)整x指數(shù)向y看齊（即階碼+1，尾數(shù)右移一位）x=2101×(-0.0100111)②尾數(shù)相加減x+y=2101×(-0.0100111)+2101×(+0.1011101)=2101×(0.0110110)③規(guī)格化處理x+y=2011×(1.1011000)④溢出檢查-126≤x+y的指數(shù)=3≤127,沒有溢出7、某計(jì)算機(jī)主存8MB，分成4096塊。Cache64KB，分成和主存同樣大小的塊，地址映像采用直接映像方式，見下圖。求：（1）Cache有多少塊？塊號為多少位？（2）Cache的塊內(nèi)地址為多少位？（3）設(shè)Cache中的主存標(biāo)記如圖所示，當(dāng)CPU送出地址為7F1057H時(shí)，能否在Cache命中？若送出地址為000000H時(shí)，能否在Cache中命中？上述兩個(gè)地址若不在Cache中，應(yīng)映射到Cache中的哪一塊？Cache塊標(biāo)記0塊1塊11111113塊2塊n-2塊n-1塊Cache塊標(biāo)記0塊1塊11111113塊2塊n-2塊n-1塊1101000110100001011010101101000000000000001111001111100110001101000110答案：主存塊的容量=8M/4096=8M/4K=8×1024K/4K=2048字=2K主存有4096塊=4K=22×210=212故主存塊號s=12Cache塊的大小與主存塊相同即2K故Cache有64K/2K=32行=25（塊）Cache行號(塊號)位數(shù)為r=5Cache的塊內(nèi)地址與主存塊內(nèi)地址位數(shù)一致塊的大小=2K=2×210=211故塊內(nèi)地址位數(shù)w=11標(biāo)記位數(shù)tag=s-r=12-5=7按直接英皇社s-r,r,w三個(gè)段長展開內(nèi)存單元7F1057H的二進(jìn)制地址7F1057H=11111110001000001010111r=5Tag=7r=5Tag=7w=11由于該地址映射到00010即2塊，并且2塊的標(biāo)志區(qū)為1111111所以命中。對于000000H地址0塊的標(biāo)記不是0000000所以未命中，應(yīng)該將內(nèi)存0塊映射到Cache的0塊，并且將現(xiàn)在cache0塊標(biāo)記1101000更換為0000000。000000H=000000000000000000000000r=5Tag=7r=5Tag=7w=11八、存儲器設(shè)計(jì)題（10分） 某機(jī)器中，已知配有一個(gè)地址空間為0000H~1FFFH的ROM區(qū)域（8K×16）?，F(xiàn)在再用RAM芯片（8K×8）形成一個(gè)16K×16的RAM區(qū)域，起始地址為6000H。假設(shè)RAM芯片有片選CS和讀寫R/W信號控制端。CPU地址總線為A15~A0，數(shù)據(jù)總線為D15~D0，讀寫控制信號為R/W，要求：（1）需用幾片RAM芯片（8K×8）？給出ROM和RAM的地址空間分布表。（2）將ROM和RAM同CPU連接，畫出邏輯圖。解答：（1）存儲芯片數(shù)量計(jì)算 對于系統(tǒng)程序區(qū)ROM型存儲芯片，0000H~1FFFH，采用1片8K×16ROM對于數(shù)據(jù)區(qū)RAM型存儲芯片數(shù)量=（16K/8K）×(16/8)=2（片容量擴(kuò)展）×2（片字長擴(kuò)展）=4片（2）地址空間分配片內(nèi)地址A0~A12，占用13位，高3位A13，A14,A15，用于譯碼地址空間分配如下：A15A14A13對應(yīng)的譯碼輸出對應(yīng)的地址范圍對應(yīng)的芯片000Y00000~1FFFHROM001Y12000~3FFFH010Y24000~5FFFH011Y36000~7FFFHRAM100Y48000~9FFFHRAM101Y5A000~BFFFH110Y6C000~DFFFH111Y7E000~FFFFH（3）存儲器邏輯電路設(shè)計(jì)Y74Y74Y6Y63-8譯碼器Y543-8譯碼器Y54Y4