《薄膜淀積》課件

第十一章薄膜淀積11.1熱氧化11.2介質淀積11.3多晶硅淀積11.4金屬化總結《薄膜淀積》課件共37頁，您現在瀏覽的是第1頁!《薄膜淀積》課件共37頁，您現在瀏覽的是第2頁!11.1熱氧化《薄膜淀積》課件共37頁，您現在瀏覽的是第3頁!2.1熱氧化11.1.1生長的機制下列為Si在氧氣或水氣的環(huán)境下，進行熱氧化的化學反應式：Si（固體）+O2（氣體）→SiO2（固體）（1）Si厚度/SiO2=0.46會推導計算《薄膜淀積》課件共37頁，您現在瀏覽的是第4頁!《薄膜淀積》課件共37頁，您現在瀏覽的是第5頁!圖2.62.7和圖2.8《薄膜淀積》課件共37頁，您現在瀏覽的是第6頁!干法氧化生長的初始階段，氧化膜中存在很大的壓縮應力，使得氧化膜中氧氣的擴散系數變小。當氧化膜變厚，二氧化硅的粘滯性流動將降低此應力，使擴散系數接近于無應力下的值。所以，對氧化膜，D/k值非常小，我們可忽略式（9）中的Ax項，得到X2-d02=Bt(11)其中d0為（2DC0τ/C1）1/2，表示時間為零時起始氧化膜厚度；B為拋物線型氧化速率常數，因此我們預計在干氧生長初期也是拋物線形狀。2.2介質淀積淀積介電薄膜主要用于分立器件與集成電路的隔離與保護層。一般常用的有三種淀積方式：常壓化學氣相淀積（APCVD）、低壓化學氣相淀積（LPCVD）及等離子體增強式化學氣相淀積（PECVD）。其中PECVD是利用能量增強CVD反應，除了一般CVD系統(tǒng)的熱能外，另加等離子體能量。至于該使用上述何種方式，則以襯底溫度、淀積速率、薄膜均勻度、外觀形態(tài)、電特性、機械特性、電介質的化學組成等作為考慮因素。常壓化學氣相淀積的反應爐與圖2.2相似，唯一差別為通入的氣體不同。圖2.9（a)的熱壁低壓反應爐是以三段式熔爐來加熱中間的石英管。氣體由一端通入另一端抽出，晶片垂直置于有溝槽的石英舟內。由于石英管與爐管緊鄰，故管壁是熱的。相比之下，利用射頻加熱的水平外延反應器壁則為冷壁?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第7頁!淀積時，可在常壓CVD反應爐中或LPCVD反應爐中進行。由于硅烷與氧氣的低溫反應使得此法特別適用于在鋁膜上淀積二氧化硅。對中等溫度（500℃-800℃）的二氧化硅淀積，可將四乙氧基烷[化學式Si(OC2H5)4Si(OC2H5)4,在LPCVD反應爐中進行分解而得到。從液態(tài)源蒸發(fā)并分解的反應式如下：Si(OC2H5)4→SiO2+副產物（14）淀積速率與溫度之間有exp(-Ea/kT）的關系，其中Ea為激活能。以硅烷-氧氣形成氧化膜的激活能相當低：無摻雜氧化膜激活能約為0.6eV，有磷摻雜的氧化膜其激活能則幾乎為0。相反地，TEOS氧化膜激活能特別高：無摻雜氧化膜激活能約為1.9eV,有磷摻雜的氧化膜其激活能則為1.4eV.淀積速率與TEOS分壓呈（1-e-p/p0)的比例關系。其中p為TEOS的分壓，p0約為30Pa。在TEOS分壓較低時，淀積速率受限于9表面反應；在TEOS分壓較高時，表面因吸附接近飽和的TEOS，所以淀積速率變的幾乎與TEOS分壓無關。近年來，在常壓及低壓下使用TEOS及臭氧為氣體源的化學氣相淀積方法已被提出來。如圖2.10所示。這種技術可雜低溫下淀積出具有共形性好及低粘滯性的氧化膜。此外，氧化膜在退火時薄膜體積的收縮與臭氧在薄膜中的濃度有關。如圖2.11所示。由于臭氧與TEOS形成的氧化膜具有多孔性，因此在ULSI的工藝中，O3-TEOS常配以等離子體增強的方式來達到平坦化的效果。《薄膜淀積》課件共37頁，您現在瀏覽的是第8頁!對于高淀積溫度（900℃），可將二氯硅烷與氧化氬氮在低溫下反應形成二氧化硅。其反應如下：SiCl2H2+2N2O→SiO2+2N2+2HCl（15）此法可得到均勻性極佳的薄膜，因此有時也用它來作為覆蓋多晶硅的絕緣膜。二、二氧化硅的特性二氧化硅薄膜淀積的方法與特性列于表2.1中。一般而言，淀積溫度與薄膜的品質有直接的關聯，在較高溫度淀積時，淀積薄膜在結構上與熱氧化方式生長的氧化膜相似。當溫度低于500℃，薄膜密度變的較低。將薄膜在600℃-1000℃間加熱，可使薄膜密致化，密度可增加到2.2g/cm3。二氧化硅的折射率對波長為0.6328um的光為1.46。折射率越低，孔隙越多。氧化膜在氫氟酸溶液中的腐蝕速率與淀積溫度、退火過程及摻雜濃度有關。通常高品質的氧化膜腐蝕速率也較低。三、臺階覆蓋臺階覆蓋指的是淀積薄膜的表面幾何形貌（拓撲圖）與半導體表面的各種臺階形狀的關系。圖2.12（a)是一理想的或共形的臺階覆蓋圖，我們可看出薄膜厚度沿著臺階都很均勻，主要原因是反應物淀積后在臺階表面快速地遷移所致。《薄膜淀積》課件共37頁，您現在瀏覽的是第9頁!圖2.12（b)為一非共形的臺階覆蓋的例子。其主要原因是反應物在吸附、反應時沒有顯著的表面遷移所致。其到達角度（φ1）可從0℃-180℃變化。而對水平面下方的垂直側壁而言，其到達角度（φ2）只在0℃-90℃變化。因此淀積薄膜在上表面的厚度為側壁方向的兩倍。在底部，到達角度（φ3）與開口寬度有關，薄膜厚度正比于

Φ3=arctan(W/l)(16)其中l(wèi)為臺階的深度，W為開口寬度，這種臺階覆蓋沿著垂直側壁相當薄，有可能因遮蔽效應而使臺階地步薄膜斷裂。用TEOS低壓分解形成的二氧化硅因為能在表面迅速遷移，所以有良好的臺階覆蓋性。高溫下二氯甲硅烷與氧化氬氮反應所得的依然一樣。但是，硅烷與氧反應淀積時不發(fā)生表面遷移，故臺階覆蓋由到達角度決定。大部分經蒸發(fā)或濺射方法所得的材料具有與圖2.12（b)相似的特性。四、磷硅玻璃回流在金屬層間，一般需淀積表面平滑的二氧化硅作為絕緣體層。若下層金屬薄膜的表面覆蓋氧化膜有凹陷現象，容易造成上層金屬膜淀積時有缺口產生電路斷路。圖2.13顯示在多晶硅柵極上淀積四種不同磷硅玻璃的掃描電子顯微鏡橫截面照片?？磥砹坠璨Ａе辛椎暮坑?，臺階θ角度愈小，回流的效果也愈好。磷硅玻璃回流與退火時間、溫度、磷的濃度及退火時的環(huán)境有密切的關系。《薄膜淀積》課件共37頁，您現在瀏覽的是第10頁!在等離子體增強CVD中，氮化硅可用硅烷與氨在氬等離子體中感應生成，或用硅烷在氮氣的等離子體中反應生成。其化學反應式如下：SiH4+NH3→SiNH+3H2（19a）2SiH4+N2→2SiNH+3H2（19b）反應生成物與淀積條件有密切的關系。淀積氮化硅薄膜使用徑向氣流平板式反應腔，如圖2.9（b)所示。其淀積速率通常隨溫度、輸入功率、反應氣體壓力增強而增強。以等離子體增強CVD生長的薄膜含高濃度的氫。半導體工藝中，用等離子體方法生長的氮化物的氫含量約為20%-25%，其張應力較小，電阻率與氮化硅中硅與氮的比例有關，范圍從105Ω*cm--1021Ω*cm，介電強度約為1*106V/cm---6*106V/cm.2.2.3低介電常數材料當器件持續(xù)縮小至深亞微米的范圍時，需使用多層金屬連線結構來減小因寄生電阻與寄生電容引起的RC延遲時間。如圖2.14所示，器件柵極的速度增益將因金屬層間的金屬連線RC時間常數增加而抵消。例如，當柵極長度為250nm或更小時，約有50%的延遲時間是由較長的金屬連線所產生。因此ULSI電路中,金屬連線的連接方式將成為影響IC芯片特性的決定因素。為降低ULSI電路中的RC時間常數，必須采用低電阻率的金屬材料作連線和低電容值的階層膜。降低電容的方式包括：增加介質厚度、降低連線材料厚度與面積等?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第11頁!2.3多晶硅淀積以多晶硅作為MOS器件的柵電極是MOS技術的一項重大發(fā)展，其中一個重要原因是多晶硅柵電極的可靠性優(yōu)于鋁電極。圖2.15顯示多晶硅與鋁作為電極時，電容的最長擊穿時間與氧化膜厚度的關系。很明顯，多晶硅表現較好，尤其在柵極氧化膜較薄時。鋁電極之所以擊穿時間較短，是因鋁原子在電場的作用下會遷移到氧化膜所致。多晶硅還可作為雜質擴散源以形成淺結，并確保與單晶硅形成歐姆接觸。另外，多晶硅亦可用來制作導體與高電阻值的電阻。用低電壓反應爐淀積多晶硅[如圖2.9（a)所示]的溫度在600℃-650℃之間，以下列反應式分解硅烷而生成：SiH4→Si+2H2(20)一般最常用的低壓淀積方法有兩種：一種是在壓強約為25Pa-130Pa之間，使用100%的硅烷作為反應氣體；另一種是利用氮氣作為稀釋硅烷的氣體，將硅烷濃度控制在20%-30%之間。上述兩種每次均可淀積數百片的晶片，且厚度均勻（即誤差在5%以內）。圖2.16顯示四種淀積溫度下，淀積速率與硅烷分壓間的關系圖。在硅烷分壓較低時，淀積速率與硅烷的分壓成正比，而當硅烷分壓提升，其淀積速率逐漸呈現飽和。以低壓淀積時，通常溫度限制在600℃-650℃之間，在這范圍內，淀積速率隨exp(-Ea/kT)而改變，此時的Ea為1.7eV，與反應腔內《薄膜淀積》課件共37頁，您現在瀏覽的是第12頁!圖2.15圖2.16《薄膜淀積》課件共37頁，您現在瀏覽的是第13頁!2.4金屬化2.4.1物理氣相淀積一般通常使用物理氣相淀積金屬的方法有：蒸發(fā)、電子束蒸發(fā)、等離子體噴射淀積及濺射等。金屬或合金（如Ti、Al、Cu、TiN及TaN等)均可利用物理氣相淀積方式獲得。蒸發(fā)的方式是將要蒸發(fā)的材料置于真空環(huán)境中并加熱至其熔點以上，被蒸發(fā)的原子會以直線運動軌跡高速前進。蒸發(fā)可由電阻加熱、射頻加熱或以電子束聚集于材料源的方式達到熔點。蒸發(fā)或電子束蒸發(fā)在早期集成電路中被廣泛使用，而在現今ULSI領域中，已被濺射的方式所取代。在離子束濺射中，離子源被加速撞擊至靶材的表面。如圖2.8（a)為一標準濺射系統(tǒng)，濺射出的材料淀積與一面對靶材的晶片上，離子源的電流與能量可獨立調整。由于靶材與晶片一起置于低壓系統(tǒng)內，更多的靶材物質會有效轉移到晶片表面，且污染物較少。增加濺射的淀積速率可提高離子密度，可使用第三個電極以提供更多的電子來促進電離。另一種方法是使用磁場。例如，利用電子回旋共振（ECR）來捕獲并使電子行進方向變成螺旋式路徑以增加濺射靶材附近的電離效率，這種技術稱之為磁控濺射，目前已被廣泛應用在金屬鋁的淀積上，其合金的淀積速率可達到1nm/min.《薄膜淀積》課件共37頁，您現在瀏覽的是第14頁!長程濺射是另一種可用來控制靶材物質入射至晶片的角度的技術，如圖2.18（b)所示。在標準的濺射系統(tǒng)中，有兩個基本原因會使原子從靶材表面濺出有相當大的角度分布范圍：一是靶材與襯底間的距離dts太短；另一原因是濺出靶材物質在入射至晶片的過程中與工作氣體的散射而影響入射的角度。這兩個因素相互影響，因為要避免原子遭受散射，必須縮小dts；雖然當氣體散射情形顯著時，縮小dts可提高產量、淀積均勻性與薄膜特性。在大寬度比的接觸窗內填充材料的難度很高，可通過在靶材與晶片中間加入一準直器，以控制濺出原子入射到晶片的角度在±5°以內從而改善接觸窗底部的覆蓋率。從圖2.18（c）中可看出，在濺射系統(tǒng)中加入準直器后，入射到晶片的角度若大于±5°，濺出原子將被淀積在準直器的內表面。2.4.2化學氣相淀積在金屬工藝中，化學氣相淀積（CVD）是最具有吸引力的，這是因為CVD能形成有良好臺階覆蓋的共形覆蓋層，而且一次可同時覆蓋許多晶片。CVD的基本裝置與淀積電介質膜和多晶硅膜的裝置相似[圖2.9(a)].低壓CVD在硅片表面形貌差別很大的情況下，也能得到共形覆蓋層，沒有物理氣相淀積（PVD）的自遮蔽效應和臺階覆蓋差的問題，因此相對于PVD，CVD淀積薄膜具有較低的電阻率?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第15頁!2.4.3鋁鍍膜鋁及鋁合金在IC金屬化工藝中使用范圍相當廣泛。鋁膜的淀積可由PVD或CVD的方式完成。因為鋁及鋁合金具有低電阻率，故可滿足低電阻的要求。此外，鋁附著于二氧化硅上的特性極佳。然而IC工藝中使用鋁于淺結上易造成尖鍥或電遷移的問題。本節(jié)中，我們將考慮鋁在金屬化工藝中所遇到的問題及解決方法。一、結尖鍥圖2.19為一大氣壓下鋁-硅系統(tǒng)的相圖。圖中顯示兩種材料的組成比例與溫度間的關系。鋁-硅系統(tǒng)有低共熔性，即將兩者互相摻雜時，合金的熔點較兩者中任何一種材料都低，熔點的最低點稱為共熔溫度。Al-Si系統(tǒng)的共熔溫度為577℃，該溫度相當于硅占11.3%、鋁占88.7%的合金熔點。而純鋁與純硅的熔點分別是660℃及1412℃，基于此特性，淀積鋁膜時硅襯底的溫度必須低于577℃。圖2.19中的插圖顯示硅元素在鋁中的固態(tài)溶解度。舉例而言，400℃時硅在鋁中的固態(tài)溶解度約為0.25%；450℃時為0.5%；500℃時為0.8%。因此鋁與硅接觸時，硅將會溶解到鋁中，其溶解量不僅與退火溫度有關，也與鋁的體積有關。如圖2.20所示，鋁與硅的接觸面積為ZL。經退火時間t后，硅將沿著與鋁線接觸的邊緣擴散，其擴散長度約為(Dt)1/2,其中D為擴散系數，硅在淀積鋁膜中的擴散系數為4*10-2exp(-0.92/kT),假設硅在此段鋁膜中已經達到飽和，則硅消耗的體積為V=2(Dt)1/2HZSρAl/ρsi(27)《薄膜淀積》課件共37頁，您現在瀏覽的是第16頁!二、電遷移所謂的電遷移是指在電流的作用下，金屬原子會發(fā)生遷移的現象，這是電子的動量傳給帶正電的金屬離子所造成的。當高電流在IC的薄金屬導電層中流過，某些區(qū)域的金屬離子會堆積起來，而某些區(qū)域則會形成空洞。堆積金屬區(qū)域會與鄰近的導體短路，而空洞將導致斷路。電遷移引起的導體平均失效時間（MTF）與電流密度J及激活能Ea之間的關系大致為MTF～1/J2exp(Ea/kT)(28)由實驗結果得知淀積鋁膜的Ea≈0.5eV,這表明材料遷移的主要形式為低溫下晶粒間界擴散，因為單晶鋁自擴散時的激活能Ea≈1.4eV.有些技術可用來增強鋁導體對電遷移的抵抗能力，這些方法包括與銅形成合金（如含銅0.5%）、以介質將導體封閉起來、淀積時加氧等。

2.4.4銅鍍膜為降低金屬連線的RC時間延遲，需使用高電導率的導線與低介電常數的絕緣層，這已是大家的共識。對未來新的金屬連線工藝，銅是很明顯的選擇，因為相對于鋁，它具有較高的導電性與較強的電遷移抵抗能力。銅的淀積可用PVD、CVD及電化學等方式。然而相對于鋁，在ULSI電路的領域中，銅的使用亦有其缺點?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第17頁!圖2.23《薄膜淀積》課件共37頁，您現在瀏覽的是第18頁!圖2.25顯示多晶硅化物與金屬硅化物的工藝。典型的多晶硅化物的形成步驟如圖2.25（a)所示。在濺射淀積過程中，需使用高溫、高純度合成的靶材來確保金屬硅化物的品質。自對準的金屬硅化物的形成步驟如圖2.5（b）所示。在工藝中，多晶硅柵極在金屬硅化物形成前先形成，接著以二氧化硅或氮化硅形成側壁間隔物用一防止形成金屬硅化物時柵極與源/漏極間的短路。然后將金屬Ti或Co濺射于整個晶片表面，接著進行金屬硅化物的合成熱處理。金屬硅化物原則上只在金屬與硅接觸的區(qū)域形成。最后以濕法腐蝕的方式將未反應的金屬刻蝕掉，只留下金屬硅化物。這種技術不需要定義復合層的多晶硅化物柵極，且在源/漏極都形成金屬硅化物，降低了接觸電阻。金屬硅化物具有低電阻率及良好的熱穩(wěn)定性，因此ULSI電路應用中深具潛力。硅化鈷因具有低電阻率及良好的熱穩(wěn)定性，最近已被廣泛地研究。然而，鈷對于氧化物與含氧的環(huán)境都相當敏感，有相當大部分的硅會在硅化工藝中被消耗掉?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第19頁!圖2.25《薄膜淀積》課件共37頁，您現在瀏覽的是第20頁!了解晶體和非晶體形態(tài)的基本差異《薄膜淀積》課件共37頁，您現在瀏覽的是第21頁!因此在氧化初期，表面反應是限制生長速率的主要因素，此時氧化膜厚度與時間成正比。當氧化膜變厚，氧化劑必須擴散至與二氧化硅的界面才可反應，故其厚度受限于擴散速率，因此氧化生長厚度變成與氧化時間的平方根成正比，其生長速率的曲線為拋物線。通常式（7）可表示成更簡單的形式

x2+Ax=B(t+τ)(8)式中A=2D/k，B=2DC0/C1，故B/A=kC0/C1.通過此關系式，線性區(qū)為x=B/A(t+τ)(9)拋物線區(qū)為x2=B(t+τ)（10）B/A稱為線性氧化速率常數，而B稱為拋物線型氧化速率常數。在多種氧化條件下，實驗測量結果與模型預測想吻合。進行濕法氧化時，初始的氧化膜厚度d0很小，也就是τ≈0。然而對干法氧化，在t=0處的外推值約為20nm.圖2.6所示的（111）、（100）面的硅晶片用干、濕法氧化的線性氧化速率常數B/A與溫度間的關系。在干、濕法氧化下，線性氧化速率常數將隨exp（-Ea/kT)變動，其中Ea為激活能，約為2eV.此值與打斷硅-硅鍵所需能量1.83eV相當符合。對于（111）面，硅原子鍵密度高于（100）面，因此前者的線性氧化速率常數較大?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第22頁!圖2.7為拋物線型氧化速率常數B與溫度的關系。常數也隨exp(-Ea/kT）改變。對干法氧化而言，激活能為1.24eV，此值與氧在硅土內的擴散激活能（1.18）eV相當吻合。在濕氧環(huán)境下的激活能為0.71eV，與水在硅土內擴散的激活能（0.79eV）相當符合。拋物線型氧化速率常數與晶體方向無關。此結果在預料之中，因為其值僅與氧化劑擴散穿過一層雜亂排列的非結晶型硅土的速率有關。在干氧環(huán)境下生長出的氧化膜有最佳的電特性，但其氧化時間比在同溫度下生長同厚度氧化層的時間要長。對于薄氧化膜，如MOSEFT柵極氧化膜，長采用干法氧化。然而，在MOS集成電路與雙極型器件中，較厚的氧化膜則采用濕氧（水蒸氣）方式以獲得適當的隔離與保護效果。圖2.8為兩種晶向的硅襯底實驗所得的氧化膜厚度與氧化時間及溫度的關系。在同一氧化條件下，（111）面的氧化膜厚度比（100）面為厚，主要是由于前者的線性氧化速率常數較大所致。值得注意的是，在相同氧化溫度與時間條件下，以濕氧生長的氧化膜厚度是干氧生長的5-10倍。2.1.2薄氧化膜生長

為精確控制薄氧化膜厚度并具有可重復性，一般采用較慢的氧化速率常數。方法有很多種，一是在常壓下以干氧法在較低的溫度（800℃-900℃）下進行氧化；二是在較低的氣壓下氧化；三是采用惰性氣體混合著氧化劑，以減少氧氣的分壓；四是以熱氧化生長及化學氣相沉淀二氧化硅的混合方式生成柵極氧化膜?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第23頁!圖2.9（b)為平行板輻射流等離子體增強式CVD反應爐。其反應腔由圓柱形玻璃或鋁構成，兩端均以鋁板封口。圓柱形筒內部有上下兩塊平行鋁板當作電極，上電極接射頻電壓，下電極接地。兩電極間的射頻電壓將產生等離子體放電。晶片置于下電極以電阻絲加熱至100℃-400℃間。反應氣體由下電極周圍的氣孔流入反應爐內。此反應系統(tǒng)最大的優(yōu)點為低淀積溫度，可惜其容量有限，尤其對大尺寸晶片更為嚴重；再則，疏松的淀積物掉到晶片上會造成污染。2.2.1二氧化硅CVD法淀積的二氧化硅無法取代熱氧化法所生長的二氧化硅，這是因為熱氧化法所得到的薄膜具有最佳的電特性，所以CVD僅作為候補方法。沒有摻雜的二氧化硅膜可用于隔離多層金屬膜、注入及擴散的掩蔽層、生長場氧化膜等。摻雜有磷的二氧化硅，不僅可作為金屬層間的隔離材料，亦可淀積于器件表面作為保護層。有時用摻雜磷、砷或硼的氧化膜作為固態(tài)擴散源。一、淀積法二氧化硅膜可由多種方式淀積。低溫淀積時（300℃-500℃），二氧化硅膜由硅烷、雜質與氧氣反應而得。以磷擦背雜的二氧化硅為例，其化學反應為SiH4+O2→

SiO2+H2(12)4PH3+5O2→

2P2O5+6H2(13)《薄膜淀積》課件共37頁，您現在瀏覽的是第24頁!圖2.10圖2.11《薄膜淀積》課件共37頁，您現在瀏覽的是第25頁!圖2.12圖2.14《薄膜淀積》課件共37頁，您現在瀏覽的是第26頁!圖2.13顯示臺階角度與磷重量（G）百分比之間的關系，可近似為θ≈120°[（10-G%）/10]（17）若要θ小于45°，則磷含量需大于6%。但當含量高于8%以上時，氧化膜中的磷與水氣結合成磷酸，將腐蝕金屬膜（鋁膜）。因此使用磷硅玻璃回流時，需將磷含量控制在6%-8%之間。2.2.2氮化硅利用氮化的方法（如以氨氣）生長氮化硅相當困難，其主要原因是生長速率太慢，且需很高的生長溫度。然而，氮化硅可以用中溫（750℃）、LPCVD的方法或低溫（300℃）等離子體增強CVD的方法淀積。此外，因表面氧化速率很慢，氮化硅薄膜可作為遮蔽物，使露出硅表面區(qū)域可選擇性生長二氧化硅（場氧）。利用等離子體增強CVD方式，其淀積薄膜無正確化學組成比，且其密度只有2.4g/cm3-2.8g/cm3。由于其淀積溫度較低，適合在制作完成的器件上淀積最后的保護層；其抗刮性極佳，適合作為防止外界水氣與鈉離子擴散至器件的材料。在LPCVD淀積系統(tǒng)中，二氯甲硅烷與氨在700℃-800℃間反應形成氮化硅?；瘜W反應如下：3SiCl2H2+4NH3→Si3N4+6H2+6HCl（18）薄膜均勻性好、產量（即每小時可處理的晶片數）高是低壓工藝的優(yōu)點。與氧化膜的淀積相似，氮化硅薄膜淀積由溫度、壓力及反應物濃度所決定。淀積氮化硅層的激活能為1.8eV。淀積速率隨總壓強或二氯甲硅烷分壓上升而增加，并隨氨與二氯甲硅烷比例上升而下降?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第27頁!材料選擇金屬連線間的介質須具備以下特色：①低介電常數、②低殘余應力、③高平坦化能力、④高填隙能力、⑤低的淀積溫度、⑥工藝簡單、⑦易整合。ULSI電路中，有不少合成的低介電常數材料以應用在金屬層間的介質上。角受到重視的低介電常數材料列于表2.2。這些材料涵蓋無機和有機物質，其淀積方式包括：化學氣相淀積或旋轉涂布方式。2.2.4高介電常數材料高介電常數材料在ULSI電路中有其使用的必要性，尤其是針對動態(tài)隨機存儲器（DRAM）。為保證器件的正常工作，DRAM的儲存電容值必須維持在40fF左右。為了達到某一給定電容值，一般會選擇議和最小厚度d,且保證其漏電流不超過最大容許值，而擊穿電壓則不低于最小容許值。電容的面積可通過堆疊或溝槽的方式增加，這些結構將在5章中討論。然而對平面結構而言，面積A應隨著DRAM密度的提升而降低，因此必須提高薄膜的介電常數。多種高介電常數材料[如鈦酸鍶鋇（BST）及鈦酸鉛鋯（PZT）等]列于表2.3。另外，有些鈦酸鹽類摻雜一些或多種受主（如堿土族金屬）或施主（如稀土族金屬）來形成介質。氧化鉭(Ta2O5)介電常數范圍在20-30之間。一般常用的Si3N4介電常數約為6-7，而SiO2為3.9。氧化鉭膜可有CVD的方式生成，所使用氣體為TaCl5和O2?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第28頁!的總壓強無關。當溫度更高時，由于氣相反應的緣故，導致薄膜變的粗糙且吸附能力不佳并有硅烷不足的現象。在如此條件下淀積出的薄膜均勻性很差。溫度低于600℃，淀積速率太慢，所以不實用。影響多晶硅結構的工藝參數包括：淀積溫度、雜質摻雜以及淀積后的熱工藝。淀積溫度在600℃-650℃之間時，所得多晶硅為圓柱形，由多晶硅粒所構成，大小約為0.03um-0.3um，擇優(yōu)取向為（110）。另外，若淀積溫度在600℃以下，則淀積出的薄膜為非結晶形態(tài)，但經過摻雜及熱處理后，可獲得如同多晶硅一樣的柱狀晶粒。多晶硅可由多種方式摻雜：擴散法、離子注入法或是在淀積過程中加入額外的雜質，我們稱之為臨場摻雜。離子注入法最常使用，因為其工藝溫度較低。圖2.17顯示，為利用離子注入法摻雜磷與銻離子于單晶硅及厚度為500nm的多晶硅中，所得薄層電阻（又稱方塊電阻）值與摻雜濃度間的關系。離子注入的工藝部分將在第四章中討論。影響多晶硅薄層電阻值的因素包括：注入的劑量、退火時溫度及退火時間長短。當低劑量雜質注入于多晶硅時，晶粒邊緣的載流子陷阱將會提高薄層電阻值。圖2.17中顯示，當載流子陷阱恰好被雜質填滿后，多晶硅薄層電阻值會大幅度下降，并接近于摻雜單晶硅的薄層電阻值?！侗∧さ矸e》課件共37頁，您現在瀏覽的是第29頁!圖2.17《薄膜淀積》課件共37頁，您現在瀏覽的是第30頁!圖2.18《薄膜淀積》課件共37頁，您現在瀏覽的是第31頁!一、化學氣相淀積鎢（CVD-W）利用化學氣相方式淀積的鎢不僅可用作接觸插栓，也可用于層金屬。淀積鎢可用WF6為氣體源，WF6是一種在室溫下會沸騰的液體。WF6可被硅、氫氣或硅烷還原?；綜VD-W的化學反應式如下：

WF6+3H2→W+6HF（氫還原）(21)2WF6+3Si→2W+3SiF4（硅還原）(22)2WF6+3SiH4→2W+3SiF4+6H2（硅還原）(23)硅烷還原反應比氫還原反應有較高的淀積速率及較小的鎢晶粒。此外，硅烷內還原反映不會形成含HF附產物，故不會對薄膜產生侵蝕而使鎢表面變的粗糙。一般而言，硅烷還原反應方式用于步全面性地淀積鎢作為核心層并減少結損傷，之后再以氫還原反應的方式全面生長鎢薄膜。二、化學氣相淀積氮化鈦（CVD-TiN）氮化鈦普遍用于金屬化工藝中作為金屬擴散的阻擋層，其淀積方法包括以濺射的方式撞擊氮化鈦化合物靶材和化學氣相淀積。在深亞微米工藝中，以化學氣相淀積的方式淀積氮化鈦，其臺階覆蓋比以物理氣相淀積的要好。CVDTiN可由TiCl4與NH3、H2/N2或NH3/H2反應而得：6TiCl4+8NH3→6TiN+24HCl+N2(24)2TiCl4+N2+H2→2TiN+8HCl

(25)2TiCl4+2NH3+H2→2TiN+8HCl

(26)《薄膜淀積》課件共37頁，您現在瀏覽的是第32頁!圖2.19、圖2.20《薄膜淀積》課件共37頁，您現在瀏覽的是第33頁!各種用來制作多層銅導線的技術相繼被提出。種方法是以傳統(tǒng)的方式去定義金屬線，再進行介質淀積；第二種方法是先定義介質，然后再將金屬銅填入溝槽內，隨后進行化學機械拋光以去除在介質表面多余的金屬而僅保留或溝槽內的銅，這種方法稱為嵌入工藝。嵌入技術使用銅-低介電常數介質作互連線的方法是”潛入法“或是”雙層潛入法“。圖2.23顯示以雙層嵌入法制作先進的銅金屬連線的步驟。對一個典型的潛入式結構，先定義金屬線的溝槽并刻蝕間介質（I