cadence講義清華微電子所

Cadence設(shè)計(jì)系統(tǒng)介紹

清華大學(xué)微電子所cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第1頁(yè)!OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－Draculacadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第2頁(yè)!Cadence系統(tǒng)概述

Cadence概述設(shè)計(jì)流程系統(tǒng)組織結(jié)構(gòu)系統(tǒng)啟動(dòng)幫助系統(tǒng)cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第3頁(yè)!Cadence概述集成電路發(fā)展趨勢(shì)cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第4頁(yè)!Cadence概述VHDL仿真行為綜合邏輯綜合可測(cè)性設(shè)計(jì)低功耗設(shè)計(jì)布局布線后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageIKOSVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompasscadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第5頁(yè)!Cadence概述System-LevelDesignFunctionVerificationEmulationandAccelerationSynthesis/Place-and-RouteAnalog,RF,andMixed-SignalDesignPhysicalVerificationandAnalysisICPackagingPCBDesigncadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第6頁(yè)!CELL設(shè)計(jì)流程

創(chuàng)建工藝文件版圖單元驗(yàn)證版圖反標(biāo)注打印輸出生成抽象生成參數(shù)化單元生成復(fù)雜陣列符號(hào)生成模擬單元轉(zhuǎn)換cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第7頁(yè)!系統(tǒng)組織結(jié)構(gòu)

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第8頁(yè)!系統(tǒng)統(tǒng)組織結(jié)構(gòu)Examplevendlibdffmux2gatesbodyVhdl.vhd/usr/proj/vendlib/usr/proj/vendlib/dff/usr/proj/vendlib/mux2/usr/proj/vendlib/mux2/gates/usr/proj/vendlib/mux2/bodycadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第9頁(yè)!系統(tǒng)啟動(dòng)環(huán)境設(shè)置1.cshrc文件設(shè)置.cshrc文件中指定Cadence軟件和licence文件所在的路徑

2.cdsenv文件設(shè)置

.cdsenv文件包含了Cadence軟件的一些初始設(shè)置，該文件用SKILL語(yǔ)言寫(xiě)，Cadence可直接執(zhí)行3.cdsinit文件設(shè)置4cds.lib文件設(shè)置cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第10頁(yè)!系統(tǒng)啟動(dòng)系統(tǒng)啟動(dòng)1前端啟動(dòng)命令命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入icdssicde加數(shù)字設(shè)計(jì)環(huán)境icmsm前端模擬、混合、微波設(shè)計(jì)iccaxl前端設(shè)計(jì)加布局規(guī)劃cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第11頁(yè)!系統(tǒng)啟動(dòng)3系統(tǒng)級(jí)啟動(dòng)命令命令規(guī)模功能swbsPcb設(shè)計(jì)msfbl混合型號(hào)IC設(shè)計(jì)icfbxl前端到后端大多數(shù)工具cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第12頁(yè)!系統(tǒng)啟動(dòng)

CommandInterpreterWindow（CIW）Log文件菜單欄窗口號(hào)輸出域命令提示行輸入域鼠標(biāo)按鈕提示cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第13頁(yè)!OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－Draculacadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第14頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE目標(biāo)理解LayoutEditor環(huán)境學(xué)會(huì)如何使用LayoutEditor學(xué)會(huì)運(yùn)行交互DRC&LVS學(xué)會(huì)將設(shè)計(jì)轉(zhuǎn)為Streamformat學(xué)會(huì)定制版圖編輯環(huán)境cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第15頁(yè)!VirtuosoLE使用介紹步：建庫(kù)執(zhí)行：CIW－>Tools－>LibraryManager…LM－>File－>New－>Library…

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第16頁(yè)!VirtuosoLE使用介紹第三步：建立版圖單元執(zhí)行：LM－>File－>New－>CellView…

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第17頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE版圖編輯環(huán)境cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第18頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLELSW-層選擇窗口cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第19頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLEDisplayResourceEditorcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第20頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLESetDisplayOptionscadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第21頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE鼠標(biāo)用法cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第22頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLETechnologyFile命令cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第23頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE主要?jiǎng)?chuàng)建命令Rectangle－矩形Polygon－多邊形Path－互聯(lián)Label－標(biāo)簽Instance－例元Contact－通孔現(xiàn)在LSW中選中層，然后點(diǎn)擊創(chuàng)建命令，在畫(huà)相應(yīng)圖形cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第24頁(yè)!繪制反相器版圖Stage2:PdiffusionNdiffusioncadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第25頁(yè)!繪制反相器版圖Stage4:P+implantN+implant

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第26頁(yè)!繪制反相器版圖Stage6:Metal1cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第27頁(yè)!繪制反相器版圖Stage8:Metal2cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第28頁(yè)!繪制反相器版圖1cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第29頁(yè)!繪制反相器版圖3cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第30頁(yè)!繪制反相器版圖5cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第31頁(yè)!繪制反相器版圖7cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第32頁(yè)!繪制反相器版圖9cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第33頁(yè)!

Cadence設(shè)計(jì)系統(tǒng)介紹

清華大學(xué)微電子所cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第34頁(yè)!設(shè)計(jì)流程

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第35頁(yè)!版圖驗(yàn)證IC后端流程圖:cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第36頁(yè)!版圖驗(yàn)證工具－DIVA

Diva－DesignInteractiveVerificationAutomation

DIVA是Cadence軟件中的驗(yàn)證工具集，用它可以找出并糾正設(shè)計(jì)中的錯(cuò)誤.它除了可以處理物理版圖和準(zhǔn)備好的電氣數(shù)據(jù)，從而進(jìn)行版圖和線路圖的對(duì)查（LVS）外。還可以在設(shè)計(jì)的初期就進(jìn)行版圖檢查，盡早發(fā)現(xiàn)錯(cuò)誤并互動(dòng)地把錯(cuò)誤顯示出來(lái)，有利于及時(shí)發(fā)現(xiàn)錯(cuò)誤所在，易于糾正。

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第37頁(yè)!版圖驗(yàn)證工具－DIVARemark:Diva中各個(gè)組件之間是互相聯(lián)系的，有時(shí)候一個(gè)組件的執(zhí)行要依賴另一個(gè)組件先執(zhí)行。例如：要執(zhí)行LVS就先要執(zhí)行DRC。

運(yùn)行Diva之前，要準(zhǔn)備好規(guī)則驗(yàn)證文件，這些文件有默認(rèn)名稱：做DRC時(shí)的文件應(yīng)以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時(shí)規(guī)則文件應(yīng)以divaLVS.rul命名。cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第38頁(yè)!版圖驗(yàn)證工具－DIVADRC:對(duì)IC版圖做幾何空間檢查，以確保線路能夠被特定加工工藝實(shí)現(xiàn)。ERC:檢查電源、地的短路，懸空器件和節(jié)點(diǎn)等電氣特性。LVS:將版圖與電路原理圖做對(duì)比，以檢查電路的連接，與MOS的長(zhǎng)寬值是否匹配。LPE:從版圖數(shù)據(jù)庫(kù)提取電氣參數(shù)（如MOS的W、L值

BJT、二極管的面積，周長(zhǎng)，結(jié)點(diǎn)寄生電容等）并以Hspice網(wǎng)表方式表示電路。

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第39頁(yè)!版圖驗(yàn)證工具－DIVADesignRuleCheckingcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第40頁(yè)!版圖驗(yàn)證工具－DIVACheckingMethod指的是要檢查的版圖的類型:Flat

表示檢查版圖中所有的圖形，對(duì)子版圖塊不檢查。Hierarchical利用層次之間的結(jié)構(gòu)關(guān)系和模式識(shí)別優(yōu)化，檢查電路中每個(gè)單元塊內(nèi)部是否正確。hierw/ooptimization利用層次之間的結(jié)構(gòu)關(guān)系而不用模式識(shí)別優(yōu)化，來(lái)檢查電路中每個(gè)單元塊。CheckingLimit可以選擇檢查哪一部分的版圖:Full表示查整個(gè)版圖Incremental查自從上一次DRC檢查以來(lái)，改變的版圖。byarea是指在指定區(qū)域進(jìn)行DRC檢查。一般版圖較大時(shí)，可以分塊檢查。

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第41頁(yè)!版圖驗(yàn)證工具－DIVA

Diva查錯(cuò):錯(cuò)誤在版圖文件中會(huì)高亮顯示，很容易觀察到。另外也可以選擇Verify-Markers-Find菜單來(lái)幫助找錯(cuò)。單擊菜單后會(huì)彈出一個(gè)窗口，在這個(gè)窗口中單擊apply就可以顯示個(gè)錯(cuò)誤。同樣，可以選擇Verify-Markers-Explain來(lái)看錯(cuò)誤的原因提示。選中該菜單后，用鼠標(biāo)在版圖上出錯(cuò)了的地方單擊就可以了。也可以選擇Verify-Markers-Delete把這些錯(cuò)誤提示刪除。

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第42頁(yè)!版圖驗(yàn)證工具－DIVA分析錯(cuò)誤（Explain）cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第43頁(yè)!版圖驗(yàn)證工具－DIVAExtractorcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第44頁(yè)!版圖驗(yàn)證工具－DIVAExtractor界面cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第45頁(yè)!版圖驗(yàn)證工具－DIVALVScadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第46頁(yè)!版圖驗(yàn)證工具－DIVA

LVSCheckcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第47頁(yè)!版圖驗(yàn)證工具－DraculaBasicsofDraculaVerication版圖驗(yàn)證與工藝相關(guān)-需要工藝信息數(shù)據(jù)庫(kù)版圖驗(yàn)證輸入-版圖數(shù)據(jù)(GDSII格式);網(wǎng)表信息(用于LVS);工藝相關(guān)信息驗(yàn)證方式-IncrementalVSFullchipHierarchicalVSFlattenOnlineVSofflinecadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第48頁(yè)!版圖驗(yàn)證工具－DraculaDracula的處理流程cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第49頁(yè)!版圖驗(yàn)證工具－Dracula版圖－>GDSII格式轉(zhuǎn)換

WHY：Dracula處理對(duì)象是GDSII文件操作步驟：執(zhí)行：CIW－>File－>Export－>Stream…彈出如下窗口：cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第50頁(yè)!版圖驗(yàn)證工具－Dracula

Itisthis,thetwounitsshouldbeconsistent!Thesetwoitemsshouldbechangedaccordingtoyourdesigncadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第51頁(yè)!Dracula-DRC

FunctionofDRC檢查布局設(shè)計(jì)與制程規(guī)則的一致性;基本設(shè)計(jì)規(guī)則包括各層width,spcing及不同層之間的spcing,enclosure等關(guān)系;設(shè)計(jì)規(guī)則的規(guī)定是基于processvariation,equipmentlimitation,circuitreliability;特殊情況下,設(shè)計(jì)規(guī)則允許有部分彈性;cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第52頁(yè)!Dracula-DRCDraculaDRC驗(yàn)證步驟：把版圖的GDII文件導(dǎo)出到含有DRC規(guī)則文件的目錄（rundirectory）下；更改DRC文件中的INDISK和PRIMARY值；在xterm中，進(jìn)入含DRC規(guī)則文件的運(yùn)行目錄下，依次輸入如下命令：

%PDRACULA%:/getDRC文件名%:/fi%jxrun.

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第53頁(yè)!Dracula-DRC選擇DRC->setup，彈出如下圖所示對(duì)話框，在RunDirectory欄中填入運(yùn)行DRC的路徑后，點(diǎn)OK，打開(kāi)的版圖中會(huì)出現(xiàn)錯(cuò)誤標(biāo)記。

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第54頁(yè)!Dracula-LVSDraculaLVS(包含器件提?。┎襟E:1.把版圖的GDSII文件導(dǎo)出到含有LVS規(guī)則文件的目錄；2.把單元的hspice網(wǎng)單文件導(dǎo)出到含有LVS規(guī)則文件的目錄；3.更改LVS規(guī)則文件中的INDISK和PRIMARY值；4.在控制終端的含LVS規(guī)則文件的目錄下輸入：％LOGLVS％:cir網(wǎng)單文件名cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第55頁(yè)!Dracula-LVSLVS比較結(jié)果查看:按上述步驟執(zhí)行完LVS后，工作目錄下會(huì)生成名為lvsprt.lvs的文件，打開(kāi)此文件可以查看LVS結(jié)果報(bào)告。如果版圖與電路圖匹配，會(huì)顯示“LAYOUTANDSCHEMATICMATCHED”，否則，會(huì)列出Discrepancy項(xiàng)，并注有不能匹配的部分在版圖中的坐標(biāo)和網(wǎng)單中的器件名。cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第56頁(yè)!Dracula-LVSSelecterrorcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第57頁(yè)!Dracula-LVSSchematic－>CDL網(wǎng)表轉(zhuǎn)換：CIW->File－>Export－>CDL…cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第58頁(yè)!RemarksLayoutDesignSetupfortheDesignWorkflowfortheCell-basedDesignConceptofHierarchDesignLayoutVerificationSetupfortheVerificationConsistentNodeNameDebugwithDesignRuleinMindcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第59頁(yè)!Cadence概述

為什么要學(xué)習(xí)Cadence工具cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第60頁(yè)!Cadence概述市場(chǎng)需求以及工藝技術(shù)的發(fā)展使得設(shè)計(jì)復(fù)雜度提高，為滿足這樣的需求，我們必須掌握最強(qiáng)大的EDA工具

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第61頁(yè)!Cadence概述全球最大的EDA公司提供系統(tǒng)級(jí)至版圖級(jí)的全線解決方案系統(tǒng)龐雜，工具眾多，不易入手除綜合外，在系統(tǒng)設(shè)計(jì)，在前端設(shè)計(jì)輸入和仿真，自動(dòng)布局布線，版圖設(shè)計(jì)和驗(yàn)證等領(lǐng)域居行業(yè)領(lǐng)先地位具有廣泛的應(yīng)用支持電子設(shè)計(jì)工程師必須掌握的工具之一cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第62頁(yè)!集成電路設(shè)計(jì)流程

客戶功能定義電路生成功能驗(yàn)證測(cè)試生成布局布線后仿真算法設(shè)計(jì)邏輯綜合可測(cè)性設(shè)計(jì)低功耗設(shè)計(jì)版圖驗(yàn)證設(shè)計(jì)規(guī)則檢查互連參數(shù)提取cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第63頁(yè)!系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫(kù)模型，庫(kù)結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作。物理組織邏輯組織目錄庫(kù)子目錄單元子目錄視圖cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第64頁(yè)!系統(tǒng)組織結(jié)構(gòu)DDMS（DesignDataManagementSystem）DDMS物理路徑Path/lib/cell_1/layout_3.0邏輯名稱{cell_1layout3.0}Library.lib

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第65頁(yè)!系統(tǒng)組織結(jié)構(gòu)TermsandDefinitions庫(kù)（library）：特定工藝相關(guān)的單元集合單元（cell）：構(gòu)成系統(tǒng)或芯片模塊的設(shè)計(jì)對(duì)象視圖（view）：?jiǎn)卧囊环N預(yù)定義類型的表示CIW：命令解釋窗口屬性（attributes）：預(yù)定義的名稱-值對(duì)的集合搜索路徑（searchpath）：指向當(dāng)前工作目錄和工作庫(kù)的指針cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第66頁(yè)!系統(tǒng)啟動(dòng)5工藝文件（technologyfile)

技術(shù)文件包含了設(shè)計(jì)必需的很多信息，對(duì)設(shè)計(jì)，尤其是版圖設(shè)計(jì)很重要。它包含層的定義，符號(hào)化器件定義，幾何、物理、電學(xué)設(shè)計(jì)規(guī)則，以及一些針對(duì)特定Cadence工具的規(guī)則定義，如自動(dòng)布局布線的規(guī)則，版圖轉(zhuǎn)換成GDSII時(shí)所使用層號(hào)的定義。6顯示文件（display.drf）cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第67頁(yè)!系統(tǒng)啟動(dòng)2版圖工具啟動(dòng)命令命令規(guī)模功能layouts基本版圖設(shè)計(jì)（具有交互DRC功能）layoutPlusm基本版圖設(shè)計(jì)（具有自動(dòng)化設(shè)計(jì)工具和交互驗(yàn)證工具）cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第68頁(yè)!系統(tǒng)啟動(dòng)

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第69頁(yè)!幫助系統(tǒng)兩種方式尋求幫助1openbook

在UNIX提示符下輸入命令openbook:host>openbook&2工具在線幫助

每個(gè)工具右上角的“help”菜單

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第70頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLayoutEditor－版圖編輯大師

Cadence最精華的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能強(qiáng)大完備操作方便高效cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第71頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE單元設(shè)計(jì)具體流程cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第72頁(yè)!VirtuosoLE使用介紹第二步：指定工藝文件cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第73頁(yè)!VirtuosoLE使用介紹第四步：打開(kāi)版圖單元執(zhí)行：CIW－>File－>Open…

選擇庫(kù)選擇視圖選擇單元cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第74頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLEVirtuosoLayoutEditingcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第75頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE設(shè)置有效Drawing層

執(zhí)行：LSW－>Edit－>SetValidLayers…

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第76頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLELayersanddisplay.drfcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第77頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLESetEditorOptionscadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第78頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE工藝文件流圖cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第79頁(yè)!版圖設(shè)計(jì)工具－VirtuosoLE主要編輯命令Undo－取消Redo－恢復(fù)Move－移動(dòng)Copy－復(fù)制Stretch－拉伸Delete－刪除Merge－合并Search－搜索編輯命令非常友好，先點(diǎn)擊命令，然后對(duì)目標(biāo)圖形進(jìn)行操作cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第80頁(yè)!繪制反相器版圖INVExample

首先回顧一下CMOS反相器制作流程：Stage1:NwellPwellcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第81頁(yè)!繪制反相器版圖Stage3:Polygatecadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第82頁(yè)!繪制反相器版圖Stage5:contactcadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第83頁(yè)!繪制反相器版圖Stage7:viacadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第84頁(yè)!繪制反相器版圖

版圖編輯工具使用器件加工工藝流程O(píng)K?。。adence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第85頁(yè)!繪制反相器版圖2cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第86頁(yè)!繪制反相器版圖4cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第87頁(yè)!繪制反相器版圖6cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第88頁(yè)!繪制反相器版圖8cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第89頁(yè)!VirtuosoLayoutEditor

現(xiàn)在，您已經(jīng)掌握版圖編輯大師的基本操作，通過(guò)上機(jī)實(shí)驗(yàn)鞏固和提高！cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第90頁(yè)!OUTLINE

Cadence系統(tǒng)概述版圖設(shè)計(jì)工具－VirtuosoLE版圖驗(yàn)證工具－Diva版圖驗(yàn)證工具－Draculacadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第91頁(yè)!版圖驗(yàn)證版圖驗(yàn)證的必要性？確保版圖繪制滿足設(shè)計(jì)規(guī)則確保版圖與實(shí)際電路圖一致確保版圖沒(méi)有違反電氣規(guī)則可供參數(shù)提取以便進(jìn)行后模擬cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第92頁(yè)!Cadence版圖驗(yàn)證工具Diva

Diva是Cadence的版圖編輯大師Virtuoso集成的交互式版圖驗(yàn)證工具，具有使用方便、操作快捷的特點(diǎn)，非常適合中小規(guī)模單元的版圖驗(yàn)證。

Dracula

Dracula（吸血鬼）是Cadence的一個(gè)獨(dú)立的版圖驗(yàn)證工具，按批處理方式工作，功能十分強(qiáng)大，目前是完整芯片驗(yàn)證的標(biāo)準(zhǔn)。cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第93頁(yè)!版圖驗(yàn)證工具－DIVA

Diva工具集組成:1.設(shè)計(jì)規(guī)則檢查（iDRC）2.版圖寄生參數(shù)提?。╥LPE）3.寄生電阻提?。╥PRE）4.電氣規(guī)則檢查（iERC）5.版圖與電路圖一致比較（iLVS）cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第94頁(yè)!版圖驗(yàn)證工具－DIVADIVA功能DRCExtractorERCLVScadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第95頁(yè)!版圖驗(yàn)證工具－DIVADIVA工具流程cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第96頁(yè)!版圖驗(yàn)證工具－DIVADRC界面cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第97頁(yè)!版圖驗(yàn)證工具－DIVASwitchNames在DRC文件中，我們?cè)O(shè)置的switch在這里都會(huì)出現(xiàn)。這個(gè)選項(xiàng)可以方便我們對(duì)版圖文件進(jìn)行分類檢查。這在大規(guī)模的電路檢查中非常重要。EchoCommands

選上時(shí)在執(zhí)行DRC的同時(shí)在CIW窗口中顯示DRC文件。RulesFile

指明DRC規(guī)則文件的名稱，默認(rèn)為divaDRC.rulRulesLibrary

這里選定規(guī)則文件在哪個(gè)庫(kù)里。Machine

指明在哪臺(tái)機(jī)器上運(yùn)行DRC命令。local

表示在本機(jī)上運(yùn)行。對(duì)于我們來(lái)說(shuō)，是在本機(jī)運(yùn)行的，選local。remote

表示在遠(yuǎn)程機(jī)器上運(yùn)行。RemoteMachineName

遠(yuǎn)程機(jī)器的名字。

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第98頁(yè)!版圖驗(yàn)證工具－DIVA

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第99頁(yè)!版圖驗(yàn)證工具－DIVA

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第100頁(yè)!版圖驗(yàn)證工具－DIVAExtractor功能提取器件和互聯(lián)信息用于ERC或LVS提取網(wǎng)表提取有寄生參數(shù)的版圖網(wǎng)表用于模擬提取層次FlatHierarchicalMicrocadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第101頁(yè)!版圖驗(yàn)證工具－DIVA

cadence講義清華微電子所共116頁(yè)，您現(xiàn)在瀏覽的是第102頁(yè)!版圖驗(yàn)證工具－DIVA

L